JP2580047Y2 - スイッチ入力回路 - Google Patents
スイッチ入力回路Info
- Publication number
- JP2580047Y2 JP2580047Y2 JP624293U JP624293U JP2580047Y2 JP 2580047 Y2 JP2580047 Y2 JP 2580047Y2 JP 624293 U JP624293 U JP 624293U JP 624293 U JP624293 U JP 624293U JP 2580047 Y2 JP2580047 Y2 JP 2580047Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- terminal
- flip
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Keying Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】本考案は、瞬時型スイッチのスイ
ッチ動作を電気的制御信号に変換するスイッチ入力回路
に関するものである。
ッチ動作を電気的制御信号に変換するスイッチ入力回路
に関するものである。
【0002】
【従来の技術】従来、瞬時型スイッチのスイッチ動作を
電気的制御信号に変換する場合、スイッチの舌片接触部
の跳ね返り等により発生するチャタリング現象を防止す
るために、入力回路にRSフリップフロップ回路からな
るチャタリング防止回路が用いられている。
電気的制御信号に変換する場合、スイッチの舌片接触部
の跳ね返り等により発生するチャタリング現象を防止す
るために、入力回路にRSフリップフロップ回路からな
るチャタリング防止回路が用いられている。
【0003】図2はチャタリング防止回路としてRSフ
リップフロック回路を使用した従来のスイッチ入力回路
の例である。図2において、1は瞬時型のスイッチであ
り、端子C、端子NC及び端子NOからなり、端子NC
から端子NOに又は端子NOから端子NCに切り替える
スイッチである。端子CはグランドGに接続されている
と同時に、切換舌片を介して端子NC或いは端子NOと
も接続されているので、以下は共通端子と称する。端子
NCは切換舌片を介して通常閉となっており、また端子
NOは通常閉と開になっているので、以下はそれぞれ常
閉端子及び常開端子と称する。
リップフロック回路を使用した従来のスイッチ入力回路
の例である。図2において、1は瞬時型のスイッチであ
り、端子C、端子NC及び端子NOからなり、端子NC
から端子NOに又は端子NOから端子NCに切り替える
スイッチである。端子CはグランドGに接続されている
と同時に、切換舌片を介して端子NC或いは端子NOと
も接続されているので、以下は共通端子と称する。端子
NCは切換舌片を介して通常閉となっており、また端子
NOは通常閉と開になっているので、以下はそれぞれ常
閉端子及び常開端子と称する。
【0004】2はチャタリングとしてのRSフリップフ
ロップ回路であり、一対のNAND回路A、Bとそれら
の入力側に接続された一対の抵抗R1、R2から構成さ
れている。入力側の両端子a、bは瞬時型スイッチ1の
端子NCと端子NOと配線を介してそれぞれ接続されて
いる。また、それぞれの入力端子a、bは抵抗R1及び
抵抗R2を介して電源電圧に接続されている。NAND
回路Aの出力はNAND回路Bの入力に接続されてい、
NAND回路Bの出力はNAND回路Aの入力に接続さ
れている。図3はその入出力関係を示した図である。図
3から分かるように入力R(リセット入力)とS(セッ
ト入力)共に“1”の場合、出力は無定義の状態にな
る。
ロップ回路であり、一対のNAND回路A、Bとそれら
の入力側に接続された一対の抵抗R1、R2から構成さ
れている。入力側の両端子a、bは瞬時型スイッチ1の
端子NCと端子NOと配線を介してそれぞれ接続されて
いる。また、それぞれの入力端子a、bは抵抗R1及び
抵抗R2を介して電源電圧に接続されている。NAND
回路Aの出力はNAND回路Bの入力に接続されてい、
NAND回路Bの出力はNAND回路Aの入力に接続さ
れている。図3はその入出力関係を示した図である。図
3から分かるように入力R(リセット入力)とS(セッ
ト入力)共に“1”の場合、出力は無定義の状態にな
る。
【0005】4はJKフリップフロップ回路であり、R
Sフリップフロップ回路2のNAND回路Bの出力をク
ロック入力とし、端子JとKの入力を抵抗を通して
“1”レベルに引き上げており、クロックの立上り時に
JKフリップフロップ回路4の出力Qの状態が変化す
る。このJKフリップフロップ回路4はRSフリップフ
ロップ回路2で入力(RとS)が共に“1”である場合
の不都合さを取り除いている。
Sフリップフロップ回路2のNAND回路Bの出力をク
ロック入力とし、端子JとKの入力を抵抗を通して
“1”レベルに引き上げており、クロックの立上り時に
JKフリップフロップ回路4の出力Qの状態が変化す
る。このJKフリップフロップ回路4はRSフリップフ
ロップ回路2で入力(RとS)が共に“1”である場合
の不都合さを取り除いている。
【0006】従来のスイッチ入力回路では、瞬時型スイ
ッチ1の常閉端子NCとNAND回路A、そして、常開
端子NOとNAND回路Bはそれぞれ接続されており、
また、NAND回路Bの出力がJKフリップフロップ回
路4のクロック入力となっている。瞬時型スイッチ1を
押下すると、常時開端子NOと共通端子Cの間は導通す
るから、RSフリップフロップ回路2の入力端子aとb
の状態がそれぞれ“1”と“0”になり、フリップフロ
ップ回路2のNAND回路Bの出力が“0”状態から
“1”状態になる。そして瞬時型スイッチ1を離すと、
NAND回路Bの出力は再び“0”に戻る。NAND回
路Bの出力すなわちJKフリップフロップ回路4のクロ
ック入力が“0”から“1”になるとき、JKフリップ
フロップ回路4の出力Qである電気的制御信号が反転す
る。結果的に瞬時型スイッチ1を押下するごとに“0”
と“1”が反転して、電気的制御信号を発生させること
ができる。
ッチ1の常閉端子NCとNAND回路A、そして、常開
端子NOとNAND回路Bはそれぞれ接続されており、
また、NAND回路Bの出力がJKフリップフロップ回
路4のクロック入力となっている。瞬時型スイッチ1を
押下すると、常時開端子NOと共通端子Cの間は導通す
るから、RSフリップフロップ回路2の入力端子aとb
の状態がそれぞれ“1”と“0”になり、フリップフロ
ップ回路2のNAND回路Bの出力が“0”状態から
“1”状態になる。そして瞬時型スイッチ1を離すと、
NAND回路Bの出力は再び“0”に戻る。NAND回
路Bの出力すなわちJKフリップフロップ回路4のクロ
ック入力が“0”から“1”になるとき、JKフリップ
フロップ回路4の出力Qである電気的制御信号が反転す
る。結果的に瞬時型スイッチ1を押下するごとに“0”
と“1”が反転して、電気的制御信号を発生させること
ができる。
【0007】
【考案が解決しようとする課題】上記のように構成され
ている従来のスイッチ入力回路では、瞬時型スイッチ1
が操作パネル等に取付けられ、RSフリップフロップ回
路2の入力回路基板と離れて実装され、この間の配線が
長くなる。また、瞬時型スイッチ1の常開端子NOとR
Sフリップフロップ回路2のNAND回路Bの配線は瞬
時型スイッチ1側で常開回路となっているため、空中か
らの雑音が回路に入りやすい回路になっている。このた
め、NAND回路Bの入力端子から雑音電圧が誘起され
やすい。この誘導雑音電圧値が閾値を越えると、図3に
示されたような入力RとS共に“1”の場合、NAND
回路Bの出力は無定義の状態になる。例えば、NAND
回路Bの出力に負のパルスが発生することになると、J
Kフリップフロップ回路4の出力を反転させる。従っ
て、瞬時型スイッチ1とRSフリップフロップ回路2の
入力回路の間の配線への誘導雑音により、誤動作が発生
してしまうと言う課題があった。
ている従来のスイッチ入力回路では、瞬時型スイッチ1
が操作パネル等に取付けられ、RSフリップフロップ回
路2の入力回路基板と離れて実装され、この間の配線が
長くなる。また、瞬時型スイッチ1の常開端子NOとR
Sフリップフロップ回路2のNAND回路Bの配線は瞬
時型スイッチ1側で常開回路となっているため、空中か
らの雑音が回路に入りやすい回路になっている。このた
め、NAND回路Bの入力端子から雑音電圧が誘起され
やすい。この誘導雑音電圧値が閾値を越えると、図3に
示されたような入力RとS共に“1”の場合、NAND
回路Bの出力は無定義の状態になる。例えば、NAND
回路Bの出力に負のパルスが発生することになると、J
Kフリップフロップ回路4の出力を反転させる。従っ
て、瞬時型スイッチ1とRSフリップフロップ回路2の
入力回路の間の配線への誘導雑音により、誤動作が発生
してしまうと言う課題があった。
【0008】本考案はこのような課題を解決するために
なされたものであり、空中からの誘導雑音が瞬時型スイ
ッチの常開端子或いは配線に誘導されても、それが出力
に現れるのを阻止することができるようにしたスイッチ
入力回路を得ることを目的とする。
なされたものであり、空中からの誘導雑音が瞬時型スイ
ッチの常開端子或いは配線に誘導されても、それが出力
に現れるのを阻止することができるようにしたスイッチ
入力回路を得ることを目的とする。
【0009】
【課題を解決するための手段】本考案に係るスイッチ入
力回路は、チャタリング防止回路を有するスイッチ入力
回路において、このチャタリング防止回路は、瞬時型ス
イッチの常閉端子及び常開端子にそれぞれ接続された一
対のNAND回路からなるRSフリップフロップ回路か
ら構成され、その出力には常閉端子と接続されたNAN
D回路の出力を用いる。
力回路は、チャタリング防止回路を有するスイッチ入力
回路において、このチャタリング防止回路は、瞬時型ス
イッチの常閉端子及び常開端子にそれぞれ接続された一
対のNAND回路からなるRSフリップフロップ回路か
ら構成され、その出力には常閉端子と接続されたNAN
D回路の出力を用いる。
【0010】
【作用】本考案においては、RSフリップフロップ回路
の出力として瞬時型スイッチの常閉端子に接続される一
方のNAND回路の出力を取り出す構成になっており、
瞬時型スイッチと入力回路との間の配線に雑音の誘導さ
れる可能性が少なくしたので、誘導雑音による誤動作の
発生を防止することができる。また、RSフリップフロ
ップ回路の他方のNAND回路の入力に大きな雑音電圧
が誘起されてその出力に負のパルスが現われても、常閉
端子と接続された一方のNAND回路の出力は変化しな
い。そしてこの出力を用いるようにしたので、RSフリ
ップフロップ回路の出力は安定し、後続の例えばJKフ
リップフロップ回路の出力を誤って反転させることがな
い。
の出力として瞬時型スイッチの常閉端子に接続される一
方のNAND回路の出力を取り出す構成になっており、
瞬時型スイッチと入力回路との間の配線に雑音の誘導さ
れる可能性が少なくしたので、誘導雑音による誤動作の
発生を防止することができる。また、RSフリップフロ
ップ回路の他方のNAND回路の入力に大きな雑音電圧
が誘起されてその出力に負のパルスが現われても、常閉
端子と接続された一方のNAND回路の出力は変化しな
い。そしてこの出力を用いるようにしたので、RSフリ
ップフロップ回路の出力は安定し、後続の例えばJKフ
リップフロップ回路の出力を誤って反転させることがな
い。
【0011】
【実施例】図1は本考案の一実施例を示すスイッチ入力
回路の回路図である。図1において、符号“1”と
“4”で示されたものは図2に示されたものと同様なも
のである。2はRSフリップフロップ回路であるが、そ
の出力は、図2の従来例では、常開端子NOに接続され
ているNAND回路Bの出力を使用しているのに対し、
本考案では常閉端子NCに接続されているNAND回路
Aの出力を使用している。また、JKフリップフロップ
回路4のクロック入力に対する信号の整合をとるため
に、RSフリップフロップ回路2の出力とJKフリップ
フロップ回路4のクロック入力との間にインバータ3が
追加されている。
回路の回路図である。図1において、符号“1”と
“4”で示されたものは図2に示されたものと同様なも
のである。2はRSフリップフロップ回路であるが、そ
の出力は、図2の従来例では、常開端子NOに接続され
ているNAND回路Bの出力を使用しているのに対し、
本考案では常閉端子NCに接続されているNAND回路
Aの出力を使用している。また、JKフリップフロップ
回路4のクロック入力に対する信号の整合をとるため
に、RSフリップフロップ回路2の出力とJKフリップ
フロップ回路4のクロック入力との間にインバータ3が
追加されている。
【0012】上記のように構成されたスイッチ入力回路
において、常閉端子NCは、共通端子Cを通して、通常
はグランドGに接続されており、常開端子NO側の配線
より雑音が入っても、誘起電圧が発生されにくい。従っ
て、RSフリップフロップ回路のNAND回路Aの入力
への誘起雑音電圧は、NAND回路Bの入力への誘起雑
音電圧に比較して小さいので、誤動作が誘起されない。
において、常閉端子NCは、共通端子Cを通して、通常
はグランドGに接続されており、常開端子NO側の配線
より雑音が入っても、誘起電圧が発生されにくい。従っ
て、RSフリップフロップ回路のNAND回路Aの入力
への誘起雑音電圧は、NAND回路Bの入力への誘起雑
音電圧に比較して小さいので、誤動作が誘起されない。
【0013】一方、熱じょう乱、空電、人工的障害電波
又は交流電源などの異常を発生することによって、NA
ND回路Bの入力に大きな雑音電圧が誘起され、NAN
D回路Bの出力に負のパルスが現われても、NAND回
路Aの出力に影響を与えることは無い。それに、その出
力には常閉端子と接続されたNAND回路Aの出力を用
いるようにしたため、JKフリップフロップ回路の出力
を誤って反転させることを防止することができるのでR
Sフリップフロップ回路の出力は安定し、確実に瞬時型
スイッチのスイッチ動作を電気的制御信号に変換するこ
とができる。
又は交流電源などの異常を発生することによって、NA
ND回路Bの入力に大きな雑音電圧が誘起され、NAN
D回路Bの出力に負のパルスが現われても、NAND回
路Aの出力に影響を与えることは無い。それに、その出
力には常閉端子と接続されたNAND回路Aの出力を用
いるようにしたため、JKフリップフロップ回路の出力
を誤って反転させることを防止することができるのでR
Sフリップフロップ回路の出力は安定し、確実に瞬時型
スイッチのスイッチ動作を電気的制御信号に変換するこ
とができる。
【0014】
【考案の効果】以上のように本考案によれば、チャタリ
ング防止回路は、瞬時型スイッチの常閉端子及び常開端
子にそれぞれ接続された一対のNAND回路からなるR
Sフリップフロップ回路から構成され、その出力には常
閉端子と接続された一方のNAND回路の出力を用いる
ようにしたので、スイッチと入力回路との間の配線に雑
音の誘導される可能性が少なく、誤動作の発生を防止す
ることができる。また、他方のNAND回路の入力に大
きな雑音電圧が誘起され、そのNAND回路の出力に負
のパルスが発生しても、一方のNAND回路の出力に影
響を与えることはないので、スイッチ動作を電気的制御
信号に確実に変換することのできる効果が得られる。
ング防止回路は、瞬時型スイッチの常閉端子及び常開端
子にそれぞれ接続された一対のNAND回路からなるR
Sフリップフロップ回路から構成され、その出力には常
閉端子と接続された一方のNAND回路の出力を用いる
ようにしたので、スイッチと入力回路との間の配線に雑
音の誘導される可能性が少なく、誤動作の発生を防止す
ることができる。また、他方のNAND回路の入力に大
きな雑音電圧が誘起され、そのNAND回路の出力に負
のパルスが発生しても、一方のNAND回路の出力に影
響を与えることはないので、スイッチ動作を電気的制御
信号に確実に変換することのできる効果が得られる。
【図1】本考案の一実施例を示すスイッチ入力回路の回
路図である。
路図である。
【図2】従来のRSフリップフロップ回路を用いたスイ
ッチ入力回路の回路図である。
ッチ入力回路の回路図である。
【図3】RSフリップフロップ回路の入出力関係を示し
た図である。
た図である。
1 瞬時型スイッチ C 共通端子 NC 常閉端子 NO 常開端子 2 RSフリップフロップ回路 A、B NAND回路 a NAND回路Aの入力端子 B NAND回路 b NAND回路Bの入力端子 3 インバータ 4 JKフリップフロップ回路 CK クロック入力 G グランド
フロントページの続き (72)考案者 上原 和男 東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内 (58)調査した分野(Int.Cl.6,DB名) G06F 3/02 330
Claims (1)
- 【請求項1】 チャタリング防止回路を有するスイッチ
回路において、 前記チャタリング防止回路は、瞬時型スイッチの常閉端
子及び常開端子にそれぞれ接続された一対のナンド回路
からなるRSフリップフロップ回路から構成され、その
出力には常閉端子と接続された前記ナンド回路の出力を
用いることを特徴とするスイッチ入力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP624293U JP2580047Y2 (ja) | 1993-02-23 | 1993-02-23 | スイッチ入力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP624293U JP2580047Y2 (ja) | 1993-02-23 | 1993-02-23 | スイッチ入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0665924U JPH0665924U (ja) | 1994-09-16 |
JP2580047Y2 true JP2580047Y2 (ja) | 1998-09-03 |
Family
ID=11633039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP624293U Expired - Fee Related JP2580047Y2 (ja) | 1993-02-23 | 1993-02-23 | スイッチ入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2580047Y2 (ja) |
-
1993
- 1993-02-23 JP JP624293U patent/JP2580047Y2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0665924U (ja) | 1994-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880012004A (ko) | 반도체회로 | |
JP2580047Y2 (ja) | スイッチ入力回路 | |
JPH0746298B2 (ja) | リセツト回路 | |
JPH01194713A (ja) | 半導体集積回路装置 | |
JPS6228838A (ja) | 割込制御回路 | |
JPH0811084A (ja) | 非常停止装置 | |
KR960009051Y1 (ko) | 입력단 인터페이스회로 | |
KR900007768Y1 (ko) | 전자 타자기용 보호장치 | |
KR900003594Y1 (ko) | 시스템 리세트 스위치 보호장치 | |
JPH04116783A (ja) | Icカードの電源回路装置及びicカード | |
KR860001360Y1 (ko) | 트리거플립플롭회로 | |
JPH046310Y2 (ja) | ||
JPH01174116A (ja) | バイアス制御回路 | |
JPS6215958Y2 (ja) | ||
JPS59229921A (ja) | スイツチ回路 | |
JPS62193409A (ja) | パルス発生回路 | |
JPH0787352B2 (ja) | 電源投入スイツチ回路 | |
JPH0244914A (ja) | 半導体装置の入力回路 | |
JPS5844602U (ja) | 故障モ−ド判別回路 | |
JPS59167442U (ja) | 電源切換回路 | |
JPS603559A (ja) | デイジタル出力回路 | |
JPH0357316A (ja) | プルアップ・プルダウン入力回路 | |
JPH0345014A (ja) | ドライバ回路 | |
KR960027298A (ko) | 보드절체회로 | |
JPH0722929A (ja) | 電子スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |