JPH0737947A - 集積回路チップのテスト方法及びそのための集積回路ウエハ - Google Patents

集積回路チップのテスト方法及びそのための集積回路ウエハ

Info

Publication number
JPH0737947A
JPH0737947A JP5349907A JP34990793A JPH0737947A JP H0737947 A JPH0737947 A JP H0737947A JP 5349907 A JP5349907 A JP 5349907A JP 34990793 A JP34990793 A JP 34990793A JP H0737947 A JPH0737947 A JP H0737947A
Authority
JP
Japan
Prior art keywords
chip
test
chips
wafer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5349907A
Other languages
English (en)
Inventor
Tellier Francois
テリエ フランソワ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH0737947A publication Critical patent/JPH0737947A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 ウエハ上の集積回路のテストを、そのウエハ
にテスト回路領域を形成することによって、容易にす
る。 【構成】 テスト回路領域24には、テスト装置のテスト
プローブを当てることができるコンタクトパッド28と、
Ｎ本のバスの内の１つのバスにテスト信号を供給するこ
とができるデマルチプレクサ30とが設けられている。デ
マルチプレクサの出力バスは、ウエハ上のチップの行の
間を通って延びている。列選択導体がチップの列の間を
通って延びている。テスト装置により直接制御されるデ
マルチプレクサ30及びデコーダ32により、１つのチップ
を選択することができ、その１つのチップだけがテスト
される。テストプローブは、１つのチップから別のチッ
プへと移動しない。テストの後、ウエハは個々のチップ
に切り分けられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路の製造に関す
るものである。更に詳述するならば、本発明は、集積回
路の初期テスト方法およびそのテストを実施できる集積
回路ウエハ構造に関するものである。
【０００２】
【従来の技術】辺の長さが普通数ミリメートルの集積回
路チップは、数センチメートルから数十センチメートル
までの範囲の直径を有する半導体ウエハに、バッチ式に
製造される。従って、数十、数百、数千のチップが同一
の単一ウエハから一緒に製造される。そして、製造段階
の終わりに、ウエハが個々のチップに切り分けられる。
その後、チップは適当な保護パッケージに収められる。
【０００３】製造上の重要な段階は、ウエハ上で全チッ
プをテストすることである。このテストは、チップをパ
ッケージに封止する前に、不良チップを除外できるよう
にするためである。これにより、不良チップの不必要な
且つ費用のかかるパッケージ封止を実施することより製
造価格が上昇することを避けることができる。
【０００４】ウエハに対するテストは、各チップの入出
力パッドに当てられる一組の非常に細いプローブを有す
るテスト装置により行われる。各チップの入出力パッド
は、チップが外部と通信できるように使用されるコンタ
クトパッドである。
【０００５】従って、テスト装置は、チップのコンタク
トパッドにテストプローブを精度良く当てることがで
き、そのチップをテストでき、もしチップが不良である
場合にはそのチップに印をつけることができ、次のチッ
プにテストプローブを移動させることができ、そして、
更に上記したテストを繰り返すことができるように、構
成されている。
【０００６】上記したテストの手順は、ウエハ上にある
チップの数だけ上記した操作が沢山繰り返されるので、
時間がかかる。一般的に、チップがたった１つであれ
ば、テストの手順は簡単であろう。しかし、ウエハ１つ
当たり多数（数千）のチップがある。また、チップが複
雑である場合には、ウエハ１つ当たりのチップの数は少
なくなる（数百）が、各チップに対するテストの手順が
長くなる。いずれにしても、両事例とも、１つのウエハ
をテストするためにかかる時間は非常に長くなる可能性
があり、テストが、集積回路の価格における主要な要因
となる。テスト装置の価格が高くなればなるほど、そし
て、１つのウエハをテストするためにかかる時間が長く
なればなるほど、集積回路のバッチ生産に必要とされる
テスト装置の数が多くなる。
【０００７】
【発明が解決しようとする課題】各チップごとに行われ
るテストの手順は同一であるので、ウエハ上の全チップ
を平行してテストする方法を考えることが可能である。
しかし、これは、各チップのコンタクトパッドの数とチ
ップの数との積に等しい数のテストプローブを有する機
械をつくる必要を生じる。例えば、各々８つのコンタク
トパッドを有する1000個のチップを有するウエハの場
合、８つのテストプローブの代わりに、テスト装置に80
00個のテストプローブを設ける必要がある。このような
テスト装置は、ウエハのテスト時間の減少によってもた
らされる経済的な利点を全く失われるほど費用がかかる
であろう。更に、テスト装置から送った信号に応答して
異なるチップから送り返されてくる信号を分離して、不
良チップを同定することが困難であろう。
【０００８】そこで、本発明は、ウエハをテストする別
の方法を提案するものである。
【０００９】
【課題を解決するための手段】本発明によるならば、ウ
エハが個々のチップの切り分けられる前に、ウエハ全体
にある集積回路をテストする方法にして、上記ウエハの
テストすべきチップ群の外側のテスト回路領域には、コ
ンタクトパッド及びデマルチプレクサが配置されてお
り、コンタクトパッドは、デマルチプレクサの制御入力
及びテスト信号入力にそれぞれ接続されており、デマル
チプレクサの出力群は、デマルチプレクサからチップに
延びるそれぞれのバスに接続されており、テスト装置の
テストプローブを上記テスト回路領域に設けられた上記
コンタクトパッドに当てて、上記デマルチプレクサの上
記制御入力に上記テスト装置から供給されるチップ選択
信号に応じて、上記テスト装置と１つのチップまたは一
群の特定のチップとの間で通信を可能にすることを特徴
する方法が提供される。
【００１０】更に本発明によるならば、それぞれ１つの
集積回路を備えておりウエハの切り分けの後には個々の
集積回路チップを各々形成する複数の主領域と、上記主
領域を互いに分けている切り分け領域とを有しており、
上記切り分け領域に沿って複数の個々のチップに切り分
けられるように構成された集積回路ウエハにして、上記
主領域の外側のテスト回路領域に配置されたデマルチプ
レクサ及びコンタクトパッドとを具備しており、デマル
チプレクサは、コンタクトパッドに接続された制御入力
及びテスト信号入力と、上記主領域の間の上記切り分け
領域に沿って延びており上記主領域の集積回路に接続可
能な導体のバスに接続されている出力とを有しているこ
とを特徴する集積回路ウエハが提供される。
【００１１】
【作用】好ましくは、チップの行と列の間に非常高密度
なネックワークを形成することになる、チップの数と同
数の多数のバスを設ける必要を回避するために、ウエハ
内のチップの行数と同じ数の出力バスを設ける。更に、
各チップの近くにおいて、そのチップとそのチップの側
を通るバスとの間に局部接続回路を設ける。そして、チ
ップの列の間を通る列導体を設ける。この各列導体は、
その列のチップに対応する全局部接続回路の同時制御を
可能する。列導体は、列デコーダの出力に接続されてお
り、その列デコーダの入力は、テスト回路領域のコンタ
クトパッドに、特定の列導体をテスト装置により選択で
きるように接続されている。
【００１２】従って、デマルチプレクサによる選択によ
って行バスを選択し、デコーダによる選択によって列導
体を選択して、その行とその列の交点にある特定なチッ
プをテスト装置によってテストすることが可能である。
【００１３】本発明によるウエハのテスト方法において
は、同時に実行できる特定なタスクを全チップに平行し
て実行させることもでき、また、個々のチップごとにし
か実行できないタスクを連続して処理させることもでき
る。従って、テスト時間全体を顕著に減少させ、その結
果として価格を顕著に減少させる。そして、この効果
は、非常に高価であるか製造が不可能なテスト装置の必
要なく、実現できる。
【００１４】デマルチプレクサは、チップにテスト信号
を供給するためのデマルチプレクサとして機能し、更
に、チップからの応答信号を集めるマルチプレクサとし
ても機能する。
【００１５】主領域の集積回路には、コンタクトパッド
が設けられており、従って、それらコンタクトパッド
は、チップを外部と接続するために使用できる。好まし
くは、デマルチプレクサからのバスは、各チップの付近
に配置された局部接続回路によってコンタクトパッドに
接続されている。
【００１６】
【実施例】図１は、標準的な集積回路ウエハ10を図示し
たものである。その集積回路ウエハ10には、非常に多数
の同一の集積回路12が、行と列のマトリクスに配置され
ている。集積回路ウエハは、集積回路の行と列の間に延
びる（点線で示す）水平線及び垂直線に沿って切り分け
られる。この切り分け作業は、各々１つの集積回路を有
する個々の矩形チップに集積回路ウエハを分けるもので
ある。
【００１７】集積回路ウエハが個々のチップに切り分け
られる前に、集積回路ウエハは、パッケージされた集積
回路に対するテストに対比されて『ウエハテスト』と称
される動作テストを受ける。このテストは、全チップに
対して同一である。例えば、メモリの場合、そのテスト
は、アドレス信号と記憶させるべきデータ信号とを供給
し、そのあと、実際に記憶されたデータを読み出すこと
からなる。
【００１８】そして、テストは、機械的部分と電気的部
分とを有するテスト装置により実行される。その機械的
部分は、テストされるウエハ10を支持すると共に、微小
送り機構を有する、可動なＸＹテーブルと、チップの様
々なコンタクトパッド18に同時に当てることができるテ
ストプローブ16と、チップに対してテストプローブを位
置付け、且つ、ＸＹテーブルをステップ送りして、テス
トが終了したチップに隣接する行または列に属する別の
チップにテストプローブを移動させる正確なアライメン
ト装置と、テスト結果が不良を示した場合にそのテスト
したチップに印を付すためのインク装置とを具備してい
る。
【００１９】一方、テスト装置の電気的部分は、ＸＹテ
ーブルを制御する装置と、テストプローブを介してチッ
プに対してテストシーケンスを送り、テストされている
チップからもどる受信信号を解析するコンピュータとを
具備している。
【００２０】図２は、本発明によるウエハ20を図示して
いる。図１と同様に、Ｎ行、Ｍ列に配置された集積回路
22のマトリクスがある。ウエハは、各々１つの集積回路
を有する個々のチップに後で切り分けられるように構成
されている。
【００２１】集積回路22の領域の外側のウエハの特別な
領域24には、テストのためだけに使用される集積回路が
設けられている。最も簡単な構成では、その特別な集積
回路は、テスト装置のテストプローブが当てられるよう
に、テスト中だげ使用されるコンタクトパッド28と、そ
れらのコンタクトパッド28に接続された信号入力と制御
入力と、各々複数の導体を有する多数のバスに接続され
た出力とを有するデマルチプレクサ30とを具備してい
る。
【００２２】バスは、デマルチプレクサの出力から発し
て、将来チップを切り分けるための線に沿って延び、テ
ストすべき全チップに沿って延びている。テスト装置か
らデマルチプレクサ30に印加される命令に応じて、各チ
ップに個別にアクセスするためにバスは使用される。各
チップごとに１つのバスを設けることも可能であるが、
チップが非常に多いので、例えば、チップの１つの行全
体に１つのバスを設け、従って、行の数だけバスを設
け、行の中のチップの選択は別の手段が実現することが
好ましい。この手段は、コンタクトパッド28に接続され
たアドレス入力と、チップの列の間に延びる列導体に接
続された出力とを有して、複数列のチップから１つの列
のチップを選択する列デコーダ32で構成することができ
る。
【００２３】従って、テストプローブを介してコンタク
トパッド28に接続されたテスト装置は、デマルチプレク
サ30とデコーダ32とが、１つのチップを選択し、その選
択したチップをデマルチプレクサに接続することができ
るバスを介してその選択したチップにテスト信号を供給
し、同一バスを介して応答信号を受けてテスト装置に送
るように、デマルチプレクサ30とデコーダ32とを制御す
ることができる。
【００２４】かくして、テストプローブを機械的に移動
させる必要なく、個々のチップを連続的にテストするこ
とが可能である。
【００２５】更に、このテスト装置の構成は、テスト自
体を更に速くすることができる。その理由は、テスト動
作が異なるチップに対して同時に実行可能な場合に、テ
スト動作を平行して実施できるからである。チップが電
気的に消去及びプログラム可能なメモリの場合につい
て、簡単な例を説明する。このテストの手順は、３つの
段階に分けることができる。
【００２６】Ａ アドレス及びデータを供給するプロト
コル。その継続時間 0.3ミリ秒 Ｂ 自動書き込みにより、受信したデータをメモリの受
信したアドレスに書き込むプログラミングサイクル。そ
の継続時間約10ミリ秒（この継続時間は、全チップにつ
いて継続時間が同一でないことを考慮して、15ミリ秒増
加される）。 Ｃ 指示されたアドレスでのデータの読み取りプロトコ
ル。その継続時間 0.4ミリ秒
【００２７】アドレス及びデータはバスを介して送られ
ねばならなず、そのバスは一時に１つのチップしかアク
セスできないので、タスクＡは、チップごとに連続的に
実施されなければならない。しかし、バスが全チップに
同時にアクセスでき、タスクが平行して実施されるタス
クもある。
【００２８】タスクＢは、各チップの内部自動処理によ
り実施されるので、タスクＢは全チップについて一緒に
平行して実施できる。各チップごとにタスクＡが完了次
第、（他のチップについてタスクＡが完了するのを待つ
ことなく）各チップごとにタスクＢが開始できる。
【００２９】書き込み動作後に異なるチップから読み出
されたデータが互い区別できなければならないので、タ
スクＣは、必ずチップごとに実施されねばならない。全
チップについてタスクＡが完了していることを前提にし
て、タスクＢが完了したチップごとにタスクＣを開始す
ることができる。その理由は、全チップについてタスク
Ａが完了していないならば、テスト装置から書き込むべ
きデータを送ることも読み取ったデータをテスト装置に
送り返すこともできないからである。
【００３０】本実施例の場合、Ｘ個のチップのために全
テスト時間は、以下のＴ１とＴ２との間にある。 Ｔ１＝Ｘ・0.3ｍｓ＋15ｍｓ＋0.4ｍｓ （全チップについてタスクＡが完了したとき、最初のチ
ップについてタスクＢが未だ完了していない望ましい場
合） Ｔ２＝Ｘ・0.3ｍｓ＋Ｘ・0.4ｍｓ （全チップについてタスクＡが完了するまで、最初のチ
ップについてのタスクＣを遅らせねばならない悪い場
合）
【００３１】チップの数が5000個（約15ｃｍの直径のウ
エハに、８つのコンタクトパッドを有する小さい集積回
路を形成されている標準的な例）の場合、全テスト時間
は、3.5秒である。テストプローブを使用してチップご
とにテストする従来の標準的なテストでは、テスト時間
は、Ｘ(0.3＋15＋0.4)ｍｓ＝１分18秒となる。
【００３２】テスト手順がデータの書き込み及び読み取
りのための20段階を有している場合、従来の標準的なテ
スト手順では26分となり、本発明では１分10秒となる。
デマルチプレクサとそのデマルチプレクサから延びるバ
スとによって、テストプローブを何時でもどのチップに
も接続することが可能である。この接続が如何にして実
現されるかを例を挙げて以下に説明する。
【００３３】未だ切り分けられていないウエハには、各
々Ｍ（＝50）個のチップからなるＮ（＝100)個の平行な
行を形成するようにチップのマトリクスが設けられてい
ると仮定する。しかし、ウエハは丸いために、一部の行
または列は不完全となる可能性があるので、それらの数
は最大数である。更に、チップは、各々Ｐ（＝８）個の
コンタクトパッドを有していると仮定する。このような
チップには、クレジットカードのフォーマットを有する
メモリカード用のチップが該当する。
【００３４】図３において、デマルチプレクサ30は、デ
マルチプレクスされる信号のための８つの入出力Ｅ１〜
Ｅ８、すなわら、原理的には、テストされるチップ上の
コンタクトパッドと同数の信号入出力を有していること
が好ましい。信号入力には、チップに供給すべき電源電
圧Ｖcc及びＶss、クロック信号などがある。バスは多数
の導体から構成されている。導体の数は、チップの全コ
ンタクトパッドについてテストする必要がない場合に
は、チップのコンタクトパッドの数より少ない。デマル
チプレクスされる信号入力は、テスト回路領域24のそれ
ぞれのコンタクトパッド28に各々接続されている。
【００３５】デマルチプレクサ30は、チップの行の数と
同数の多数の出力群Ｓ１、Ｓ２、・・・・ＳＮを有して
いる。例えば、Ｎ（＝100)群の出力がそれぞれＮ（＝10
0)個のバスに接続されている。各群の出力は、Ｐ（＝
８）個の出力から構成されており、各バスは８個の導体
を有している。それらバスは、デマルチプレクサから発
して、チップ行の間に延びて各行のチップに沿って延長
し、ウエハの後段での切り分けのために線に沿って延び
ている。
【００３６】デマルチプレクサ30は更に、デマルチプレ
クサの動作を制御し且つ特にＮ個のバスの内の１つのバ
スを選択する命令を与えることができる十分な数の制御
入力Ｃ１、Ｃ２、・・を有している。これらの入力は、
テスト回路領域24のコンタクトパッド28に接続てれてお
り、テスト装置から、テストすべきチップの行アドレス
を受ける。従って、これらの入力を介して、テスト装置
は、Ｎ個の出力バスから１つのバスを選択して、その選
択したバスを入出力Ｅ１〜Ｅ８に接続する、すなわち、
その選択したバスをテスト装置に接続する。
【００３７】列デコーダ32は、コンタクトパッド28に接
続されて制御入力Ｂ１、Ｂ２、・・・を有しており、そ
の数は、Ｍ（＝50）列の内から１つの列を選択すること
ができるに十分な数である。更に、列デコーダは、列の
数Ｍと等しい数の出力Ｄ１、Ｄ２、・・・を有してい
る。それら出力は導体Ｃj に接続され、それら導体の各
々は、ウエハを切り分けるそれぞれの垂直線に沿って延
びて、チップのそれぞれの列に沿って延在している。
【００３８】列デコーダの出力導体の各々により、その
列のチップと、それらチップの付近を通るバスとの間の
接続を制御することができる。
【００３９】後述する理由により、全チップに電圧Ｖcc
を供給する包括的な制御がある。この制御は、テスト装
置から発せられ、例えば、テスト回路領域のパッド28に
印加される。このパッドは、全体制御導体ＣＧに接続さ
れ、その全体制御導体ＣＧは、バスの状態がアクティブ
か受動的かどうかに関係なくチップへの電圧Ｖccの供給
のチェックを可能にするＭ本の列導体に分けられる。
【００４０】図４は、チップと、そのチップの付近の切
り分け領域を通って延びるバスとの間の局部的な接続を
図解している。局部接続回路40が、各チップの付近に局
部的に設けられている。（この局部接続回路40は正にチ
ップの一部を形成することができる。）この局部接続回
路は、列デコーダ32からの該当する列ｊに対応する列導
体Ｃj により主に制御される。この列導体Ｃj は、行ｉ
に対応するバスＢＵＳi と、行ｉと列ｊとの交点に位置
するチップＰijとの間の接続を制御する。より詳細に
は、列導体Ｃj は、バスＢＵＳi の様々な導体のそれぞ
れと、チップＰijのコンタクトパッドＥ１ij、Ｅ２ij、
・・・Ｅ８ijのそれぞれとの間の接続を制御する。８つ
のトランジスタＴ１〜Ｔ８が列導体Ｃj により制御され
るように図示されて、チップとバスとの間の局部的な接
続を示している。Ｖssへの接続を実現するトランジスタ
Ｔ７は、Ｖssがウエハ上の全チップまたは同一列の少な
くとも全チップに系統的に印加されてもよい場合には、
短絡回路と置き換えることができる。
【００４１】列ｊの全チップが、それらチップの側を通
るそれぞれのバスに接続されている。しかし、１つのバ
スだけがアクティブ、すなわち、デマルチプレクサによ
り選択される。他のバスは、（バスの導体Ｖcc及びＶss
を除いて）高インピーダンスである。かくして、１つの
チップが、テストのために選択される。
【００４２】９番目のトランジスタＴ９が、（電源電圧
Ｖccを受けるように構成されている）パッドＥ８ijと、
バスの電源電圧Ｖccを供給するための８番目の導体との
間の接続を、（トランジスタＴ８とは独立して）制御す
るために設けられている。このトランジスタＴ９は、全
体制御導体ＣＧにより制御される。
【００４３】この結果、チップに給電する２つの態様が
ある。その１つの態様では、全体制御導体ＣＧがインア
クティブであり、デマルチプレクサ30により選択された
バスＢＵＳi に接続されており且つ対応列導体Ｃj によ
ってそのバスＢＵＳi に結合されたチップＰijのみが給
電される。他方の態様では、全体制御導体ＣＧがアクテ
ィブであり、デマルチプレクサにより選択された行の全
チップが給電される。ウエハ上の全チップが給電される
ように構成することも可能である。その場合、図４に示
す回路で、全体制御導体ＣＧがアクティブのとき（たと
え選択されていなくとも）全チップにＶccが系統的に供
給される。
【００４４】全体制御導体ＣＧによってチップへ給電す
るこの付加的な制御により、電源以外の信号をチップに
供給する必要なく平行して実行が可能なタスクを、全チ
ップが同時に実行することが可能である。上記したよう
なメモリテストの例として、プログラミング（タスク
Ｂ）の実行が平行して可能である。このタスクは、全体
制御導体ＣＧを使用して実行することが可能である。
【００４５】不良チップの位置は、行アドレスと列アド
レスとにより特定することができる。不良チップは、テ
ストの終了後、インクで印を付けられる。しかし、不良
チップに、不良の発見と同時に印を付けてもよい。この
場合、チップの表面に配置されたフューズに電気的な溶
断電圧を印加するような、電気的な手段により不良チッ
プに印を付けることが好ましい。（人間の目によっても
適当な光学検知器によっても検出できるように）外観の
変化だけで不良チップとして十分に認識できる程度に溶
断することによって、チップの光学的な外観が変化する
ようにフューズは配置される。チップの大面積を占める
フューズのネットワークでも十分可能である。その場合
には、フューズを溶断する命令をテスト装置から供給す
る必要がるあ。従って、追加導体をテストバスに設ける
必要がある場合もある。
【００４６】ウエハが個々のチップに切り分けられたと
き、局部接続回路40はもはや機能しなくなる。特別なテ
スト回路を実際に作るために、標準的な技術で集積回路
を製造することが可能である。バスの導体とほかの列導
体は、チップのコンタクトパッドを形成するために金属
化導体と同一レベルの金属化導体により形成することが
できる。
【００４７】水分の侵入に対する保護膜でチップが完全
に覆われている集積回路の場合には、最もよい方法は、
その保護膜を局部的に破断し、チップと局部接続回路40
との間の接続導体を通すことである。この保護膜の破断
は、保護膜の効果の潜在的な劣化を最低にするようにバ
ッフルの形とすることができる。しかし、高い精度を必
要としない技術に従って、別のレベルの金属化導体によ
ってチップと局部接続回路との間の接続を形成すること
も可能である。例えば、導電性ポリマーを堆積してエッ
チングすることにより、テストのときだけ使用される接
続を形成することができる。その導電性ポリマーは、ウ
エハを切り分ける前に、除去される。
【図面の簡単な説明】
【図１】 多数のチップを含む集積回路ウエハを図示し
た図。
【図２】 本発明によるウエハの全体構成を示す概略
図。
【図３】 テスト動作のためにウエハ上に離れて設けら
れたテスト回路領域を示す図。
【図４】 テスト用バスとテストされるチップとの間の
局部接続回路を示す図。
【符号の説明】
10、20 集積回路ウエハ 12、22 集積回路 16 テストプローブ 18、28 コンタクトパッド 24 テスト回路領域 30 デマルチプレクサ 32 列デコーダ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ウエハが個々のチップの切り分けられる
    前に、ウエハ全体にある集積回路をテストする方法にし
    て、上記ウエハのテストすべきチップ群の外側のテスト
    回路領域には、コンタクトパッド及びデマルチプレクサ
    が配置されており、コンタクトパッドは、デマルチプレ
    クサの制御入力及びテスト信号入力にそれぞれ接続され
    ており、デマルチプレクサの出力群は、デマルチプレク
    サからチップに延びるそれぞれのバスに接続されてお
    り、テスト装置のテストプローブを上記テスト回路領域
    に設けられた上記コンタクトパッドに当てて、上記デマ
    ルチプレクサの上記制御入力に上記テスト装置から供給
    されるチップ選択信号に応じて、上記テスト装置と１つ
    のチップまたは一群の特定のチップとの間で通信を可能
    にし、上記テスト装置は、異なるチップに連続的にテス
    ト信号を印加し、特定のテストシーケンスは、複数のチ
    ップに対して一度に平行して実施されることを特徴とす
    る方法。
  2. 【請求項２】 それぞれ１つの集積回路を備えておりウ
    エハの切り分けの後には個々の集積回路チップを各々形
    成する複数の主領域と、上記主領域を互いに分けている
    切り分け領域とを有しており、上記切り分け領域に沿っ
    て複数の個々のチップに切り分けられるように構成され
    た集積回路ウエハにして、上記主領域の外側のテスト回
    路領域に配置されたデマルチプレクサ及びコンタクトパ
    ッドとを具備しており、上記デマルチプレクサは、上記
    コンタクトパッドに接続された制御入力及びテスト信号
    入力と、上記主領域の間の上記切り分け領域に沿って延
    びており上記主領域の集積回路に接続可能な導体のバス
    に接続されている出力とを有しており、更に集積回路ウ
    エハが、上記デマルチプレクサにも列デコーダにも選択
    されなくとも、全チップに電源電圧を同時に供給するた
    めにの手段を更に具備していることを特徴とする集積回
    路ウエハ。
  3. 【請求項３】 Ｎ行のチップと、それらチップ行に沿っ
    て延びるＮ本の導体バスと、特定のチップをその特定の
    チップの側を通るバスに接続する局部接続回路と、各々
    チップの列の間を通り、その列に属するチップに対応す
    る全局部接続回路を同時に制御できる複数の列導体と、
    上記テスト回路領域のコンタクトパッドに接続された入
    力と上記列導体に接続された出力とを有する列デコーダ
    とを具備することを特徴とする請求項２に記載の集積回
    路ウエハ。
  4. 【請求項４】 上記局部接続回路は、その局部接続回路
    が付属するチップのコンタクトパッドに接続されている
    ことを特徴とする請求項３に記載の集積回路ウエハ。
JP5349907A 1992-12-31 1993-12-28 集積回路チップのテスト方法及びそのための集積回路ウエハ Withdrawn JPH0737947A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9215997 1992-12-31
FR9215997A FR2700063B1 (fr) 1992-12-31 1992-12-31 Procédé de test de puces de circuit intégré et dispositif intégré correspondant.

Publications (1)

Publication Number Publication Date
JPH0737947A true JPH0737947A (ja) 1995-02-07

Family

ID=9437350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5349907A Withdrawn JPH0737947A (ja) 1992-12-31 1993-12-28 集積回路チップのテスト方法及びそのための集積回路ウエハ

Country Status (5)

Country Link
US (1) US5608335A (ja)
EP (1) EP0606805B1 (ja)
JP (1) JPH0737947A (ja)
DE (1) DE69308804T2 (ja)
FR (1) FR2700063B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156569A (ja) * 2008-12-26 2010-07-15 National Institute Of Advanced Industrial Science & Technology 積層ｌｓｉチップのシステム検査のための方法および装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046600A (en) * 1995-10-31 2000-04-04 Texas Instruments Incorporated Process of testing integrated circuit dies on a wafer
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
US6750527B1 (en) 1996-05-30 2004-06-15 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a plurality of wells, test method of testing the semiconductor integrated circuit device, and test device which executes the test method
JP3696352B2 (ja) * 1996-12-17 2005-09-14 三菱電機株式会社 ライフタイム評価用ｔｅｇ
US6121065A (en) * 1997-09-26 2000-09-19 Institute Of Microelectronics Wafer scale burn-in testing
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
DE19808664C2 (de) * 1998-03-02 2002-03-14 Infineon Technologies Ag Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE19819570C2 (de) * 1998-04-30 2000-06-15 Siemens Ag Anordnung zum Testen mehrerer Speicherchips auf einem Wafer
US6233184B1 (en) * 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in
US6140833A (en) * 1998-11-16 2000-10-31 Siemens Aktiengesellschaft In-situ measurement method and apparatus for semiconductor processing
JP3484365B2 (ja) * 1999-01-19 2004-01-06 シャープ株式会社 半導体装置用パッケージ、この半導体装置用パッケージのテスト時に使用するプローブカード、および、このプローブカードを用いたパッケージのテスト方法
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
DE19936321C2 (de) * 1999-08-02 2003-12-24 Infineon Technologies Ag Anordnung und Verfahren zum Testen einer Vielzahl von Halbleiterchips auf Waferebene
JP3483130B2 (ja) * 1999-11-29 2004-01-06 松下電器産業株式会社 集積回路の検査方法
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
EP1466365A2 (en) * 2001-09-28 2004-10-13 Koninklijke Philips Electronics N.V. Method of manufacturing an integrated circuit, integrated circuit obtained in accordance with said method, wafer provided with an integrated circuit obtained in accordance with the method, and system comprising an integrated circuit obtained by means of the method
US20040051550A1 (en) * 2002-09-12 2004-03-18 Ma David Suitwai Semiconductor die isolation system
DE102004001956B4 (de) * 2004-01-13 2007-02-01 Infineon Technologies Ag Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
DE102005034494A1 (de) * 2005-07-20 2007-01-25 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Verfahren zur Herstellung von Speichermodulen
KR100636502B1 (ko) * 2005-08-31 2006-10-18 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기 전계발광표시장치 및 그검사방법
KR100754140B1 (ko) * 2005-12-21 2007-08-31 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기 발광 표시장치 및 모기판과그 검사방법
US7405585B2 (en) * 2006-02-14 2008-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Versatile semiconductor test structure array
KR100759688B1 (ko) * 2006-04-07 2007-09-17 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법
KR100793558B1 (ko) * 2006-09-18 2008-01-14 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 모기판과 유기전계발광표시장치의 제조방법
US7719299B2 (en) * 2008-04-02 2010-05-18 Texas Instruments Incorporated Process and temperature insensitive flicker noise monitor circuit
USD751555S1 (en) * 2013-03-05 2016-03-15 Japan Electronic Materials Corp. Probe card case
KR102047005B1 (ko) * 2013-05-31 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 패널
CN105788510A (zh) * 2014-12-17 2016-07-20 昆山国显光电有限公司 Oled显示装置及其老化方法
CN105632383B (zh) * 2016-01-11 2018-09-11 京东方科技集团股份有限公司 一种测试电路、测试方法、显示面板及显示装置
CN112710942B (zh) * 2021-03-24 2021-06-08 上海伟测半导体科技股份有限公司 晶圆区域性问题的分析***及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849872A (en) * 1972-10-24 1974-11-26 Ibm Contacting integrated circuit chip terminal through the wafer kerf
US4038648A (en) * 1974-06-03 1977-07-26 Chesley Gilman D Self-configurable circuit structure for achieving wafer scale integration
US4281449A (en) * 1979-12-21 1981-08-04 Harris Corporation Method for qualifying biased burn-in integrated circuits on a wafer level
US4467400A (en) * 1981-01-16 1984-08-21 Burroughs Corporation Wafer scale integrated circuit
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
US4635261A (en) * 1985-06-26 1987-01-06 Motorola, Inc. On chip test system for configurable gate arrays
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
EP0213602B1 (en) * 1985-08-29 1991-11-06 Mitsubishi Denki Kabushiki Kaisha Apparatus for detecting position of faulty light emitting element in large screen display system
EP0286660B1 (en) * 1986-09-26 1992-03-04 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US5008614A (en) * 1988-10-11 1991-04-16 Hewlett-Packard Company TAB frame and process of testing same
US5121053A (en) * 1988-10-11 1992-06-09 Hewlett-Packard Company Tab frame and process of testing same
US4956602A (en) * 1989-02-14 1990-09-11 Amber Engineering, Inc. Wafer scale testing of redundant integrated circuit dies
US5012187A (en) * 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
US5038101A (en) * 1990-03-15 1991-08-06 R.H. Murphy Co., Inc. Carriers for electrical components in transistor outline packages
US5126657A (en) * 1990-11-02 1992-06-30 Sun Microsystems, Inc. Apparatus for testing computer chips in the chips normal operating environment
US5315241A (en) * 1991-09-18 1994-05-24 Sgs-Thomson Microelectronics, Inc. Method for testing integrated circuits
US5457400A (en) * 1992-04-10 1995-10-10 Micron Technology, Inc. Semiconductor array having built-in test circuit for wafer level testing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156569A (ja) * 2008-12-26 2010-07-15 National Institute Of Advanced Industrial Science & Technology 積層ｌｓｉチップのシステム検査のための方法および装置

Also Published As

Publication number Publication date
FR2700063B1 (fr) 1995-02-10
EP0606805B1 (fr) 1997-03-12
US5608335A (en) 1997-03-04
FR2700063A1 (fr) 1994-07-01
EP0606805A1 (fr) 1994-07-20
DE69308804T2 (de) 1997-06-19
DE69308804D1 (de) 1997-04-17

Similar Documents

Publication Publication Date Title
JPH0737947A (ja) 集積回路チップのテスト方法及びそのための集積回路ウエハ
EP0481703B1 (en) Interconnect substrate having integrated circuit for programmable interconnection and sample testing
KR100283030B1 (ko) 반도체 장치의 레이 아웃 구조
US7781890B2 (en) Structure and method for parallel testing of dies on a semiconductor wafer
US5736850A (en) Configurable probe card for automatic test equipment
US5576554A (en) Wafer-scale integrated circuit interconnect structure architecture
US7299388B2 (en) Method and apparatus for selectively accessing and configuring individual chips of a semi-conductor wafer
CN100576539C (zh) 半导体晶片、半导体芯片、半导体器件及晶片测试方法
JP3151203B2 (ja) 集積回路の自己検査装置
US5696404A (en) Semiconductor wafers with device protection means and with interconnect lines on scribing lines
CN102110659A (zh) 半导体装置及其探针测试方法
KR100347660B1 (ko) 웨이퍼상에 있는 다수의 메모리 칩을 테스트하기 위한 장치
US20030196134A1 (en) Apparatus and system for recovery of useful areas of partially defective direct rambus RIMM components
KR20010014773A (ko) 웨이퍼 레벨에서 반도체 장치에 대한 번-인 프로세싱을실행하는 장치
KR101161809B1 (ko) 고속 동작용 칩을 테스트할 수 있는 번인보드와 그를 이용한 번인 테스트 장치 및 그 방법
JPH0661298A (ja) 半導体集積回路装置
CN207250460U (zh) 一种快速定位并测量缺陷的高密度测试芯片
US6900655B2 (en) Determination of whether integrated circuit is acceptable or not in wafer-level burn-in test
US6549028B1 (en) Configuration and process for testing a multiplicity of semiconductor chips on a wafer plane
JPS6379337A (ja) 半導体基板
JPH01198051A (ja) 半導体集積回路
JP2002071501A (ja) 半導体式センサの検査装置
US20050082667A1 (en) Rewiring substrate strip with a number of semiconductor component positions
WO2022272034A1 (en) Apparatus and method for testing all test circuits on a wafer from a single test site
GB2244826A (en) Linking circuit modules

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306