JPH0731693B2 - Automatic wiring method for printed circuit boards - Google Patents

Automatic wiring method for printed circuit boards

Info

Publication number
JPH0731693B2
JPH0731693B2 JP62106951A JP10695187A JPH0731693B2 JP H0731693 B2 JPH0731693 B2 JP H0731693B2 JP 62106951 A JP62106951 A JP 62106951A JP 10695187 A JP10695187 A JP 10695187A JP H0731693 B2 JPH0731693 B2 JP H0731693B2
Authority
JP
Japan
Prior art keywords
wiring
printed circuit
point
route
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62106951A
Other languages
Japanese (ja)
Other versions
JPS63272094A (en
Inventor
崇 土田
康博 春田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP62106951A priority Critical patent/JPH0731693B2/en
Publication of JPS63272094A publication Critical patent/JPS63272094A/en
Publication of JPH0731693B2 publication Critical patent/JPH0731693B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、プリント基板の自動配線を実行する方法に
関し、特に結線率を高くすることが出来る自動配線方法
に関するものである。
Description: TECHNICAL FIELD The present invention relates to a method for performing automatic wiring of a printed circuit board, and more particularly to an automatic wiring method capable of increasing a wire connection rate.

〈従来技術〉 プリント基板の自動配線を行う方法として線分探索法が
広く利用されている。この線分探索法を第9図に基づい
て説明する。第9図において、1はプリント基板であ
り、その中の点AからBに至る経路を決定するものとす
る。斜線部2は経路をひくことが出来ない障害物、実線
3は既存の配線である。経路を探索するためにこの点
A、Bを含む既存の線分3をレベル0の線分とし、点A
を含むレベル0の線分と点Bを含むレベル0の線分が交
差しないかを調べる。交差しなければレベル0の線分か
らスルーホールを新たに作らなくてもひける線分をレベ
ル1の線分とし、点Aに属するレベル1の線分が点Bに
属するレベル0および1の線分と交差しないかを調べ
る。点線4はレベル1の線分を表わす。第9図の例では
レベル1の線分では交差点が存在しないので、レベル1
の線分からスルーホールを1個追加してひける線分であ
るレベル2の線分を仮想し、交差点が無いかを調べる。
一点鎖線5はレベル2の線分を表わす。なお、各レベル
の線分は等間隔に引くものとする。A点のレベル2の線
分は点CでB点のレベル0の線分と交差するので、この
点および他のおれまがり点C′にスルーホールを作り、
逆にたどって2重線で示した経路6を確定する。以後こ
の経路を障害物化し、新たな経路を探索する。なお、レ
ベル2の線分で交差点がみつからない場合はレベル3、
レベル4………の線分を仮想し、交点を探索する。この
ようにすると、スルーホールの個数が最小の経路を効率
的に探索することが出来る。
<Prior Art> A line segment search method is widely used as a method for automatically wiring a printed circuit board. This line segment search method will be described with reference to FIG. In FIG. 9, reference numeral 1 is a printed circuit board, and the route from points A to B in the printed circuit board is determined. The shaded portion 2 is an obstacle that cannot be routed, and the solid line 3 is existing wiring. In order to search the route, the existing line segment 3 including the points A and B is set as the level 0 line segment, and the point A
It is checked whether or not the level 0 line segment including the point B and the level 0 line segment including the point B intersect. If it does not intersect, the line segment that can be drawn from the line segment of level 0 without creating a new through hole is the line segment of level 1, and the line segment of level 1 belonging to point A is the line segment of level 0 and 1 belonging to point B. Check to see if it intersects. Dotted line 4 represents the level 1 line segment. In the example of FIG. 9, since there is no intersection in the line segment of level 1, level 1
The line segment of Level 2 which is the line segment to be added by adding one through hole from the line segment of is hypothesized to check whether there is an intersection.
The alternate long and short dash line 5 represents the level 2 line segment. The line segments at each level shall be drawn at equal intervals. Since the level 2 line segment at point A intersects the level 0 line segment at point B at point C, a through hole is made at this point and at another point C '.
Reversely, the route 6 shown by the double line is determined. After that, this route is made an obstacle and a new route is searched. If you cannot find the intersection on the level 2 line segment,
Virtualize the line segment of level 4 ..., and search for the intersection. By doing so, it is possible to efficiently search for a route having the smallest number of through holes.

〈発明が解決すべき問題点〉 しかしながら、この様なプリント基板の自動配線方法は
一度固定した配線はそれ以後障害物として扱うので、配
線処理が進むに従って障害物が増加し、この障害物に遮
られて配線を確定するのが困難になる。そのため配線が
進むに従って新たな配線を確定することが難しくなり、
配線率が急激に低下するという欠点があった。
<Problems to be solved by the invention> However, in such an automatic wiring method for a printed circuit board, once fixed wiring is treated as an obstacle thereafter, the number of obstacles increases as the wiring processing progresses, and the obstacles are blocked. This makes it difficult to determine the wiring. Therefore, as the wiring progresses, it becomes difficult to determine new wiring,
There is a drawback that the wiring rate drops sharply.

〈発明の目的〉 この発明の目的は、既配線パターンの障害物化を抑える
ことにより、配線率の向上を計ることが出来るプリント
基板の自動配線方法を提供することにある。
<Object of the Invention> An object of the present invention is to provide an automatic wiring method for a printed circuit board, which can improve the wiring rate by suppressing the existing wiring pattern from becoming an obstacle.

〈問題点を解決するための手段〉 前記問題点を解決するために、本発明ではプリント基板
上に規則的に配置された格子点上の2点間の配線を決定
する操作を繰返して前記プリント基板の配線を行うプリ
ント基板の自動配線方法であって、このプリント基板を
複数の格子点を含む複数の小領域に分割し、この小領域
間の配線を探索して登録する概略配線を行った後この登
録された配線から前記小領域内の配線を決定する詳細配
線を行う様にしたものである。
<Means for Solving Problems> In order to solve the problems, according to the present invention, the operation of determining wiring between two points on grid points regularly arranged on a printed circuit board is repeated to perform the printing. An automatic wiring method for a printed circuit board that performs wiring of a circuit board, in which the printed circuit board is divided into a plurality of small areas including a plurality of grid points, and the wiring between the small areas is searched and registered. After that, detailed wiring for determining the wiring in the small area is performed from the registered wiring.

また、前記小領域間の配線を探索する過程で格子点にス
ルーホールが配置されると、このスルーホールを前記格
子点から外れた点に移動させかつその点を障害物化して
概略配線を進める様にしたものである。
Further, when a through hole is arranged at a grid point in the process of searching the wiring between the small areas, the through hole is moved to a point deviating from the grid point and the point is made an obstacle to advance the rough wiring. It was done like this.

〈実施例〉 この発明は、プリント基板を複数の小領域に分割し、こ
の小領域内の配線を確定しないで前記小領域間の配線を
行い、しかる後に小領域内の配線を確定するようにした
ものである。以下、この発明を実施例に基づいて説明す
る。第1図にこの実施例のフローチャートを示す。最初
にプリント基板の配線面を複数の小領域に分割する。次
いで概略配線を行う。概略配線は分割した小領域単位で
結線すべき2点間の経路を求めるものである。そのため
に、線分探索法等を用いて小領域単位の経路探索を行
う。経路が決まると、この経路が実際に小領域内で配線
が可能であるかを調べる小領域内経路登録判定を行う。
このために実際に小領域内で線分探索法などにより配線
を行って見るか、または単に小領域の幅から決定される
配線容量を調べることにより判定する。この段階では小
領域内で配線が可能であるか否かを調べるだけで実際の
配線は確定しない。小領域内での配線が可能であれば小
領域間の経路を登録し、可能でないか、または小領域間
の経路そのものが探索出来ないときは「経路なし」を登
録する。すべての結線すべき2点間の経路の探索が終了
すると次に詳細配線を行う。詳細配線は各小領域内での
配線を確定するものである。すべての小領域の配線が終
了すると、自動配線作業が終了する。
<Embodiment> According to the present invention, a printed circuit board is divided into a plurality of small areas, wiring is performed between the small areas without fixing the wiring in the small areas, and then the wiring in the small areas is fixed. It was done. Hereinafter, the present invention will be described based on examples. FIG. 1 shows a flowchart of this embodiment. First, the wiring surface of the printed circuit board is divided into a plurality of small areas. Then, rough wiring is performed. The rough wiring seeks a route between two points to be connected in units of divided small areas. For this purpose, a route search is performed in small area units using a line segment search method or the like. When the route is determined, the route registration determination in the small region is performed to check whether the route can actually be wired in the small region.
For this purpose, the determination is made by actually performing wiring by a line segment search method or the like in the small area, or by simply checking the wiring capacity determined from the width of the small area. At this stage, the actual wiring is not determined only by checking whether wiring is possible within the small area. If the wiring within the small area is possible, the route between the small areas is registered. If it is not possible or the route itself between the small areas cannot be searched, "no route" is registered. When all the routes between the two points to be connected have been searched, detailed wiring is performed next. The detailed wiring determines the wiring within each small area. When the wiring of all the small areas is completed, the automatic wiring work is completed.

次に第2図以降に基づいて具体的な例を説明する。第2
図は小領域の分割の例を示したものである。この例は両
面基板とし、(A)は表面、(B)は裏面である。表面
は横方向に短冊状に分割し、裏面は縦方向にやはり短冊
状に分割する。10はこの様にして分割された小領域であ
る。11は格子点であり、配線すべき点あるいはスルーホ
ールはこの格子点上に来るように選ばれる。各小領域は
1列の格子点を含むように分割される。この格子点11の
両側には配線を配置する領域12が確保される。第3図は
配線の手順を例示したものである。第3図(A)は表面
および裏面の状態を表わしたものであり、点線は小領域
の境界を表わす。また、〜は相互に結線すべき点の
ペアを、「・」は格子点を表わす。(B)は概略配線の
様子を表わしたものである。この図で、「×」はスルー
ホールを表わす。この概略配線では配線をどの小領域で
行うかだけを決定し、具体的な配線は未定のままにして
おく。例えば、点の配線ではプリント板の表面の一番
上の小領域を左側に向かって配線して左上端の格子点を
スルーホールとし、裏面の左端の小領域を下に向かって
配線して点に至る経路を確保する。他の点についても
同様に小領域での経路を確保する。確保した経路は第4
図に示すように登録される。第4図(1)〜(3)は経
路が登録されていく様子を示す。この図において11は格
子点、13は確保した経路である。各経路は交差しないよ
うに、また配線領域の外側にはみださないように格子点
11の両側に確保される。この段階では一応の経路を確保
するのみであり、具体的な配線は決定しないでおく。こ
の図に示すように、概略配線が進むに従って小領域間の
経路が最適になるように再配置される。(C)は詳細配
線を示したものであり、概略配線によって確保された経
路の具体的な配線を決定する。14はこの様にして決定さ
れた配線である。なお、概略配線における経路判定およ
び詳細配線は、各小領域に属する格子点列に並行な配線
トラックのどのトラックを使うかをきめる一行配線法に
よって行う。
Next, a concrete example will be described with reference to FIG. Second
The figure shows an example of division of a small area. This example is a double-sided substrate, (A) is the front surface, and (B) is the back surface. The front surface is divided into strips in the horizontal direction, and the back surface is also divided into strips in the vertical direction. 10 is a small region divided in this way. 11 is a grid point, and the points or through holes to be wired are selected so as to be on this grid point. Each small area is divided so as to include one row of grid points. On both sides of this grid point 11, areas 12 for wiring are secured. FIG. 3 illustrates the wiring procedure. FIG. 3A shows the states of the front surface and the back surface, and the dotted lines represent the boundaries of the small areas. Further, ~ represents a pair of points to be connected to each other, and "." Represents a grid point. (B) shows the state of the schematic wiring. In this figure, "x" represents a through hole. In this general wiring, only the small area in which the wiring is to be performed is determined, and the specific wiring is left undecided. For example, in the case of point wiring, the top small area on the surface of the printed board is wired to the left, the grid point at the upper left end is used as a through hole, and the left small area on the back is wired downward. Secure a route to. Similarly for the other points, the route in the small area is secured. The secured route is the 4th
It is registered as shown in the figure. FIGS. 4A to 4C show how routes are registered. In this figure, 11 is a grid point and 13 is a secured route. Make sure that each route does not intersect and that it does not extend outside the wiring area.
Secured on both sides of 11. At this stage, only a provisional route is secured, and no specific wiring is decided. As shown in this figure, as the rough wiring progresses, the routes between the small areas are rearranged so as to be optimal. (C) shows the detailed wiring, and the specific wiring of the route secured by the rough wiring is determined. 14 is the wiring determined in this way. The route determination and the detailed wiring in the rough wiring are performed by the one-row wiring method that determines which of the wiring tracks parallel to the grid point row belonging to each small area is used.

第5図にこの自動配線を実行する装置のブロック図を示
す。第5図において、15は制御モジュールであり、全体
の制御を統轄する。16は基板配線面分割モジュール、17
は概略配線モジュール、18は詳細配線モジュールであ
り、それぞれ制御モジュール15によって起動される。基
板配線面分割モジュール16はプリント基板の配線面を複
数の小領域に分割する。概略配線モジュール17はこの分
割された小領域間の経路をきめる。19は小領域単位経路
探索モジュール、20は小領域内経路登録判定モジュール
であり、概略配線モジュール17によって起動される。概
略配線モジュール17は小領域単位経路探索モジュール19
により小領域間の経路を探索し、小領域内経路登録判定
モジュール20でこの経路が実際に配線出来るかを判定し
て、出来るなら経路を登録する。詳細配線モジュール18
は小領域内経路探索モジュール21を起動して、概略配線
モジュール17で登録された経路の実際の配線を行う。
FIG. 5 shows a block diagram of an apparatus for executing this automatic wiring. In FIG. 5, reference numeral 15 is a control module, which controls the entire control. 16 is a board wiring surface division module, 17
Is a general wiring module, and 18 is a detailed wiring module, which are activated by the control module 15. The board wiring surface division module 16 divides the wiring surface of the printed board into a plurality of small areas. The general wiring module 17 determines the path between the divided small areas. Reference numeral 19 is a small area unit route search module, and 20 is a small area route registration determination module, which is activated by the general wiring module 17. The general wiring module 17 is a small area unit route search module 19
The route between the small areas is searched by, the intra-small area route registration determination module 20 determines whether or not this route can be actually wired, and the route is registered if possible. Detailed wiring module 18
Activates the intra-small-area route search module 21 to perform the actual wiring of the route registered by the general routing module 17.

この様な配線方法では、配線作業を円滑にかつ早く進め
るために配線のおれまがり点および表面と裏面の配線面
を結合するためのスルーホールは格子点におくようにし
て処理されるが、一旦スルーホールをおくと、それ以後
の配線でその格子点に別のスルーホールを設定すること
が出来なくなり、結線が進むに従って利用できる格子点
が少なくなる結果、結線率の向上が妨げられるという問
題点がある。すなわち、第6図(A)において点−
、−間を結線する場合、(B)のように点−
の結線で格子点aにスルーホールを配置すると、点−
間の結線が出来なくなる。なお、この図において2は
障害物、「・」は格子点である。この様な問題点を解決
するために概略配線の段階で浮動スルーホール化を行
う。浮動スルーホール化は格子点以外の点にスルーホー
ルを配置するものであり、プリント基板製造技術の進歩
により実現される様になったものである。第7図に浮動
スルーホール化の手順を示す。(A)は概略配線におけ
る配線の様子を示し、22は格子点、23は登録された配線
である。配線23は格子点22を経由して行なわれる。通常
ならこの格子点22にスルーホールが形成されるが、
(B)に示すようにこの格子点を外れた位置24にスルー
ホールを形成し、かつこの点を障害物化する。スルーホ
ールは格子点22に至る2本の配線の交点に作る様にす
る。格子点22は再び使用出来るようになるので、(C)
のように配線25を形成出来る。この配線でも(D)のよ
うに格子点22から外れた点にスルーホール26を形成して
障害物化し、格子点22を開放する。同じ動作を繰返すこ
とにより、(E)のように1つの格子点に4つあるいは
それ以上のスルーホールを付属させることが出来る。す
なわち、格子点を外した位置にスルーホールを形成し、
この点を障害物化する動作を繰返すようにする。第8図
にこの実施例を実行する装置のブロック図を示す。この
ブロック図は第5図のブロック図と比較して浮動スルー
ホール化モジュール27が追加されている。この浮動スル
ーホール化モジュール27はスルーホールが発生したとき
に概略配線モジュール17により起動され、格子点を外れ
た位置にスルーホールを移動させると共にこの点を障害
物として登録する。
In such a wiring method, in order to proceed the wiring work smoothly and quickly, the rolling points of the wiring and the through holes for connecting the front and back wiring surfaces are processed by placing them at grid points. If a through hole is placed, it will not be possible to set another through hole at that grid point in subsequent wiring, and as the number of grid points that can be used decreases as the wire connection progresses, the improvement of the wire connection rate will be hindered. There is. That is, the point − in FIG.
, -When connecting between the points, as shown in (B)-
If a through hole is placed at grid point a with the connection of
It becomes impossible to connect between them. In this figure, 2 is an obstacle and “•” is a grid point. In order to solve such a problem, floating through holes are formed at the rough wiring stage. Floating through-holes are those in which through-holes are arranged at points other than the grid points, which has been realized by the progress of printed circuit board manufacturing technology. FIG. 7 shows the procedure for forming floating through holes. (A) shows a state of wiring in the rough wiring, 22 is a grid point, and 23 is a registered wiring. The wiring 23 is provided via the grid points 22. Normally, a through hole is formed at this grid point 22, but
As shown in (B), a through hole is formed at a position 24 deviating from this lattice point, and this point is made an obstacle. Through holes are formed at the intersections of two wires that reach the grid point 22. Lattice point 22 can be used again, so (C)
The wiring 25 can be formed as follows. Also in this wiring, as shown in (D), through holes 26 are formed at points deviated from the grid points 22 to make them obstacles, and the grid points 22 are opened. By repeating the same operation, four or more through holes can be attached to one grid point as shown in (E). That is, a through hole is formed at the position where the grid point is removed,
The operation of making this point an obstacle is repeated. FIG. 8 shows a block diagram of an apparatus for executing this embodiment. This block diagram is different from the block diagram of FIG. 5 in that a floating through hole forming module 27 is added. The floating through-hole forming module 27 is activated by the rough wiring module 17 when a through hole is generated, moves the through hole to a position outside the grid point, and registers this point as an obstacle.

なお、これらの実施例では概略配線の後詳細配線を行っ
て終了するようにしたが、概略配線と詳細配線を交互に
複数回行うようにしてもよい。
In these embodiments, the detailed wiring is performed after the rough wiring to finish the process, but the rough wiring and the detailed wiring may be alternately performed a plurality of times.

また、小領域を短冊状に分割する様にしたが、他の分割
方法でもよい。また、各小領域に格子点を一列以上含む
様にしてもよい。
Although the small area is divided into strips, other division methods may be used. Further, each small area may include one or more grid points.

〈発明の効果〉 以上実施例に基づいて具体的に説明したように、この発
明では、プリント板の配線面を複数の小領域に分割し、
概略配線でこれら小領域間の配線をまず決定して登録
し、その後小領域内の配線を確定するようにした。その
ため、登録された小領域間のすべての経路を総合的に調
べてからこの小領域内の詳細配線を決定することが出来
るので、既配線パターンが固定することがなく、結線率
の向上を計ることが出来る。また、従来より美観上勝れ
たパターンを発生出来る。
<Effects of the Invention> As specifically described above based on the embodiments, in the present invention, the wiring surface of the printed board is divided into a plurality of small regions,
The wiring between these small areas is first determined and registered by the rough wiring, and then the wiring within the small area is determined. Therefore, it is possible to comprehensively check all the routes between the registered small areas and then determine the detailed wiring in this small area, so that the wiring pattern is not fixed and the connection rate is improved. You can Further, it is possible to generate a pattern that is aesthetically superior to the conventional one.

また、スルーホールを格子点から外して浮動化すること
により、1つの格子点で複数のスルーホールを生成する
ことが出来るので、結線率をさらに向上することが出来
る。
Further, by removing the through holes from the grid points and floating them, a plurality of through holes can be generated at one grid point, so that the connection rate can be further improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案に係るプリント板の自動配線方法の一実
施例のフローチャート、第2図は小領域に分割する方法
を説明するための図、第3図は配線方法を説明するため
の図、第4図は結線の登録の一例を示す図、第5図は本
考案の方法を実施する装置のブロック図、第6図は浮動
スルーホール化の利点を説明するための図、第7図は浮
動スルーホール化の手順を説明するための図、第8図は
本考案の他の実施例のための装置のブロック図、第9図
は従来のプリント基板の自動配線方法を説明するための
図である。 10…小領域、11,22…格子点、15…制御モジュール、16
…基板配線面分割モジュール、17…概略配線モジュー
ル、18…詳細配線モジュール、19…小領域単位経路探索
モジュール、20…小領域内経路登録判定モジュール、21
…小領域内経路探索モジュール、27…浮動スルーホール
化モジュール。
FIG. 1 is a flow chart of an embodiment of an automatic wiring method for a printed board according to the present invention, FIG. 2 is a diagram for explaining a method of dividing into small areas, and FIG. 3 is a diagram for explaining a wiring method. FIG. 4 is a diagram showing an example of connection registration, FIG. 5 is a block diagram of an apparatus for carrying out the method of the present invention, FIG. 6 is a diagram for explaining the advantages of floating through holes, and FIG. FIG. 8 is a diagram for explaining a procedure of forming a floating through hole, FIG. 8 is a block diagram of a device for another embodiment of the present invention, and FIG. 9 is a diagram for explaining a conventional automatic wiring method for a printed circuit board. It is a figure. 10 ... Small area, 11, 22 ... Lattice points, 15 ... Control module, 16
... Board wiring surface division module, 17 ... General wiring module, 18 ... Detailed wiring module, 19 ... Small area unit route search module, 20 ... Small area route registration determination module, 21
… Small area route search module, 27… Floating through hole module.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】プリント基板上に格子点を規則的に配置
し、これら格子点上に配置された2点間の配線を決定す
る操作を繰返して前記プリント基板の配線を行うプリン
ト基板の自動配線方法において、 前記プリント基板を複数の格子点を含む複数の小領域に
分割し、この小領域間の配線を探索して登録する概略配
線を行い、その後この登録された配線から前記小領域内
の配線を決定する詳細配線を行うことを特徴とするプリ
ント基板の自動配線方法。
1. Automatic wiring of a printed circuit board, wherein grid points are regularly arranged on a printed circuit board, and the wiring between the two points arranged on these grid points is repeated to perform wiring of the printed circuit board. In the method, the printed circuit board is divided into a plurality of small areas including a plurality of grid points, rough wiring for searching and registering wiring between the small areas is performed, and then the registered wiring is used to An automatic wiring method for a printed circuit board, wherein detailed wiring for determining wiring is performed.
【請求項2】前記小領域間の配線を探索する過程で前記
格子点にスルーホールが配置されると、このスルーホー
ルを前記格子点から外れた点に移動させかつその点を障
害物化することを特徴とする特許請求の範囲第1項記載
のプリント基板の自動配線方法。
2. When a through hole is arranged at the grid point in the process of searching for a wiring between the small areas, the through hole is moved to a point outside the grid point and the point is made an obstacle. An automatic wiring method for a printed circuit board according to claim 1, wherein:
JP62106951A 1987-04-30 1987-04-30 Automatic wiring method for printed circuit boards Expired - Fee Related JPH0731693B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62106951A JPH0731693B2 (en) 1987-04-30 1987-04-30 Automatic wiring method for printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62106951A JPH0731693B2 (en) 1987-04-30 1987-04-30 Automatic wiring method for printed circuit boards

Publications (2)

Publication Number Publication Date
JPS63272094A JPS63272094A (en) 1988-11-09
JPH0731693B2 true JPH0731693B2 (en) 1995-04-10

Family

ID=14446669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62106951A Expired - Fee Related JPH0731693B2 (en) 1987-04-30 1987-04-30 Automatic wiring method for printed circuit boards

Country Status (1)

Country Link
JP (1) JPH0731693B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536640B2 (en) * 1989-11-24 1996-09-18 日本電気株式会社 Wiring method
JP3063828B2 (en) 1997-03-27 2000-07-12 日本電気株式会社 Automatic schematic wiring method for integrated circuits
JP3391017B2 (en) 1999-06-16 2003-03-31 株式会社トッパンエヌイーシー・サーキットソリューションズ Route decision support device and recording medium recording the program

Also Published As

Publication number Publication date
JPS63272094A (en) 1988-11-09

Similar Documents

Publication Publication Date Title
JPH0481226B2 (en)
JPH05102305A (en) Automatic layout method of semiconductor integrated circuit
JPH0731693B2 (en) Automatic wiring method for printed circuit boards
JP2818247B2 (en) Automatic wiring method for semiconductor device
JP2713969B2 (en) Automatic wiring pattern setting method
JPH05181936A (en) Wiring method
JP2890451B2 (en) Semiconductor device wiring method
JPH07147324A (en) Treatment method of automatic arrangement and wiring by cad apparatus
JPH05183054A (en) Method of wiring between functional blocks and method of compression of such wiring region
EP0213670A2 (en) Computer aided design system
JP2967796B2 (en) Layout design method for semiconductor integrated circuit
JPH034372A (en) Layout device for lsi function cell
JPH0645443A (en) Hierarchical wiring method
JP2617746B2 (en) Automatic wiring processing method
JPS62134769A (en) Automatic wiring path determining method
JPS61166142A (en) Wiring for integrated circuit
JPH0426148B2 (en)
JPH01286441A (en) Layout design system for analog ic
JPH01305474A (en) Method for supporting wiring for unwired section
JPH0476154B2 (en)
JPS6386597A (en) Automatic wiring process of pattern in printed wiring board
JPH0754532B2 (en) Multi-layer simultaneous wiring method
JPH03124045A (en) Wiring of semiconductor integrated circuit
JPS6172364A (en) Automatic wiring design system
JPS62285184A (en) Lsi design method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees