JPH0645443A - Hierarchical wiring method - Google Patents

Hierarchical wiring method

Info

Publication number
JPH0645443A
JPH0645443A JP4193656A JP19365692A JPH0645443A JP H0645443 A JPH0645443 A JP H0645443A JP 4193656 A JP4193656 A JP 4193656A JP 19365692 A JP19365692 A JP 19365692A JP H0645443 A JPH0645443 A JP H0645443A
Authority
JP
Japan
Prior art keywords
net
wiring
path
division
path pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4193656A
Other languages
Japanese (ja)
Inventor
Atsushi Kikuchi
淳 菊池
Yasushi Ogawa
泰 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4193656A priority Critical patent/JPH0645443A/en
Publication of JPH0645443A publication Critical patent/JPH0645443A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To make wiring congestion uniform in the automatic wiring process of a semiconductor integrated circuit and, further, limit the number of nets and net passing positions in a route determining process using an optimizing algorithm to reduce the processing time. CONSTITUTION:The quartering of a wiring region is repeated (105), net patterns (route patterns) on the quartered regions are determined (103) and net passing positions on the quartering lines are determined (104). Therefore, an automatic wiring rate is improved by making wiring congestion uniform and, further, a processing time can be reduced by reducing the scale of the problem of an optimizing algorithm.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体集積回路の配線領
域を階層的に分割しながら、配線径路を自動的に決定す
る方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for automatically determining a wiring path while hierarchically dividing a wiring area of a semiconductor integrated circuit.

【0002】[0002]

【従来の技術】従来の配線領域の分割を行なう階層化配
線手法では、配線領域の分割数は2で、各分割段階にお
いて、最適化アルゴリズムを用いて、分割線上の各ネッ
トの通過位置を決定していた。
2. Description of the Related Art In a conventional hierarchical wiring method for dividing a wiring area, the number of divisions of the wiring area is 2, and an optimization algorithm is used in each division step to determine the passage position of each net on the division line. Was.

【0003】図2(a)の例では、まず、配線領域20
1の2分割を行ない(同図(b))、分割線207を横
切るネット204及び205の分割線207上での通過
位置208、209を最適化アルゴリズムを用いて決定
する。更に、2分割された配線領域210及び211の
2分割を行ない(同図(c))、各々の領域の分割線2
12、213上でのネット204〜206の通過位置2
14〜216を208、209の場合と同様に決定す
る。この配線領域分割及び通過位置決定を、配線領域の
大きさが配線領域の分割最小単位203となるまで再帰
的に繰り返す(同図(d))ことにより、同図(e)に
示すようなネット204〜206の配線径路217〜2
19を得ることができる。
In the example of FIG. 2A, first, the wiring region 20
1 is divided into two ((b) in the same figure), and passing positions 208 and 209 on the dividing line 207 of the nets 204 and 205 that cross the dividing line 207 are determined using an optimization algorithm. Further, the wiring areas 210 and 211 divided into two are divided into two (FIG. 11C), and the division line 2 of each area is divided.
Passing position 2 of the nets 204 to 206 on 12, 213
14 to 216 are determined in the same manner as 208 and 209. This wiring area division and passage position determination are recursively repeated until the size of the wiring area becomes the minimum division unit 203 of the wiring area (FIG. 7D), and the net as shown in FIG. 204-206 wiring paths 217-2
19 can be obtained.

【0004】[0004]

【発明が解決しようとする課題】従来の2分割階層化配
線方法では、配線径路が分割順序に依存するという問題
があった。図3(a)に示すような、配線混雑部304
を含むような配線領域301に配線すべきネットピン3
02及び303がある例を考える。同図(b)のように
配線領域に対して横方向の分割から行ない、分割線30
5上でのネット通過位置306を決定し、更に縦分割を
行ない、分割線307上での通過位置308を決定する
と配線径路309は配線混雑部304を通過しない。し
かし、同図(c)のように縦方向の分割から始め、分割
線310上の通過点311を決定し、更に横分割を行な
い、分割線312上での通過点313を決定すると、配
線径路314は配線混雑部304を通過せざるを得な
い。
The conventional two-division hierarchical wiring method has a problem that the wiring path depends on the division order. A wiring congestion section 304 as shown in FIG.
Net pin 3 to be wired in the wiring area 301 including
Consider an example with 02 and 303. As shown in FIG. 3B, the wiring area is divided in the horizontal direction, and the division line 30
When the net passage position 306 on the line 5 is determined and further vertical division is performed and the passage position 308 on the division line 307 is determined, the wiring path 309 does not pass through the wiring congestion portion 304. However, as shown in FIG. 6C, starting with vertical division, determining a passing point 311 on the dividing line 310, further performing horizontal division, and determining a passing point 313 on the dividing line 312, the wiring path is determined. 314 is forced to pass through the wiring congestion section 304.

【0005】また、図4に示すような例を考える。この
場合、同図(a)のように配線領域401の縦分割を行
ない、分割線405上での通過位置406を決定する
と、このネットピン402〜404の位置関係において
は、配線径路407が迂回部408を持ち、配線長が長
くなる。しかし、同図(b)のように横分割から始め、
分割線409上の通過位置410を決定することによっ
て求められる配線径路411は、迂回部を持たず、配線
長も短い。
Further, consider an example as shown in FIG. In this case, when the wiring region 401 is vertically divided as shown in FIG. 9A and the passing position 406 on the dividing line 405 is determined, the wiring path 407 is detoured in the positional relationship of the net pins 402 to 404. With the portion 408, the wiring length becomes long. However, starting from horizontal division as shown in FIG.
The wiring path 411 obtained by determining the passing position 410 on the dividing line 409 has no detour and has a short wiring length.

【0006】更に、従来技術ではネットの通過位置決定
に最適化アルゴリズムを使用していることから、実用的
な面で処理時間の問題があった。
Further, in the prior art, since the optimization algorithm is used to determine the passage position of the net, there is a problem in processing time in terms of practical use.

【0007】本発明の目的は、(1)領域分割順序の依
存性をなくし、(2)処理時間を短縮できる、配線方法
を提供することにある。
An object of the present invention is to provide a wiring method which (1) eliminates the dependency of the area division order and (2) can shorten the processing time.

【0008】[0008]

【課題を解決するための手段】配線領域を4分割し、各
ネットの4分割領域上での径路パターンを割り当てるこ
とにより、上記課題を解決する。すなわち、図3(d)
に示すように、まず、配線領域301を4分割線315
〜318によって4分割し、4分割領域上でのネットの
形状(径路パターン)319を割り当てる。次に4分割
線315〜318の中から、径路パターン319と交差
する4分割線315及び318上でのネットの通過位置
320、321を決定する。
The above problem is solved by dividing a wiring region into four and assigning a route pattern on the four-divided region of each net. That is, FIG. 3 (d)
First, as shown in FIG.
~ 318, and the net shape (path pattern) 319 on the 4-divided area is assigned. Next, from the four-division lines 315 to 318, the passing positions 320 and 321 of the net on the four-division lines 315 and 318 intersecting with the path pattern 319 are determined.

【0009】[0009]

【作用】本発明によれば、4分割処理、及び径路パター
ン割り当てを用いることにより、分割順序に依存しない
配線径路を得ることが可能となる。例えば、図3(d)
では、4分割線315〜318上での配線混雑を各々考
慮するため、配線混雑部304を避ける径路パターン3
18が決定され、配線径路322もこれに従って決定さ
れる。
According to the present invention, it is possible to obtain a wiring path which does not depend on the division order by using the 4-division processing and the path pattern assignment. For example, FIG. 3 (d)
In order to consider the wiring congestion on the four-division lines 315 to 318, the route pattern 3 avoiding the wiring congestion portion 304
18 is determined, and the wiring path 322 is also determined accordingly.

【0010】また、図4(c)に示すように、分割線4
12で区切られた領域内でのネットピンの位置を考慮し
て、径路パターン413が割り付けられるために、配線
径路414に迂回は無い。
Further, as shown in FIG. 4 (c), the dividing line 4
There is no detour in the wiring path 414 because the path pattern 413 is assigned in consideration of the position of the net pin in the area delimited by 12.

【0011】更に、上記手段により、ネットの通過位置
と通過ネットを限定できるため、処理時間の短縮を図る
ことができる。
Further, since the net passing position and the passing net can be limited by the above means, the processing time can be shortened.

【0012】図5(a)に示すように、配線領域501
の大きさが横L1、縦L2であるとき、2分割処理で
は、第1段階での分割におけるネット502の通過位置
504は、分割線503の長さL1から探索され、第2
段階では分割線505上で長さL2/2の範囲で通過位
置506は探索される。一方、同図(b)における4分
割処理では、分割線507で分割された4配線領域上で
の径路パターン508に従い、ネット通過位置511及
び512は長さL1/2、L2/2を持つ4分割線50
9、510上から探索される。
As shown in FIG. 5A, the wiring region 501
Is L1 in the horizontal direction and L2 in the vertical direction, in the two-division processing, the passage position 504 of the net 502 in the division in the first stage is searched from the length L1 of the division line 503, and
In the step, the passing position 506 is searched for on the dividing line 505 within the range of the length L2 / 2. On the other hand, in the four-division processing in FIG. 9B, the net passage positions 511 and 512 have the lengths L1 / 2 and L2 / 2 according to the path pattern 508 on the four wiring regions divided by the division line 507. Dividing line 50
It is searched from above 9,510.

【0013】[0013]

【実施例】図1は、本発明による階層化配線処理の流れ
の一例を示すPAD図である。同図(a)は、処理の大
きな流れを、同図(b)は、本発明の一つの技術である
径路パターン決定処理の詳細な流れを示している。ま
た、図6は処理の流れの結果を絵で示したものである。
1 is a PAD diagram showing an example of the flow of a layered wiring process according to the present invention. The figure (a) shows the big flow of a process, and the figure (b) has shown the detailed flow of the path pattern determination process which is one technique of this invention. Further, FIG. 6 is a pictorial representation of the result of the processing flow.

【0014】まず、初期設定101において、配線領域
601の大きさ、分割の最小単位602の大きさを設定
し、各ネットピン603の位置を分割最小単位領域の座
標で置き換える。分割最小単位602は各境界辺に配線
の通過可能本数を容量として持っており(以後、単に容
量と呼ぶ)、配線は容量を超過して割り付けることはで
きない。
First, in the initial setting 101, the size of the wiring area 601 and the size of the minimum unit of division 602 are set, and the position of each net pin 603 is replaced with the coordinates of the minimum division unit area. The minimum division unit 602 has the number of wires that can pass through on each boundary side as a capacity (hereinafter, simply referred to as capacity), and the wires cannot be allocated beyond the capacity.

【0015】与えられた配線領域601の大きさが、分
割最小単位602よりも大きい場合(102)、各ネッ
トについて4分割領域上での径路パターン608を、4
分割線604〜607上の配線使用率(配線通過可能本
数に対する径路パターン通過数の割合)が均一になるよ
うに決定する(103、図6(b))。
When the size of the given wiring area 601 is larger than the minimum division unit 602 (102), the path patterns 608 on the four division areas are set to 4 for each net.
The wiring usage rate (ratio of the number of passing path patterns to the number of passing wirings) on the dividing lines 604 to 607 is determined to be uniform (103, FIG. 6B).

【0016】更に、図6(c)に示されるように、4分
割線604〜607上における各ネットの通過位置60
9〜613を、最適化アルゴリズム(例えば、線形割り
当て法)を用いて決定する(104)。
Further, as shown in FIG. 6C, the passage position 60 of each net on the four-division lines 604 to 607.
9-613 are determined using an optimization algorithm (eg, linear assignment method) (104).

【0017】配線領域601を、4つの分割領域614
〜617に分割し(105、図6(d))、各々の分割
領域について、領域の大きさが最小単位となるまで径路
パターン決定処理103、ネット通過位置決定処理10
4を繰り返し行なう。図6では、(e)において、分割
領域614〜617上での径路パターン決定106を行
なっている。
The wiring area 601 is divided into four divided areas 614.
To 617 (105, FIG. 6D), and for each divided area, the path pattern determination processing 103 and the net passage position determination processing 10 are performed until the area size becomes the minimum unit.
Repeat 4 In FIG. 6, in (e), the path pattern determination 106 on the divided areas 614 to 617 is performed.

【0018】分割領域の大きさが最小単位602となっ
たとき、各ネットの配線径路618〜620が求まる
(図6(f))。
When the size of the divided area becomes the minimum unit 602, the wiring paths 618 to 620 of each net are obtained (FIG. 6 (f)).

【0019】次に、径路パターン決定処理103につい
て詳細な説明を行なう。
Next, the path pattern determination processing 103 will be described in detail.

【0020】径路パターン決定処理103は、4つの処
理(ネットグループ化処理106、ネット処理順序決定
処理107、径路パターン初期割り付け処理108、割
り付け改善処理109)から構成される。
The route pattern determination process 103 is composed of four processes (net grouping process 106, net processing order determination process 107, route pattern initial allocation process 108, allocation improvement process 109).

【0021】各処理の説明を図7(a)の問題を用いて
行なう。701は配線領域、702はネットピンで、配
線すべきもの同士は同じアルファベットで示されてい
る。703〜706は4分割線であり、各々2本の配線
を通過させることができるものとする。
Each process will be described by using the problem of FIG. 7 (a). Reference numeral 701 is a wiring region, 702 is a net pin, and those to be wired are indicated by the same alphabet. Reference numerals 703 to 706 are four-division lines, each of which can pass two wirings.

【0022】ネットのグループ化処理106では、ネッ
トピンが4つの分割領域のどこに存在するか(ネットピ
ンパターン、図8−804参照)に従って、各ネットを
分類し、グループ化を行なう。各ネットグループは、ネ
ットピンパターンに対応した径路パターン候補805を
引き出すことができる。図7の例では、ネットaは図8
の項番3、ネットbは項番2、ネットcは項番1に分類
される。
In the net grouping process 106, each net is classified and grouped according to where the net pin exists in the four divided areas (net pin pattern, see FIG. 8-804). Each net group can extract a route pattern candidate 805 corresponding to the net pin pattern. In the example of FIG. 7, the net a is shown in FIG.
No. 3, the net b is classified into the item number 2, and the net c is classified into the item number 1.

【0023】次に、ネットの径路パターンの割り付け処
理順序を決定する(107)。各ネットグループから引
き出される径路パターン候補には、4分割線と径路パタ
ーンとの交差数(以後、単に交差数と呼ぶ)の少ない順
に、優先順位が付けられている。例えば、図8の項番1
のネットグループにおいては、径路パターン804の交
差数は、1であるが、805の交差数は3となる。従っ
て、優先順位は、径路パターン804に1、805に2
が付与される。一方、項番2では、径路パターン806
の交差数、807の交差数、共に2であり、優先順位も
共に1が付与される。径路パターン候補間における交差
数の差が大きいグループは、先に処理されるべきであ
る。項番1、2、3、4における交差数の差は、各々
2、0、1、0である。従って、各々のネットグループ
の処理順序は、項番1、3、2、4(項番2及び4は同
時)となる。この順番は、予め各項番について与えられ
ている(803)。これに従えば、図7の例では、ネッ
トc、ネットa、ネットbの順に処理順序が決定され
る。
Next, the allocation processing order of the net path patterns is determined (107). The route pattern candidates extracted from each net group are prioritized in the ascending order of the number of intersections (hereinafter simply referred to as the number of intersections) between the four-division line and the route pattern. For example, item number 1 in Figure 8
In the net group, the number of intersections of the path pattern 804 is 1, but the number of intersections of 805 is 3. Therefore, the priority is 1 for the path pattern 804 and 2 for 805.
Is given. On the other hand, in item No. 2, the path pattern 806
The number of intersections of 2 and the number of intersections of 807 are both 2, and the priority order is also given 1. A group having a large difference in the number of intersections between the path pattern candidates should be processed first. The difference in the number of intersections in item numbers 1, 2, 3, and 4 is 2, 0, 1 and 0, respectively. Therefore, the processing order of each net group is item numbers 1, 3, 2, and 4 (item numbers 2 and 4 are the same). This order is given in advance for each item number (803). According to this, in the example of FIG. 7, the processing order is determined in the order of net c, net a, and net b.

【0024】更に、同一ネットグループ内のネットにつ
いては、4分割領域に含まれるネットピンの数から結合
度を算出して、処理順序を決定する。図9の例では、同
図(a)、(b)共に図8の項番1に分類、グループ化
される。しかし、図9(a)のネット902の結合度9
05は、同図(b)のネット906の結合度907より
も大きい。従って、ネット905は906に先んじて、
処理される。
Furthermore, for the nets in the same net group, the degree of connection is calculated from the number of net pins included in the four-division area to determine the processing order. In the example of FIG. 9, both (a) and (b) of FIG. 9 are classified and grouped into item number 1 in FIG. However, the coupling degree 9 of the net 902 in FIG.
05 is larger than the coupling degree 907 of the net 906 in FIG. Therefore, net 905 precedes 906,
It is processed.

【0025】ネットの処理順序は、このようにネットグ
ループ間、ネットグループ内の2段階処理によって決定
される。
The processing order of the nets is thus determined by the two-step processing between the net groups and within the net groups.

【0026】径路パターンの初期割り付け処理108で
は、先に決められた処理順序に従い、各ネットについて
の径路パターン707を割り付ける。ここでは、各ネッ
トの径路パターン候補802の中から優先順位の高いも
のを、4分割線の容量を超過しないように割り付ける。
図7の例では、同図(b)が初期割り付け結果を示して
いる。まず、ネットcに804を、次にネットaに径路
パターン808を、最後にネットbに806を割り付け
た結果である。ここで、4分割線703、704、70
5、706と交差する径路パターンの数は、各々0(7
08)、2(709)、2(710)、1(711)で
ある。
In the initial assignment process 108 of the route pattern, the route pattern 707 for each net is assigned according to the previously determined processing order. Here, the route pattern candidates 802 of each net having the highest priority are allocated so as not to exceed the capacity of the quadrant.
In the example of FIG. 7, the same figure (b) has shown the initial allocation result. First, 804 is assigned to the net c, the path pattern 808 is assigned to the net a, and 806 is assigned to the net b. Here, the four division lines 703, 704, and 70
The number of path patterns intersecting 5 and 706 is 0 (7
08), 2 (709), 2 (710), and 1 (711).

【0027】最後に、配線利用率の均一化を図るため
に、初期割り付け結果に対する改善処理109を行な
う。各々のネットに対し、優先順位の同じ径路パターン
候補の中に、4分割線の配線利用率が均一化するような
ものがあれば、径路パターン候補間の入れ換えを行なう
ものである。図7(c)に割り付け改善の例を示す。ネ
ットbの初期径路パターン707(806)と同じ優先
順位の径路パターン候補807をネットbの改善径路パ
ターン712とすることで、4分割線703、704、
705、706における交差数は、1(713)、1
(714)、1(715)、2(716)となり、配線
利用率が均一化される。
Finally, in order to make the wiring utilization rate uniform, an improvement process 109 is performed on the initial allocation result. For each net, if there is a path pattern candidate with the same priority level that has a uniform wiring utilization rate for the 4-division line, the path pattern candidates are switched. FIG. 7C shows an example of allocation improvement. The path pattern candidate 807 having the same priority as the initial path pattern 707 (806) of the net b is set as the improved path pattern 712 of the net b, so that the four-division lines 703, 704,
The number of intersections at 705 and 706 is 1 (713), 1
(714), 1 (715), 2 (716), and the wiring utilization rate is made uniform.

【0028】[0028]

【発明の効果】本発明によれば、階層化配線処理におい
て、2分割処理の分割順序の問題を解決することで、自
動配線のできないネット(未配線)の数を削減し、未配
線の人手による追加工数を削減する。また、2分割処理
に比べ、ネット通過位置、通過ネット数を限定すること
で、処理時間の短縮を図ることができる。
According to the present invention, the number of nets (unwired) that cannot be automatically routed is reduced by solving the problem of the division order of the two-part dividing process in the hierarchical wiring process, and the unrouted manual process is performed. To reduce additional man-hours. Further, compared to the two-division processing, the processing time can be shortened by limiting the net passing position and the number of passing nets.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による配線処理の流れの一例を示すPA
D図である。
FIG. 1 is a PA showing an example of a wiring process flow according to the present invention.
FIG.

【図2】従来の2分割による階層化配線処理の一例を示
す図である。
FIG. 2 is a diagram showing an example of a conventional hierarchical wiring process by two divisions.

【図3】従来の2分割配線手法の配線混雑の問題
(b)、(c)と、本発明による解決(d)を示す図で
ある。
FIG. 3 is a diagram showing wiring congestion problems (b) and (c) of a conventional two-division wiring method and a solution (d) of the present invention.

【図4】従来の2分割配線手法の配線長の問題(a)、
(b)と、本発明による解決(c)を示す図である。
FIG. 4 is a wiring length problem of the conventional two-division wiring method (a),
FIG. 3B is a diagram showing (b) and a solution (c) according to the present invention.

【図5】従来の2分割配線手法のネット通過位置探索範
囲(a)と、本発明による限定された探索範囲(b)を
示す図である。
FIG. 5 is a diagram showing a net passing position search range (a) of a conventional two-division wiring method and a limited search range (b) according to the present invention.

【図6】本発明による配線処理の一実施例の流れを示す
図である。
FIG. 6 is a diagram showing a flow of an embodiment of a wiring process according to the present invention.

【図7】本発明における径路パタ−ン決定処理の流れを
示す図である。
FIG. 7 is a diagram showing a flow of a path pattern determination process in the present invention.

【図8】径路パタ−ン決定処理で用いられるデ−タ構造
の一例を示す図である。
FIG. 8 is a diagram showing an example of a data structure used in a path pattern determination process.

【図9】径路パタ−ン決定処理において算出される隣接
4分割領域間におけるネットの結合度を示す図である。
FIG. 9 is a diagram showing the degree of net coupling between adjacent four divided regions calculated in the path pattern determination processing.

【符号の説明】[Explanation of symbols]

101:初期設定部、102:配線領域と最小単位の大
きさの比較処理部、103:径路パターン決定処理部、
104:4分割線上ネット通過位置決定処理部、10
5:配線領域4分割部、106:ネットグループ化処理
部、107:ネット処理順序決定処理部、108:径路
パターン初期割り付け処理部、109:割り付け改善処
理部、304:配線混雑部、801:ネットピンパター
ン、802:径路パターン候補集合、803:ネットグ
ループの処理順序
101: Initial setting unit, 102: Comparison processing unit of size of wiring area and minimum unit, 103: Path pattern determination processing unit,
104: four-division line net passing position determination processing unit, 10
5: Wiring area 4 division unit, 106: Net grouping processing unit, 107: Net processing order determination processing unit, 108: Path pattern initial allocation processing unit, 109: Allocation improvement processing unit, 304: Wiring congestion unit, 801: Net Pin pattern, 802: Path pattern candidate set, 803: Net group processing order

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】配線領域の再帰的な分割を繰り返し、各々
の分割階層において、分割線上における同電位の回路端
子(以後、ピンと呼ぶ)の集合(以後、ネットと呼ぶ)
の径路の通過位置を、最適化アルゴリズムを用いて決定
する、半導体集積回路の自動配線方法において、配線領
域を縦横同時に4分割し、4つの分割線上でのネットの
径路の通過位置を決定する階層化配線方法。
1. A recursive division of a wiring area is repeated, and in each division layer, a set of circuit terminals (hereinafter, referred to as pins) having the same potential on a division line (hereinafter, referred to as a net).
In the automatic wiring method for a semiconductor integrated circuit, which determines the passage position of the path using the optimization algorithm, the wiring area is vertically and horizontally divided into four, and the passage position of the net path on the four dividing lines is determined. Wiring method.
【請求項2】配線すべき各ネットについて4分割された
領域を単位とする配線径路形状(以後、径路パターンと
呼ぶ)を与え、各ネットは与えられた径路パターンに従
い、概径路パターンと交差する分割線上において通過位
置を決定する請求項1記載の階層化配線方法。
2. A wiring path shape (hereinafter, referred to as a path pattern) in which each net to be wired is divided into four areas is provided, and each net follows the approximate path pattern according to the given path pattern. The hierarchical wiring method according to claim 1, wherein a passing position is determined on the dividing line.
【請求項3】4分割領域上でネットピンがどの領域に存
在しているかの情報から一意に決めることができる、ネ
ットの径路パターンの候補集合に対するポインタを予め
用意しておき、実際にはネットピンの位置から、径路パ
ターン候補を容易に引き出すことができる請求項2記載
の階層化配線方法。
3. A pointer for a candidate set of a path pattern of a net, which can be uniquely determined from information on which area the net pin exists in the four-divided area, is prepared in advance. 3. The hierarchical wiring method according to claim 2, wherein the path pattern candidate can be easily extracted from the position of the pin.
【請求項4】4つの分割線上における、配線通過可能本
数に対する径路パターンの通過本数の割合が均一になる
ように、各ネットに径路パターンを与える請求項2、ま
たは3記載の階層化配線方法。
4. The hierarchical wiring method according to claim 2, wherein each of the nets is provided with a path pattern so that the ratio of the number of the path patterns to the number of the wires that can pass through the four dividing lines becomes uniform.
【請求項5】隣接する分割領域間におけるネットの結び
付きの強さ(結合度)を算出する手段を有し、算出され
た結合度の強い分割領域間の分割線を通過するような径
路パターンを選択し、ネットに付与する請求項2、3、
または4記載の階層化配線方法。
5. A path pattern that passes through a dividing line between divided regions having a high degree of coupling, which has means for calculating the degree of connection (degree of coupling) of nets between adjacent divided regions. Claims 2 and 3, which are selected and given to the net.
Or the hierarchical wiring method described in 4.
【請求項6】4分割された領域内でのネットピンの詳細
な位置から、配線長を短くするような径路パターンを選
択し、ネットに付与する請求項2、3、4または5記載
の階層化配線方法。
6. The hierarchy according to claim 2, 3, 4 or 5, wherein a route pattern that shortens the wiring length is selected from the detailed positions of the net pins in the four-divided area and is assigned to the net. Wiring method.
JP4193656A 1992-07-21 1992-07-21 Hierarchical wiring method Pending JPH0645443A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4193656A JPH0645443A (en) 1992-07-21 1992-07-21 Hierarchical wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4193656A JPH0645443A (en) 1992-07-21 1992-07-21 Hierarchical wiring method

Publications (1)

Publication Number Publication Date
JPH0645443A true JPH0645443A (en) 1994-02-18

Family

ID=16311582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4193656A Pending JPH0645443A (en) 1992-07-21 1992-07-21 Hierarchical wiring method

Country Status (1)

Country Link
JP (1) JPH0645443A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245599B1 (en) 1999-06-30 2001-06-12 Mitsubishi Denki Kabushiki Kaisha Circuit wiring system circuit wiring method semi-conductor package and semi-conductor package substrate
US8255857B2 (en) 2001-02-26 2012-08-28 Cadence Design Systems, Inc. Routing methods for integrated circuit designs

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245599B1 (en) 1999-06-30 2001-06-12 Mitsubishi Denki Kabushiki Kaisha Circuit wiring system circuit wiring method semi-conductor package and semi-conductor package substrate
US8255857B2 (en) 2001-02-26 2012-08-28 Cadence Design Systems, Inc. Routing methods for integrated circuit designs
US8291365B2 (en) 2001-02-26 2012-10-16 Cadence Design Systems, Inc. Conditionally routing a portion of an integrated circuit design with a different pitch to overcome a design rule violation
US8365128B2 (en) 2001-02-26 2013-01-29 Cadence Design Systems, Inc. Routing interconnect of integrated circuit designs
US8386984B2 (en) 2001-02-26 2013-02-26 Cadence Design Systems, Inc. Interconnect routing methods of integrated circuit designs

Similar Documents

Publication Publication Date Title
KR100201979B1 (en) Semiconductor circuit device
US6463575B1 (en) Cell-layout method in integrated circuit devices
Luk A greedy switch-box router
US7143385B2 (en) Wiring design method and system for electronic wiring boards
US6532572B1 (en) Method for estimating porosity of hardmacs
WO1991006061A1 (en) Improved routing system and method for integrated circuits
KR930001025B1 (en) Method and system for automatic generation of logic circuit
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
JPH0750817B2 (en) Wiring interconnection structure
JPH0645443A (en) Hierarchical wiring method
US6704915B1 (en) Process for fast cell placement in integrated circuit design
JP3068892B2 (en) Automatic wiring method
JP2002222229A (en) Automatic layout and wiring device and automatic layout and wiring method
JP2688425B2 (en) Track allocation method in channel between LSI element blocks
JP2001350813A (en) Automatic wiring method and device therefor
US20040025131A1 (en) Method and apparatus for placing repeater banks in integrated circuit design
JP3369093B2 (en) Semiconductor integrated circuit design equipment
JPH05216963A (en) Wiring method
JPH07210590A (en) Cell arranging method and semiconductor device
JP2713969B2 (en) Automatic wiring pattern setting method
JPH10135339A (en) Automatic layout wiring method
JPH10256377A (en) Floor planning
JPS63225868A (en) Decision system for gridless wiring path
JP2001345386A (en) Method for automatically wiring semiconductor integrated circuit
JPH05151313A (en) Layout method for semiconductor integrated circuit