JP2890451B2 - Semiconductor device wiring method - Google Patents

Semiconductor device wiring method

Info

Publication number
JP2890451B2
JP2890451B2 JP1100894A JP10089489A JP2890451B2 JP 2890451 B2 JP2890451 B2 JP 2890451B2 JP 1100894 A JP1100894 A JP 1100894A JP 10089489 A JP10089489 A JP 10089489A JP 2890451 B2 JP2890451 B2 JP 2890451B2
Authority
JP
Japan
Prior art keywords
wiring
global
net
channel region
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1100894A
Other languages
Japanese (ja)
Other versions
JPH02278829A (en
Inventor
和久 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP1100894A priority Critical patent/JP2890451B2/en
Publication of JPH02278829A publication Critical patent/JPH02278829A/en
Application granted granted Critical
Publication of JP2890451B2 publication Critical patent/JP2890451B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 [概要] 半導体装置の配線方法に係り、詳しくはチャネル領域
における各ネットの配線経路とともに、同領域における
グローバル配線の配線経路も併せて決定する半導体装置
の配線方法に関し、 グローバル配線が予め指定されていても、グローバル
配線の配線容量を意図した配線容量に確保しつつ、結線
率を向上させることができる半導体装置の配線方法を提
供することを目的とし、 複数のセル列の間をセル列を跨いで配線されるグロー
バル配線と、隣接するセル列間のチャネル領域内に配線
されるネットの配線との配線経路を決定するための半導
体装置の配線方法において、前記グローバル配線のセル
列上の経路とその各バウンダリ上の端点を割り付けて、
前記グローバル配線を複数のチャネル領域内の配線に分
割した後、前記グローバル配線の分割で発生したチャネ
ル領域内の配線を、同チャネル領域内のネットの配線の
一部と見なし、該ネットの配線とともに配線経路を決定
するようにした。
The present invention relates to a wiring method of a semiconductor device, and more particularly, to a wiring method of a semiconductor device that determines a wiring path of a global wiring in the same region as a wiring path of each net in a channel region. It is an object of the present invention to provide a wiring method of a semiconductor device capable of improving the connection ratio while securing the wiring capacity of a global wiring to an intended wiring capacity even if a global wiring is designated in advance. A wiring route of a semiconductor device for determining a wiring route between a global wiring laid across a cell column and a net wiring laid in a channel region between adjacent cell columns. Allocate the route on the cell column of the and the end point on each boundary,
After dividing the global wiring into wirings in a plurality of channel regions, the wiring in the channel region generated by the division of the global wiring is regarded as a part of the wiring of the net in the same channel region, and the wiring of the net is taken together with the wiring of the net. The wiring route is determined.

[産業上の利用分野] 本発明は半導体装置の配線方法に係り、詳しくはチャ
ネル領域における各ネットの配線経路とともに、同領域
におけるグローバル配線の配線経路も併せて決定する半
導体装置の配線方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring method for a semiconductor device, and more particularly, to a wiring method for a semiconductor device that determines a wiring path of a global wiring in the channel area as well as a wiring path of each net in a channel area. It is.

ゲートアレイ等のLSIの配線設計では、作業工数の低
減を図る上で結線率が問題となる。特に、チャネル領域
にグローバル配線の経路が予め決定されている場合には
結線率を下げない配線が求められている。
In the wiring design of an LSI such as a gate array, the connection ratio becomes a problem in reducing the number of work steps. In particular, when the route of the global wiring is predetermined in the channel region, a wiring that does not lower the connection ratio is required.

[従来の技術] 従来、ゲートアレー等の半導体装置の配線処理では、
まずグローバル配線が予めマニュアルで決定される。こ
のグローバル配線はユーザがLSIを構成する上で所定の
電気的特性を出すため、即ち意図する配線容量を確保す
るために、ユーザ自身がその配線経路を予め指定した、
いわゆる完全固定マニュアル配線であった。
[Prior art] Conventionally, in wiring processing of a semiconductor device such as a gate array,
First, the global wiring is manually determined in advance. This global wiring is for the user to give predetermined electrical characteristics in configuring the LSI, that is, in order to ensure the intended wiring capacity, the user himself specified the wiring path in advance,
It was so-called completely fixed manual wiring.

そして、設計者は予め指定されたグローバル配線の制
約のもとでチャネル領域における各ネットの配線経路を
CAD等の設計ツールを用いて決定していた。このとき、C
AD等の設計ツールを用いた各ネットの配線経路の決定に
はチャネルラウター法が広く採用されている。
Then, the designer specifies the wiring route of each net in the channel region under the constraints of global wiring specified in advance.
The decision was made using design tools such as CAD. At this time, C
The channel route method is widely used to determine the wiring route of each net using a design tool such as AD.

[発明が解決しようとする課題] しかしながら、前記グローバル配線の配線経路が先に
決定されることから、第3図に示すようにセル列1,2間
のチャネル領域3における配線トラックT1〜T3のうち、
配線トラックT1がこのグローバル配線の配線経路4に対
して優先的に使用されることになる。
[Problems to be Solved by the Invention] However, since the wiring path of the global wiring is determined first, as shown in FIG. 3, the wiring tracks T1 to T3 in the channel region 3 between the cell columns 1 and 2 are formed. home,
The wiring track T1 is preferentially used for the wiring path 4 of the global wiring.

その結果、この配線経路4が邪魔になって、チャネル
ラウター法にて例えば、端点Uと端点Vとを結ぶネット
aを結線する場合のように、チャネル領域3における各
ネットの配線経路を決めることができず未結線となる。
又、この未結線を他の方法で結線しなければならず、予
定外の作業工数を強いられ納期の短縮化を図る上でも問
題であった。
As a result, the wiring route 4 becomes a hindrance, and the wiring route of each net in the channel region 3 is determined by the channel router method, for example, in the case of connecting the net a connecting the end point U and the end point V. Cannot be connected and unconnected.
In addition, the unconnected wires must be connected by another method, which causes a problem in that unscheduled man-hours are required and the delivery time is shortened.

本発明の目的はグローバル配線が予め指定されていて
も、グローバル配線の配線容量を意図した配線容量い確
保しつつ、結線率を向上させることができる半導体装置
の配線方法を提供することにある。
An object of the present invention is to provide a wiring method of a semiconductor device which can improve the connection ratio while securing the intended wiring capacity of the global wiring even if the global wiring is designated in advance.

[課題を解決するための手段] セル列を跨いでセル列間に配線するグローバル配線が
予め指定されていて、そのグローバル配線が配線される
場合、まず、グローバル配線のセル列上の経路とその各
バウンダリ上の端点を割り付けて、グローバル配線を複
数のチャネル領域内に配線に分割する。その後、グロー
バル配線の分割で発生したチャネル領域内の配線を、同
チャネル領域内に配線されるネットの配線群の一部と見
なし、該ネットの配線とともに配線経路を決定する。
[Means for Solving the Problems] When global wiring to be wired between cell columns across cell columns is specified in advance, and when the global wiring is wired, first, the path of the global wiring on the cell column and the The global wiring is divided into a plurality of channel regions by allocating an end point on each boundary. After that, the wiring in the channel region generated by the division of the global wiring is regarded as a part of the wiring group of the net wired in the same channel region, and the wiring route is determined together with the wiring of the net.

[作用] グローバル配線は複数のセル列の間をセル列を跨いで
配線されるものである一方、ネットの配線は隣接するセ
ル列間のチャネル領域内に配線させるものであるため、
本来グローバル配線とネット配線とを同一視することは
できない。そのため、従来ではグローバル配線の配線経
路の決定とネットの配線の配線経路の決定とは個々にな
され、一般にグローバル配線の配線経路を先に決定して
いた。
[Operation] While the global wiring is wired across a plurality of cell columns and straddling the cell columns, the net wiring is wired in the channel region between adjacent cell columns.
Originally, global wiring and net wiring cannot be identified. Therefore, conventionally, the determination of the wiring route of the global wiring and the determination of the wiring route of the net wiring are individually performed, and generally, the wiring route of the global wiring is determined first.

しかし、本発明では、グローバル配線の配線経路はそ
のチャネル領域上においては各ネットに先だって決定し
ないで、まずグローバル配線を複数のチャネル領域内の
配線に分割する。このようにしてグローバル配線の分割
により発生したチャネル領域内の配線は、同チャネル領
域内のネットの配線の一部と見なして配線することがで
きるため、当該グローバル配線の分割で発生したチャネ
ル領域内の配線をネットの配線とともに配線経路を決定
することができる。その結果、各ネットは予め決定され
たグローバル配線のように同グローバル配線にて制約を
受けることなく配線ができ、結線率を向上させることが
できる。
However, in the present invention, the global wiring is divided into a plurality of wirings in the channel region without first determining the wiring route of the global wiring on the channel region prior to each net. In this manner, the wiring in the channel region generated by the division of the global wiring can be regarded as a part of the wiring of the net in the same channel region, and can be wired. And the wiring route of the net can be determined. As a result, each net can be wired without being restricted by the same global wiring as the predetermined global wiring, and the connection ratio can be improved.

又、チャネル領域上のグローバル配線を同チャネル領
域内のネットの配線の一部と見なして該ネットの配線と
ともに配線経路を決定する場合には、チャネルラウター
法を使用することができる。そして、この配線法を採用
すれば、意図した配線容量を損わないグローバル配線を
決定することができる。
When the global wiring on the channel region is regarded as a part of the wiring of the net in the channel region and the wiring route is determined together with the wiring of the net, the channel router method can be used. By employing this wiring method, it is possible to determine a global wiring that does not impair the intended wiring capacitance.

[実施例] 以下、本発明を具体化した一実施例を第1,2図に従っ
て説明する。
[Embodiment] An embodiment of the present invention will be described below with reference to FIGS.

第1図は本発明の一実施例におけるグローバル配線の
バウンダリ上の端点を求める工程を示す説明図、第2図
はグローバル配線のための配線経路を各ネットの配線経
路とともに決定する工程を示す説明図であり、第3図と
同様の構成については同一の符号を付して説明する。
FIG. 1 is an explanatory view showing a step of obtaining an end point on a boundary of a global wiring in one embodiment of the present invention, and FIG. 2 is an explanatory view showing a step of determining a wiring path for a global wiring together with a wiring path of each net. It is a figure, and the structure similar to FIG.

まず、第1図に示すように、セル列5,7間において端
点C,X,Y及びDを通るグローバル配線8の配線経路を決
定する際し、両セル列5,7間のセル列6上の配線経路10
を割り付けるとともに、セル列5のバウンダリ上に端点
Cを、セル列6のバウンダリB1,B2上に端点X,Yを、そし
て、セル列7のバウンダリ上に端点Dをそれぞれ割り付
ける。これにより、グローバル配線8はその配線経路を
決定する前に、セル列5,6間のチャネル領域3の配線
と、セル列6,7間のチャネル領域3の配線とに分割され
る。
First, as shown in FIG. 1, when determining the wiring route of the global wiring 8 passing through the end points C, X, Y and D between the cell columns 5 and 7, the cell column 6 between the two cell columns 5 and 7 is determined. Top Wiring Path 10
And the end point C on the boundary of the cell row 5, the end points X and Y on the boundaries B1 and B2 of the cell row 6, and the end point D on the boundary of the cell row 7. Thus, the global wiring 8 is divided into the wiring of the channel region 3 between the cell columns 5 and 6 and the wiring of the channel region 3 between the cell columns 6 and 7 before determining the wiring path.

この後、第2図に示すように、セル列6,7間のチャネ
ル領域3において前記端点Yとセル列7のバウンダリ上
の端点Dとを結ぶグローバル配線8の配線経路、及び端
点U,Vを結ぶネットaの配線経路を決定する。
Thereafter, as shown in FIG. 2, in the channel region 3 between the cell rows 6 and 7, the wiring path of the global wiring 8 connecting the end point Y and the end point D on the boundary of the cell row 7, and the end points U and V Is determined for the wiring route of the net a connecting the two.

そして、セル列6,7間のチャネル領域3におけるグロ
ーバル配線8の配線経路11、及びネットaの配線経路12
を決定するに際し、グローバル配線8のセル列に平行な
配線部分(幹線)とネットaのセル列に平行な配線部分
(幹線)とを共通の配線トラック上に引けないため、第
2図に示すようにグローバル配線8の幹線を配線トラッ
クT3に置くとともに、ネットaの幹線を配線トラックT1
上に置き、両幹線に対して各端点よりセル列に直交する
方向の配線部分(支線)を引くことにより、グローバル
配線8の配線経路11及びネットaの配線経路12を引くこ
とができる。
The wiring path 11 of the global wiring 8 and the wiring path 12 of the net a in the channel region 3 between the cell rows 6 and 7
FIG. 2 shows that a wiring portion (trunk line) parallel to the cell line of the global wiring 8 and a wiring portion (trunk line) parallel to the cell column of the net a cannot be drawn on a common wiring track. The main line of the global wiring 8 is placed on the wiring track T3, and the main line of the net a is connected to the wiring track T1.
The wiring route 11 of the global wiring 8 and the wiring route 12 of the net a can be drawn by placing the wiring portion (branch line) in the direction orthogonal to the cell row from each end point with respect to both trunk lines on the upper side.

又、セル列5,6間のチャネル領域3においても前記と
同様にしてセル列5のバウンダリ上の端点Cと前記端点
Xとを結ぶ配線経路を決定する。
Similarly, in the channel region 3 between the cell rows 5 and 6, the wiring path connecting the end point C on the boundary of the cell row 5 and the end point X is determined.

このように、本実施例ではグローバル配線8をチャネ
ル領域3上においてネットaに先だって決定しないで、
同領域3上に配線される各ネット中の1つのネットとし
てネットaとともに決定するようにしたので、ネットa
は予め決定されたグローバル配線にて制約を受けること
なく配線ができ結線率を向上させることができ、又、こ
れにより、作業工数の増加を防止することができる。
As described above, in this embodiment, the global wiring 8 is not determined on the channel region 3 prior to the net a.
Since one of the nets routed on the same area 3 is determined together with the net a, the net a
Can be wired without being restricted by a predetermined global wiring, and the connection ratio can be improved, and thereby, the number of work steps can be prevented from increasing.

そして、本実施例の配線方法によるグローバル配線8
の配線容量は、セル列6,7間のチャネル領域3における
グローバル配線8の幹線長(セル列に平行な配線部分の
長さ)が、従来の方法における幹線長と等しくなるた
め、意図した配線容量とすることができる。
Then, the global wiring 8 according to the wiring method of this embodiment is used.
Of the global wiring 8 in the channel region 3 between the cell columns 6 and 7 (the length of the wiring portion parallel to the cell column) is equal to the main line length in the conventional method. It can be a capacity.

又、チャネル領域3上のグローバル配線8を各ネット
中の1つのネットとして各ネットとともに決定する場合
には、配線法として公知のチャネルラウター法を採用す
ることができる。
When the global wiring 8 on the channel region 3 is determined together with each net as one of the nets, a known channel router method can be adopted as a wiring method.

[発明の効果] 以上詳述したように、本発明では、複数のセル列の間
を跨いで配線されるグローバル配線と、隣接するセル列
間のチャネル領域内に配線されるネットの配線との配線
経路を決定するに際し、グローバル配線を複数のチャネ
ル領域内の配線に分割することにより、これを同チャネ
ル領域内のネットの配線の一部と見なして、ネットの配
線とともに配線経路を決定するようにした。これによ
り、グローバル配線が分割されたものを含むそれぞれの
ネットの配線の配線長が短くなる最適な配線容量となる
ように配線を行うことができ、よって、グローバル配線
の配線容量を確保しつつ、結線率を向上させることがで
きる優れた効果がある。
[Effects of the Invention] As described in detail above, according to the present invention, the global wiring laid across a plurality of cell columns and the net wiring laid in a channel region between adjacent cell columns are used. When determining the wiring route, the global wiring is divided into wirings in a plurality of channel regions, and this is regarded as a part of the wiring of the net in the same channel region, and the wiring route is determined together with the wiring of the net. I made it. Thereby, it is possible to perform wiring so that the wiring length of each net wiring including the divided global wiring becomes the optimum wiring capacitance, and thus, while securing the wiring capacitance of the global wiring, There is an excellent effect that the connection ratio can be improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例におけるグローバル配線のバ
ウンダリ上の端点を求める工程を示す説明図、 第2図はグローバル配線のための配線経路を各ネットの
配線経路とともに決定する工程を示す説明図、 第3図は従来の配線方法の工程を示す説明図である。 図において、3はチャネル領域、5〜7はセル列、8は
グローバル配線、10〜12は配線経路、aはネット、B1,B
2はバウンダリである。
FIG. 1 is an explanatory view showing a step of obtaining an end point on a boundary of a global wiring in one embodiment of the present invention, and FIG. 2 is an explanatory view showing a step of determining a wiring path for a global wiring together with a wiring path of each net. FIG. 3 is an explanatory view showing steps of a conventional wiring method. In the figure, 3 is a channel region, 5 to 7 are cell columns, 8 is a global wiring, 10 to 12 are wiring routes, a is a net, B1, B
2 is a boundary.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−155254(JP,A) 特開 昭63−291434(JP,A) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-155254 (JP, A) JP-A-63-291434 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数のセル列の間をセル列を跨いで配線さ
れるグローバル配線と、隣接するセル列間のチャネル領
域内に配線されるネットの配線との配線経路を決定する
ための半導体装置の配線方法において、 前記グローバル配線のセル列上の経路とその各バウンダ
リ上の端点を割り付けて、前記グローバル配線を複数の
チャネル領域内の配線に分割した後、 前記グローバル配線の分割で発生したチャネル領域内の
配線を、同チャネル領域内のネットの配線の一部と見な
し、該ネットの配線とともに配線経路を決定するように
したことを特徴とする半導体装置の配線方法。
1. A semiconductor for determining a wiring route between a global wiring laid across a plurality of cell columns across a cell column and a net wiring laid in a channel region between adjacent cell columns. In the wiring method of the apparatus, the global wiring is generated by dividing the global wiring after allocating a route on a cell column of the global wiring and an end point on each boundary thereof and dividing the global wiring into wirings in a plurality of channel regions. A wiring method for a semiconductor device, wherein a wiring in a channel region is regarded as a part of a wiring of a net in the channel region, and a wiring path is determined together with the wiring of the net.
JP1100894A 1989-04-20 1989-04-20 Semiconductor device wiring method Expired - Lifetime JP2890451B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1100894A JP2890451B2 (en) 1989-04-20 1989-04-20 Semiconductor device wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100894A JP2890451B2 (en) 1989-04-20 1989-04-20 Semiconductor device wiring method

Publications (2)

Publication Number Publication Date
JPH02278829A JPH02278829A (en) 1990-11-15
JP2890451B2 true JP2890451B2 (en) 1999-05-17

Family

ID=14286043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100894A Expired - Lifetime JP2890451B2 (en) 1989-04-20 1989-04-20 Semiconductor device wiring method

Country Status (1)

Country Link
JP (1) JP2890451B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291434A (en) * 1987-05-25 1988-11-29 Matsushita Electric Ind Co Ltd Wiring of semiconductor integrated circuit
JPH02155254A (en) * 1988-12-07 1990-06-14 Nec Corp Design method of integrated circuit

Also Published As

Publication number Publication date
JPH02278829A (en) 1990-11-15

Similar Documents

Publication Publication Date Title
US4823276A (en) Computer-aided automatic wiring method for semiconductor integrated circuit device
US4903214A (en) Method for wiring semiconductor integrated circuit device
JP2890451B2 (en) Semiconductor device wiring method
JP2936542B2 (en) Power trunk layout
JP2874518B2 (en) Semiconductor device and wiring design method thereof
JP3029206B2 (en) Semiconductor device wiring method
JPH05181936A (en) Wiring method
JPH0479144B2 (en)
JP3570883B2 (en) Semiconductor integrated circuit wiring method
JP2695234B2 (en) Semiconductor device wiring method
JPS62139342A (en) Lsi design
JP2656840B2 (en) Channel wiring device
JP2529342B2 (en) Channel wiring method
JP2825928B2 (en) Channel merge wiring method
JPH0831580B2 (en) Integrated circuit layout design method
JP3288022B2 (en) Integrated circuit
JPH0260148A (en) Semiconductor integrated circuit device
JP2682423B2 (en) Wiring method for multiple line widths of LSI
JP2629407B2 (en) Layout improvement method
JPH02278830A (en) Wiring of semiconductor device
JP2664204B2 (en) Wiring method between MOS transistors
JP2948932B2 (en) Semiconductor automatic wiring method
JP3578615B2 (en) Layout method of semiconductor integrated circuit
JPH0529463A (en) Design method of lsi wiring layout
JPH02201958A (en) Gate array type semiconductor integrated circuit device