JPH07281658A

JPH07281658A - 水平−垂直変換装置

Info

Publication number: JPH07281658A
Application number: JP6145829A
Authority: JP
Inventors: Tooru Kukai; 徹九海
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-02-21
Filing date: 1994-06-06
Publication date: 1995-10-27

Abstract

(57)【要約】【目的】簡易な回路構成による水平−垂直変換装置を
提供する。【構成】水平−垂直方向にｎ×ｎ個のデータで形成さ
れる２次元データ（処理単位となる１ブロックデータ）
に対応して、ｎ行×ｎ列のマトリクス状にレジスタ（Ｒ
_A1〜Ｒ_H8）を配し、各レジスタのデータシフト動作を行
順次方向と列順次方向に切換可能としたレジスタアレイ
Ｒを設ける。そして、水平方向のｎ個のデータ単位に、
レジスタアレイＲにおいて行順次方向にデータシフトさ
せていくことでｎ×ｎの２次元データを該レジスタアレ
イに保持させた後、このレジスタアレイを列順次方向に
データシフトさせて垂直方向のｎ個のデータ単位でデー
タを出力していくことにより、水平−垂直変換されたデ
ータを得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は例えば画像圧縮符号化処
理などにおいて画像データの水平方向と垂直方向を変換
することが必要な場合に好適な水平−垂直変換相方に適
用可能な装置に関するものである。

【０００２】

【従来の技術】例えば画像圧縮符号化を行なう場合、画
像データは２次元データであるから、画像処理は水平方
向処理と垂直方向処理とで行なわれることが一般的であ
る。即ち図１４のように入力画像データをまず水平方向
画像処理部１０に供給し、１次元直交変換等の処理を施
す。通常の入力画像データは水平方向に順次画素データ
が入力されてくるものであり、従ってある２次元の画像
データブロックの１水平方向ライン分の入力画像データ
が取り込まれる毎に、処理を行なうことができる。

【０００３】次に、水平−垂直変換装置２０によって水
平方向の画像処理がなされたデータに対して水平−垂直
変換を行なうことでデータブロックの１垂直方向ライン
を単位として画像データが垂直方向画像処理部３０に供
給されるようにする。そして垂直方向画像処理部３０で
は入力されてくる画像データに対して１次元直交変換等
の処理を施すことになる。

【０００４】例えばこのような画像処理において必要な
水平−垂直変換装置２０としては、従来、図１５のよう
に構成されていた。５１，５２は入力された画像データ
のバッファ、５３，５４はそれぞれバッファ５３，５４
を介して供給された画像データが書き込まれるＲＡＭで
ある。

【０００５】５５，５６はセレクタ、５７はＲＡＭ５
３，５４に対する読出アドレスを発生させるＲＯＭ、５
８はＲＡＭ５３，５４に対する書込アドレス及びＲＯＭ
５７に対する読出アドレスを発生させるカウンタであ
る。カウンタは処理単位（ブロック単位）でリセットさ
れるものであり、仮に処理単位となる１ブロックの画像
データが水平方向８画素、垂直方向８ラインとすると、
０〜６３のカウント値を繰り返し発生させる。またセレ
クタ５５，５６、バッファ５１，５２の動作は処理単位
毎に切り換えられる。

【０００６】この場合、ＲＡＭ５３，５４に画像データ
を記憶させるとともに、読出アドレスを書込時と変える
ことでデータの並び代え、即ち水平−垂直変換を行なう
ようにしている。

【０００７】例えば最初の１ブロック分の画像データと
して、水平方向に順次１画素づつデータ入力されてくる
が、そのときカウンタ５８のカウント値がセレクタ５５
を介してＲＡＭ５３に書込アドレスとして供給されてお
り、１ブロック分の画像データを構成する各画素データ
はバッファ５１を介してＲＡＭ５３に供給され、書き込
まれていく。

【０００８】次の１ブロック分の画像データ入力期間に
は、カウンタ５８のカウント値がセレクタ５５を介して
ＲＡＭ５４に書込アドレスとして供給されるように切り
換えられ、各画素データはバッファ５２を介してＲＡＭ
５４に供給され、書き込まれていくことになる。この
間、ＲＯＭ５７の出力はＲＡＭ５３に読出アドレスとし
て供給されるようにセレクタ５５が設定されており、従
ってＲＡＭ５３に記憶されているデータが読み出されて
セレクタ５６を介して出力されていく。このとき、ＲＯ
Ｍ５７は垂直方向に順に画素データが読み出されるよう
に、出力するアドレスが設定されて記憶されていること
により、ＲＡＭ５３に記憶されたデータは垂直方向のデ
ータ列に並びかえられて出力されることになる。なお、
この期間バッファ５１の出力はハイインピーダンスとさ
れて入力画像データとＲＡＭ５３からの読出画像データ
が衝突しないようにしている。

【０００９】さらに次の１ブロック分の画像データ入力
期間には、画像データがＲＡＭ５３に記憶されていくと
ともに、ＲＯＭ５７によって発生されるアドレスに基づ
いてＲＡＭ５４から画素データが垂直方向順に並びかえ
られて読み出され、セレクタ５６を介して出力されるこ
とになる。この間バッファ５２の出力はハイインピーダ
ンスとされる。

【００１０】以上の様にＲＡＭ５３，５４を交互にもち
いて書込及び垂直方向順での読出を行なっていくこと
で、水平−垂直変換が実行される。

【００１１】

【発明が解決しようとする課題】ところが、このような
水平−垂直変換装置では、ＲＡＭ及びその書込／読出回
路について２系統を備え、さらにＲＯＭも使用するた
め、回路規模が大きくならざるを得ず、回路スペース的
及びコスト的に好ましくないという問題があり、またセ
レクタやバッファなどの動作制御も複雑となるという問
題もある。

【００１２】

【課題を解決するための手段】本発明はこのような問題
点に鑑みて、簡易な回路構成による水平−垂直変換装置
を提供することを目的とするものであり、このために、
水平−垂直方向にｎ×ｎ個のデータで形成される２次元
データに対応して、ｎ行×ｎ列のマトリクス状にレジス
タ手段が配されるとともに各レジスタ手段のデータシフ
ト動作を行順次方向と列順次方向に切り換えることがで
きるようになされたレジスタアレイを備えるようにす
る。そして、ｎ個のデータ単位に、レジスタアレイにお
いて行順次方向にデータシフトさせていくことでｎ×ｎ
の２次元データを該レジスタアレイに保持させた後、こ
のレジスタアレイを列順次方向にデータシフトさせてデ
ータを出力していくことにより、水平−垂直変換された
データを得ることができるように構成する。

【００１３】より具体的には、レジスタアレイに対する
入力段として、１データづつデータが入力されるととも
に、ｎ個のレジスタ手段を備えた入力段レジスタ部を設
け、またレジスタアレイに対する出力段として、ｎ個の
レジスタ手段から成る出力段レジスタ部を設ける。そし
て、入力段レジスタにｎ個のデータが保持される毎に、
そのｎ個のデータで、レジスタアレイにおいて行順次方
向にデータシフトさせていくことによりｎ×ｎの２次元
データをレジスタアレイに保持させるようにし、さら
に、ｎ×ｎの２次元データが保持されたレジスタアレイ
を列順次方向にデータシフトさせてｎ個のデータ単位で
データを出力させて出力段レジスタ部に保持させ、出力
段レジスタ部から１データづつデータを出力していくこ
とで、水平−垂直変換されたデータを得ることができる
ように構成する。

【００１４】

【作用】マトリクス状にレジスタを備えたレジスタアレ
イにおいて、入力段からのデータシフト時と、出力段へ
のデータシフト時とで、データシフト経路を切り換える
ことにより、水平ライン方向に並んでいるデータを垂直
方向に並んでいるデータとして並びかえることができ
る。

【００１５】

【実施例】以下、図１〜図１３を用いて本発明の実施例
を説明する。本実施例の水平−垂直変換装置２０として
は、例えば図４のように処理単位となる１ブロックの画
像データが水平方向８画素、垂直方向８ラインであっ
て、Ｄ₁₁〜Ｄ₈₈として示す６４画素である画像データに
対応して、水平−垂直変換を行なうものとして説明して
いく。

【００１６】本実施例の水平−垂直変換装置２０は、図
５のように水平方向８画素に対応するレジスタＲｉ₁ 〜
Ｒｉ₈ からなる入力段レジスタＲｉと、６４画素に対応
してレジスタＲ_A1〜Ｒ_A8，Ｒ_B1〜Ｒ_B8，Ｒ_C1〜Ｒ_C8，Ｒ
_D1〜Ｒ_D8，Ｒ_E1〜Ｒ_E8，Ｒ_F1〜Ｒ_F8，Ｒ_G1〜Ｒ_G8，Ｒ_H1
〜Ｒ_H8がマトリクス状に配されたレジスタアレイＲと、
垂直方向８画素に対応するレジスタＲｏ₁ 〜Ｒｏ₈ から
なる出力段レジスタＲｏとを有して構成される。

【００１７】入力段レジスタＲｉに対しては入力端子２
１から１ワード（１画素データ）毎に画像データが入力
され、１ワード入力毎にレジスタＲｉ₈ →Ｒｉ₇ →・・・・
→Ｒｉ₁ というようにデータシフトされていくようにな
されている。

【００１８】またレジスタアレイＲに対しては、入力段
レジスタＲｉに保持された１ライン分のデータが図中実
線で示すように行順次方向にデータシフトされていくよ
うになされ、これによって８回のデータシフト動作で図
４に示した１ブロック分の画像データが保持されるよう
になされている。行順次方向のデータシフトは入力段レ
ジスタＲｉにおいてレジスタＲｉ₁ 〜Ｒｉ₈ に１ライン
分のデータが保持された時点毎に実行される。

【００１９】また、レジスタアレイＲに１ブロック分の
画像データが保持された後は、今度は図中破線で示すよ
うに列順次方向にデータシフトがなされていき、列単位
のデータが出力段レジスタＲｏにおけるレジスタＲｏ₁
〜Ｒｏ₈ にセットされる。そして出力段レジスタＲｏで
は、レジスタＲｏ₈ →Ｒｏ₇ →・・・・→Ｒｏ₁ というよう
にデータシフトされていくようになされており、このデ
ータシフトにより１ワードづつ出力端子２２から出力さ
れていくものである。この出力は画素データが垂直方向
に並ぶように並びかえられたデータ、つまり水平−垂直
変換のなされたデータとなる。

【００２０】この動作を図６〜図１３により具体的に説
明していく。まず、図４の画像データは水平方向に並ん
で（つまり走査データ順に）、データＤ₁₁，Ｄ₁₂・・・・Ｄ
₁₈，Ｄ₂₁，Ｄ₂₂・・・・・・Ｄ₈₈という順に入力端子２１に入
力されてくるものである。

【００２１】最初のデータＤ₁₁が入力されると、図６
（ａ）のようにまずレジスタＲｉ₈ にセットされ、以
後、データ入力のたびに（データ入力に同期したシフト
クロックに基づいて）、レジスタＲｉ₈ →Ｒｉ₇ →・・・・
→Ｒｉ₁ のデータシフトが実行されることで、図６
（ｂ）〜図６（ｃ）のように１ブロックのうちの１ライ
ン分のデータがため込まれていく。

【００２２】そして図６（ｃ）のように１ライン分のデ
ータ（Ｄ₁₁〜Ｄ₁₈）が保持された後、次のデータＤ₂₁が
入力される時点で、レジスタアレイＲの行方向のデータ
シフトも実行され、図７のようにデータＤ₁₁〜Ｄ₁₈はレ
ジスタアレイＲのレジスタＲ_H1〜Ｒ_H8に保持される。そ
して、入力段レジスタＲｉではレジスタＲｉ₈ にデータ
Ｄ₂₁が保持され、以後続いて同様に入力毎にレジスタＲ
ｉ₈ →Ｒｉ₇ →・・・・→Ｒｉ₁ のデータシフトが行なわれ
て１ライン分のデータ（Ｄ₂₁〜Ｄ₂₈）がため込まれる。

【００２３】そして、１ライン分のデータ（Ｄ₂₁〜
Ｄ₂₈）が入力段レジスタＲｉに保持され、次のデータＤ
₃₁が入力される時点で、再びレジスタアレイＲの行方向
のデータシフトが実行され、図８のようにデータＤ₁₁〜
Ｄ₁₈はレジスタＲ_G1〜Ｒ_G8に、データＤ₂₁〜Ｄ₂₈はレジ
スタＲ_H1〜Ｒ_H8に保持されることになる。

【００２４】以下同様の動作が繰り返されていき、デー
タＤ₈₁〜Ｄ₈₈が入力段レジスタＲｉに保持され、レジス
タアレイＲの行方向のデータシフトが実行された時点
で、レジスタアレイＲには図９に示すように１ブロック
分のデータが各レジスタＲ_A1〜Ｒ_H8に保持される。

【００２５】ここで、レジスタアレイＲではデータシフ
ト方向を切り換え、図中破線で示すように列順次方向に
データシフトが行なわれるようにする。そして、まず図
１０のように列順次方向に１回データシフトを行なう。
すると、出力段レジスタＲｏのレジスタＲｏ₁ 〜Ｒｏ₈
には図１０に示すようにデータＤ₁₁，Ｄ₂₁，Ｄ₃₁・・・・Ｄ₈₁というように垂直方向に並んだデータが保持される
ことになる。

【００２６】出力段レジスタＲｏではレジスタＲｏ₈ →
Ｒｏ₇ →・・・・→Ｒｏ₁ というようにデータシフトされて
いくため、図１１（ａ）（ｂ）（ｃ）に示すように出力
端子２２からデータＤ₁₁，Ｄ₂₁，Ｄ₃₁・・・・Ｄ₇₁という順
にデータが出力されていく。そしてその垂直データ列の
最後のデータＤ₈₁が出力された時点で図１２のように再
びレジスタアレイＲで列順次方向のデータシフトが行な
われ、出力段レジスタＲｏのレジスタＲｏ₁ 〜Ｒｏ₈ に
データＤ₁₂，Ｄ₂₂，Ｄ₃₂・・・・Ｄ₈₂というように垂直方向
に並んだデータが保持される。

【００２７】そして、出力段レジスタＲｏのレジスタＲ
ｏ₈ →Ｒｏ₇ →・・・・→Ｒｏ₁ というデータシフトにより
図１３（ａ）（ｂ）（ｃ）に示すように出力端子２２か
らデータＤ₁₂，Ｄ₂₂，Ｄ₃₂・・・・・・という順にデータが出
力されていく。以後も同様にデータシフトが行なわれて
いき、最終的にＤ₁₈，Ｄ₂₈・・・・Ｄ₈₈の垂直データ列のデ
ータが出力された時点で、１ブロック分の画像データが
水平−垂直変換されて出力されたことになる。

【００２８】つまり、入力段レジスタＲｉからレジスタ
アレイＲへのデータシフトは８画素データ周期毎に行な
われ、またレジスタアレイＲにおけるデータシフト方向
の切換は６４画素データ周期（１ブロック周期）で行な
われ、またレジスタアレイＲから出力段レジスタＲｏへ
のデータシフトは、データシフト方向を列順次方向とす
る切換後において８画素データ周期毎に行なわれて以上
の動作が実行される。

【００２９】この水平−垂直変換装置２０の実際の回路
構成として、入力段レジスタＲｉ、レジスタアレイＲ、
出力段レジスタＲｏを、それぞれ図１，図２，図３に示
す。

【００３０】入力段レジスタＲｉは図１のようにレジス
タＲｉ₁ 〜Ｒｉ₈ はシフトレジスタ構成とされ、クロッ
クＣＫｉによりシフト動作が制御される。また、各レジ
スタＲｉ₁ 〜Ｒｉ₈ のＱ出力はそれぞれ次段のレジスタ
とともに端子Ｉ₁ 〜Ｉ₈ に供給される。

【００３１】レジスタアレイＲは図２のように、レジス
タＲ_A1〜Ｒ_A8，Ｒ_B1〜Ｒ_B8，Ｒ_C1〜Ｒ_C8，Ｒ_D1〜Ｒ_D8，
Ｒ_E1〜Ｒ_E8，Ｒ_F1〜Ｒ_F8，Ｒ_G1〜Ｒ_G8，Ｒ_H1〜Ｒ_H8が配
されるとともに、各レジスタに対応してセレクタSEL が
設けられている。

【００３２】セレクタSEL はレジスタアレイＲのデータ
シフト方向を行順次方向と列順次方向とで切り換えるた
めのもので、全てのセレクタSEL は同期制御される。そ
して全セレクタSEL の０端子入力がＹ端子出力とされて
いるときは行順次方向のデータシフトが行なわれ、また
全セレクタSEL の１端子入力がＹ端子出力とされている
ときは列順次方向のデータシフトが行なわれる。

【００３３】入力段レジスタＲｉからレジスタアレイＲ
に対してデータをシフトさせていく際は、セレクタSEL
の０端子入力がＹ端子出力とされており、従って端子Ｉ
₁ 〜Ｉ₈ にあらわわれるレジスタＲｉ₁ 〜Ｒｉ₈ のＱ出
力は、レジスタＲ_H1〜Ｒ_H8に取り込まれることになる。
また、レジスタＲ_H1〜Ｒ_H8のデータはそれぞれセレクタ
SEL を介してレジスタＲ_G1〜Ｒ_G8へ、レジスタＲ_G1〜Ｒ
_G8のデータはそれぞれセレクタSEL を介してレジスタＲ
_F1〜Ｒ_F8へ・・・・・・・・レジスタＲ_B1〜Ｒ_B8のデータはそれ
ぞれセレクタSEL を介してレジスタＲ_A1〜Ｒ_A8へ、とい
うようにデータシフトが行なわれる。

【００３４】また、レジスタアレイＲから出力段レジス
タＲｏにデータをシフトさせていく際は、セレクタSEL
の１端子入力がＹ端子出力とされており、従ってデータ
シフト動作によりレジスタＲ_A1，Ｒ_B1，・・・・Ｒ_H1のデー
タがそれぞれ端子Ｏ₁ 〜Ｏ₈に出力される。また、レジ
スタＲ_A2，Ｒ_B2，・・・・Ｒ_H2のデータはそれぞれセレクタ
を介してレジスタＲ_A1，Ｒ_B1，・・・・Ｒ_H1へシフトされ、
レジスタＲ_A3，Ｒ_B3，・・・・Ｒ_H3のデータはそれぞれセレ
クタを介してレジスタＲ_A2，Ｒ_B2，・・・・Ｒ_H2へシフトさ
れ、というように列順次方向のデータシフトが行なわれ
る。

【００３５】レジスタアレイＲにおける列順次方向のデ
ータシフトにより端子Ｏ₁ 〜Ｏ₈ にあらわれるレジスタ
Ｒ_A1，Ｒ_B1，・・・・Ｒ_H1のＱ出力は、図３に示す出力段レ
ジスタＲｏに供給される。出力段レジスタＲｏはレジス
タＲｏ₁ 〜Ｒｏ₈ 及びセレクタSELo₁ 〜SELo₇ により構
成されており、レジスタアレイＲにおける列順次方向の
データシフトで端子Ｏ₁ 〜Ｏ₈ にレジスタＲ_A1，Ｒ_B1，
・・・・Ｒ_H1のＱ出力があらわれる際には、セレクタSELo₁
〜SELo₇ は０端子入力がＹ端子出力とされている。従っ
て、端子Ｏ₁ 〜Ｏ₈ の出力がそれぞれレジスタＲｏ₁ 〜
Ｒｏ₈ に取り込まれる。

【００３６】そして、８画素データ周期における端子Ｏ
₁ 〜Ｏ₈ の出力を取り込むタイミング以外のタイミング
期間はセレクタSELo₁ 〜SELo₇ は１端子入力がＹ端子出
力と制御され、これによってクロックＣＫｏによりレジ
スタＲｏ₁ 〜Ｒｏ₈ のデータシフトが行なわれることに
なり、上述のように水平−垂直変換されたデータが端子
２２より出力されることになる。

【００３７】以上のような本実施例では、ＲＡＭに対す
る書込／読出アドレスの変更などの複雑な処理は行なわ
ず、レジスタにおけるシフト方向の制御のみで、簡易な
構成で水平−垂直変換装置を実現できることになる。

【００３８】なお、本発明の実施例としての水平−垂直
変換装置を説明してきたが、本発明の水平−垂直変換装
置は画像圧縮符号化処理などにおける水平−垂直変換の
みならず、水平−垂直変換の必要なあらゆる回路部位に
適用することが可能である。また、処理単位としての１
ブロックを８×８画素としてが、本発明はこれに限られ
ないことはいうまでもない。例えば、１６×１６画素を
１ブロックとして扱う場合でも適用できる。

【００３９】また、説明上、水平順次に並んだデータを
垂直順次に並びかえる水平−垂直変換装置として説明し
たが、垂直順次に並んだデータを水平順次に並びかえる
垂直−水平変換装置としても全く同様に適用できること
はいうまでもない。

【００４０】

【発明の効果】以上説明したように本発明の水平−垂直
変換装置は、マトリクス状にレジスタを備えたレジスタ
アレイにおいて、入力段からのデータシフト時と、出力
段へのデータシフト時とで、データシフト経路を切り換
えることができるように構成することで、データシフト
動作制御のみで、ｎ×ｎの２次元データブロックについ
て、水平／垂直の相互の変換を行うことができ、簡易な
構成で水平−垂直変換装置を実現できるという効果があ
る。また、この場合水平−垂直変換装置のＬＳＩ化も容
易となるという利点も生ずる。

【図面の簡単な説明】

【図１】本発明の実施例の水平−垂直変換装置における
入力段レジスタの回路図である。

【図２】実施例の水平−垂直変換装置におけるレジスタ
アレイの回路図である。

【図３】実施例の水平−垂直変換装置における出力段レ
ジスタの回路図である。

【図４】実施例の水平−垂直変換装置が対応する画像デ
ータの説明図である。

【図５】実施例の水平−垂直変換装置の構成のブロック
図である。

【図６】実施例の入力段レジスタのデータシフト動作の
説明図である。

【図７】実施例の入力段レジスタからレジスタアレイへ
の行順次方向のデータシフト動作の説明図である。

【図８】実施例の入力段レジスタからレジスタアレイへ
の行順次方向のデータシフト動作の説明図である。

【図９】実施例の入力段レジスタからレジスタアレイへ
の行順次方向のデータシフト動作の説明図である。

【図１０】実施例のレジスタアレイから出力段レジスタ
への列順次方向のデータシフト動作の説明図である。

【図１１】実施例の出力段レジスタのデータシフト動作
の説明図である。

【図１２】実施例のレジスタアレイから出力段レジスタ
への列順次方向のデータシフト動作の説明図である。

【図１３】実施例の出力段レジスタのデータシフト動作
の説明図である。

【図１４】水平−垂直変換装置を用いた画像処理回路ブ
ロックの説明図である。

【図１５】従来の水平−垂直変換装置のブロック図であ
る。

【符号の説明】

２０水平−垂直変換装置２１入力端子２２出力端子Ｒｉ入力段レジスタＲレジスタアレイＲｏ出力段レジスタＲｉ₁ 〜Ｒｉ₈ ，Ｒ_A1〜Ｒ_H8，Ｒｏ₁ 〜Ｒｏ₈ レジス
タ SEL ，SELo₁ 〜SELo₇ セレクタ

Claims

【特許請求の範囲】

【請求項１】水平−垂直方向にｎ×ｎ個のデータで形
成される２次元データに対応して、ｎ行×ｎ列のマトリ
クス状にレジスタ手段が配されるとともに各レジスタ手
段のデータシフト動作を行順次方向と列順次方向に切り
換えることができるようになされたレジスタアレイを備
え、ｎ個のデータ単位に、前記レジスタアレイにおいて行順
次方向にデータシフトさせていくことでｎ×ｎの２次元
データを該レジスタアレイに保持させた後、該レジスタ
アレイを列順次方向にデータシフトさせてデータを出力
していくことにより、水平−垂直変換されたデータを得
ることができるように構成されたことを特徴とする水平
−垂直変換装置。
【請求項２】前記レジスタアレイに対する入力段とし
て、１データづつデータが入力されるとともに、ｎ個の
レジスタ手段を備えた入力段レジスタ部と、前記レジスタアレイに対する出力段として、ｎ個のレジ
スタ手段から成る出力段レジスタ部とを備え、前記入力段レジスタにｎ個のデータが保持される毎に、
そのｎ個のデータ単位で、前記レジスタアレイにおいて
行順次方向にデータシフトさせていくことにより、ｎ×
ｎの２次元データを前記レジスタアレイに保持させ、さらに、ｎ×ｎの２次元データが保持された前記レジス
タアレイを列順次方向にデータシフトさせてｎ個のデー
タ単位でデータを出力させて前記出力段レジスタ部に保
持させ、前記出力段レジスタ部から１データづつデータ
を出力していくことで、水平−垂直変換されたデータを
得ることができるようにしたことを特徴とする請求項１
に記載の水平−垂直変換装置。