JPH01126687A - 表示メモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、イメージ情報を表示する画像表示装置に係わ
り、特に連続した複数の画素に対して表示メモリへの高
速な同一画素データの書き込みを行なうのに好適な表示
メモリ制御回路に関する。

〔従来の技術〕

キャプテンやファクシミリ等では、連続した同一画像デ
ータの列をランレングス符号化によりＥｌ：縮して伝送
し、受信する端末側で元の画像データ、に復号し℃画像
表示を行なっている。従来、このようなランレングス符
号化された画像情報を復号する回路としては、特開昭６
０−７６７８９号公報に記載のように、開始アドレス、
画像データ、連続する画素数を設定することにより自動
的に１画素ずつ画素データを表示メモリに連続し′ｃ１
１き込む表示メモリ制御回路が知られている。

〔発明が解決しようとする問題点〕

上記従来技術におい又は、１メそリサイクルに１画素す
つ画像データｔ−表示メモリに書き込むため、連続する
画素数が増すとその書き込み画素数に比例して書き込み
に要する時間も増大するという問題点があった。

本発明は、上記従来技術の問題点を解決し、連続した複
数画素に対する同一画像データの書き込みを高速化でき
るようにした表示メモリ制御回路を提供することを目的
とする。

〔問題点を解決するための手段〕

上記目的を達成するために本発明では、表示メモリへの
最初の画像データ書き込み開始位置を示す初期アドレス
と瞥き込むべき連続画素数Ｎと現在のアドレスを加算す
ることによって得られる加算変換アドレスから表示メモ
リ書き込みアドレスを選択する選択手段と、前記の選択
手段により選択され次表示メモリ書き込みアドレス１−
１メモリサイクルごとに１づつ増加させるカウンタ手段
と。

前記表示メモリ書き込みアドレスと書き込むべき連続画
素数へとの加算を行ない前記加算変換アドレスを生成す
る加算手段と、次の画面のデータが表示メモリに誓き込
まれる前に前の画面データを高速にクリアするクリア手
段と１表示メモリから読みだされたデータが有効である
かあるいは無効であるかを判別する判別手段と、有効な
データが入力されるたびに前記有効データをホールドす
るデータホールド手段を設け、連続した複数画素に対す
る同一画像データの書き込みを上記従来例よりも高速に
行なおうとするものである。

〔作用〕

上記クリア手段でクリアデータｔ−表示メモリへ瞥き込
む。次に上記選択手段で選択された初期アドレスより表
示メ七すへ画像データを書き込む。

このとき１画素ずつの画像データ豊き込みの軸合は、上
記カウンタ手段により１つづつ表示メモリ書き込みアド
レスがカウントアツプされこのカウントアツプされたア
ドレスに従りて画像データが表示メモリに記憶されてい
くが、連続した複数の書き込み画素の場合は前記連続書
き込み画素数へか上記加算手段によつ工表示メモリ書き
込みアドレスに加算され一挙に表示メモリ書き込みアド
レスがへだけ増し、このＮだけ増した表示メモリ書き込
みアドレスが上記選択手段で加算変換アドレスとして選
択され、この加算変換アドレスに従って画像データが記
憶される。従りて、なにも書き込まれずに飛び越された
へ一１画素間の表示メモリにはクリアデータがそのまま
残りている。このような表示メモリへの書き込み操作を
行なうことで、連続した同一画像データは最初の画像デ
ータだけが記憶され残りはＮ−１画素分だけ表示メモリ
に残ることになる。

次に表示メモリから画像データが読み出されるときは画
像データか、あるいはクリアデータかが上記判別手段で
判別され画像データだけが上記データホールド手段に送
られてデータホールドされる。これにより、連続し九同
−画像データは最初の画像データしか記憶されていない
が、この最初の画像データが出力されるときに上記デー
タホールド手段で次ぎのｒｉｉＪＳデータが来るまでデ
ータホールドされるので、出力側から見るとあたかも連
続した複数画素が全℃表示メモリに記憶されているよう
に見える。さらに１次ぎの画像データを表示メモリに書
き込むときはクリアデータで表示メモリをクリアしてか
ら書き込みを行なう。その結果、いくら長く連続した複
数画素データでも表示メモリへの書き込みＦｉ次りたの
１回でいいことになり、これ罠より同−画像データの高
速な査き込みを行なう表示メモリ制御回路が実現する。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図は本発明による表示メモリ制御回路の一実施例の
ブロック図で、Ｇ１りて、１は画像データの書き込み処
Ｓｔ−行なうマイクロプロセッサ（以下°、ＭＰＵと称
す）、２は表示すべき画像データを記憶する表示メモリ
、５は画像データを表示メモリ２のどこに記憶すべきか
を決めるアドレスを生成するアドレス生成回路、４はＭ
ＰＵＩから送られて来るクリア信号に従りて表示メモリ
２にクリアデータを書き込むクリア回路、５は表示デー
タを表示する表示装置、６は表示メモリ２の記憶画像デ
ータを表示装置ｉ５のラスク走査に合わせて読みだし制
御する表示データ制御回路、７は表示データ制御回路６
忙よって読み出され次リードデータの有意無意を判断し
て有意データだけを順次ホールドしていく表示データホ
ールド回路である。

第２図は第１図における表示メモリ２と画素の表示位置
との対応を示す図である。

表示メモリ２は表示画素と１対１に対応している。ま友
、表示装置５の表示走査の順に画像データのアドレスが
増加する。すなわち、表示画素のＸ座標がアドレスの下
位側のビットにＸ座標が上位側のビットに割当てられて
いる。

次に、ランレングス符号化され友圧縮データを復号して
表示メモリ２へ書き込み表示する方法を述べる。

第３図はランレングス符号化された圧縮データとして１
表示画素の５行３列から３行１０列まで８画素分書き込
む場合の入力から出力までの様子を示している。

同図において、ランレングス符号化された圧縮データを
表示メモリ２へ書き込む場合、連続画源データＤ１はそ
の先頭アドレスである５行３列にしか書き込まれず残り
の７画素分についてはなにも行なわれない。すなわち、
ランレングス符号化された圧縮データの先頭位置を示す
画像データだけｔ−表示メモリ２に畏き込み、残りの１
ｉｆＩ素については１ＩＴＩＷｉクリアされ九ときのク
リアデータにこでは、クリアデータ＝６００とし、この
クリアデータは画像データには使われ℃いないものとす
る）が残るようにする。次に、このようにして表示メモ
リに書き込まれたデータをそのまま出力し次ら、表示画
素と表示メモリ２は１対１に対応しているのでランレン
グス符号化された圧縮データの部分は５行３列の先頭だ
けが正しくあとの７画素分は°０”データが表示される
だけになってしまう。ここで、表示メそすの出力段にデ
ータが°０°なら無視してそれ以外ならその出力データ
をホールドするよ“うな出力データホールド回路を付加
することによって、１１０１＋データはまったく表示画
素の方へは出力されなくなり、結局この構成をとること
によｐランレングス符号化され次圧縮データが伸長され
て表示出力されることになる。

第４図はアドレス生成回路の詳細なブロック図とクリア
回路と表示メ缶りである。

１０は開始アドレスと加算変換アドレスとを初期値設定
信号に従って選択する２チヤンネルマルチプレクサ、１
１はデータバス上のレングスデータだけをレングス信号
に従ってランチするＤフリップフロップ、１２はロード
した書き込みアドレスをクロックに従って１つずつカウ
ントアツプするアドレスカウンタ、１３は、現在の光示
メモリ書き込みアドレスとレングスデータ加算するを加
算回路、１４は２人力ＮＯＲゲートである。

第５図は、ランレングス符号のデータ構造を示した構造
図である。

同図で（ａ）は１画素づつの画像データが送られて来る
場合で、最上位ビットが“かならず°０°である。（ｂ
）は同一画像データが複数個続く場合にその個数を示す
レングスデータと画像データが送られて来る場合で、最
上位ビットが°かならず°１゜であり、その後に続くデ
ータはレングスデータと判断される。また１画像データ
とレングスデータの区別はＭＰＵ１が判別してレングス
データのときはレングス信号を出力するものとする。こ
のようなランレングス符号をもちい友場合の表示メモリ
への書き込み動作を第４図を用いて説明する。

同図において、先ず、クリア信号がクリア回路４にＭＰ
Ｕ１から供給されクリア回路４ではクリアデータ００＃
が表示メモリ２に高速に書き込まれ表示メモリ２をクリ
アする。ここで、高速に表示メモリ２をクリアする方法
として、例えばシリアル入力機能が付いたデュアル・ポ
ート・メモリを表示メモリ２に使用した場合、まず、シ
リアル入力端子から°Ｏ″を連続して入力し、シリアル
・ポートのデータ・レジスタをクリアする。次に、シリ
アル・ポートからランダム・ポートへの内部データ転送
を繰り返してランダム・ポートをクリアする。以上のク
リア動作で要する時間は６０１１０　”秒はとである。

次ＩＫ、、開始アドレスがＭＰＵ１から供給され初期値
設定信号が与えられると２チヤンネルマルチプレクサ１
０がＨ側に切フ換わ゛シアドレスカ９ンタ１２のデータ
入力に開始アドレスが供給されると共に、ロード入力に
２人力ＮＯＲゲート１４ｔ−通って初期値設定信号が与
えられてメモリサイクルクロックの立ち上が９と共にア
ドレスカウンタ１２に表示メモリへのデータ書き込み開
始アドレスの初期値が設定される。

次に１画像データの書き込みであるが、画像データだけ
が送られて来てその画像データだけ１書き込む場合と１
画像データとレングスデータが送られて来て画像データ
のランレングス伸長書き込みを行なう場合の２通りの表
示メモリ２への書き込みがある。

１ず、画像データだけを魯き込む場合は、画像データと
ライト信号が表示メモリ２にＭＰＵＩから供給され表示
メモリ２ではそのときのアドレスカウンタ１２の表示メ
モリ書き込みアドレスの値に従り１画像データを記憶し
、その後にメモリサイクルクロックの立ち上が９が来て
アドレスカウンタを１つだけカウントアツプさせる。画
像データだけが送られ℃来た場合は以上の動作を繰シ返
して画像データｔ−１画素ずつ表示メモリに書き込んで
いく。

次に、画像データのランレングス伸長書き込みを行なう
場合は、ます１画像データとライト信号が表示メモリ２
にＭＰＵＩから供給され表示メモリ２ではそのときのア
ドレスカウンタ１２の表示メモリ書き込みアドレスの値
に従って画像データを記憶する。次に、画素数ＮがＤフ
リップフロップ１１のデータ入力＆ＣＭＰｕｔから供給
され、レングス信号がＤフリップフロップ１１のクロッ
ク入力に与えられると画素数ＮがＤフリップフロップ１
１にラッチされる。ラッチされた画素数へはＤフリップ
フロップ１１のデータ出力から加算回路１５に供給され
、加算回路１５ではそのとき供給されている表示メモリ
書ぎ込みアドレスと画素数Ｎ１に加算してその計算結果
である加算変換アドレスｔ−２チャンネルマルチプレク
サ１０に供給する。このとき２チヤンネルマルチプレク
サ１０は、初期値設定信号が与えられ℃いないのでＬ側
にあシ加算変換アドレスをアドレスカウンタ１２のデー
タ入力に供給され、アドレスカウンタ１２では、ＭＰＵ
１からロード入力に２人力ＮＯＲゲート１４を通りてレ
ングス信号が与えられてメモリサイクルクロックの立ち
上が９と共にアドレスカウンタ１２に表示メモリへの表
示データ書き込みアドレスが設定される。画像データと
。

レングスデータが送られて来た場合は以上の動作・金繰
り返してランレングス符号化された圧縮データの先頭位
置を示す画像データだけを表示メモリ２に１き込み、残
りの画像データーついては残りの画像データの幅だけ画
面クリアされたときの°０”データが残るようにアドレ
ス操作を行ない１画像データを画素数へすつ表示メモリ
２に書き込んでいく。

以上２つの表示メモリ書き込み動作ｔ−ＭＰＵｔから供
給されるデータにより使い分けることにより画像データ
のランレングス伸長書き込みを高速に行なうことが出来
る。また、新しい画像データを表示メモリに重ね℃書き
込むときは新しい画像データを書き込む前に表示メモリ
に書き込まれている古い画像データを°０°データで表
示メモリをクリアする。

第６＠は表示メモリ書き込みにおけるＭＰＵ１が出力す
る各種データとコントロール信号のタイムチャートであ
る。

８１．８２は各画面での開始アドレス、ＩＪＩ　、Ｌ）
２　。

１ＪＳ　、Ｄ４　、Ｄ５　、Ｄ６　、Ｄｎは画像データ
、Ｌｌ、Ｌ２はレングスデータである。

データバスは表示メモリの瞥き込み開始アドレスＳや画
像データＤや同一画像データがどのくらい続（かを示す
レングスデータＬなどが出力される。初期値設定信号は
信号レベルかＨのときにデータバス上に瞥き込み開始ア
ドレスＳが確定していることを示す。レングス信号は信
号レベルがＨのときにデータバス上にレングスデータが
確定していることを示す。ライト信号は信号レベルがＬ
のときにデータバス上の画像データを表示メモリに書き
込むことを示す。メモリサイクルクロックはアドレスカ
ウンタ１２のロードタイミングあるいはカウントアツプ
のタイミングを示す。クリア信号は画面の変わり目であ
る垂直帰線期間中に出力され表示メモリをクリアデータ
でクリアすることを示す。

次に１表示メモリ２に記憶されている画像データの読み
出し方法を述べる。

第７図は表示データホールド回路７の精細なブロック図
と表示装置５と表示制御回路６と表示メモリ２である。

１４は画像データかクリアデータかを判別するデータ判
別回路、１５は表示メ七り２から読み出された画像デー
タとクリアデータのうち（ｉｉｉｉｇＩ！データだけを
データ判別回路１４の出力に従ってラッチするＤフリッ
プフロップである。

同図におい℃１表示制御回路６拡表示装置５にラスク操
作を行なわせるために水平同期信号と垂直同期信号を供
給し、この表示装置５のラスク操作に同期して表示メモ
リ２から表示画素に対応し次アドレス忙記憶されたｍ像
データの読みだし操作をしている。データ判別回路１４
では１表示メモリ２から読み出されたリードデータを絶
えず監視してて画像データが読み出されて来たらラッチ
信号ｔ−Ｄフリップフロップ１５に供給する。Ｄフリッ
プフロップ１５では、ラッチ信号が入力されるとそのと
きのリードデータをラッチし、ラッチしたり−ドデータ
を表示データとして表示装置ｉ５に供給する。これによ
Ｖ、表示メ七り２への画像データ書き込みのときに残し
又いたクリアデーダ０°社いりさい表示されない。

以上のように、例えばランレングス符号化により圧縮さ
れた画像データを表示メモリ２へ書き込むときと、ｆ！
Ｌみ出すときに分担してランレングス伸長するような構
造を破ることによりランレングス符号化された画像デー
タの高速な復号処理が実現出来る。

なお、ここまでの説明では１例えばランレングス符号化
された１１１１ｇ１情報の復号処理の高速化を目的とし
ていたが、高速に線を引く処理や面ｖｍりつぶす処理等
にも有効であることは明らかである。

上記実施例では、表示メモリ２にクリアデータとして＠
０”を書き込んでい九が画像データと重ならない値であ
ればどのような数値をクリアデータに用い℃も良い。さ
らに１画像データ自信に有効無効の情報（例えば、デー
タの８ビツト目が“０゜のときは無効データで、データ
の８ビツト目が°１″のときは有効データであるとする
など。）を持たせることも出来る。このとき表示メモリ
２１−クリアするにはデータの８ビツト目だけをクリア
すればよい。

〔発明の効果〕

以上説明し友ように１本発明によれば、連続するＮ画素
について同一の画像データ？：表示メモリに％き込む場
合、どんなに長く続く同一画像データであっても表示メ
モリに書き込むのは最初の画像データだけであり、たり
た１回のアクセスですむ。これにより、表示メモリへの
高速な画像データ書き込みが実現できる。

【図面の簡単な説明】

第１図は本発明による表示メモリ制御回路の一実施例を
示すブロック図、第２図は第１図における表示メモリと
画素の表示位置との対応を示す説明図、第３図はランレ
ングス符号化された圧縮データを書き込む場合の入力か
ら出力までの様子を示す説明図、第４図はクリア回路と
表示メモリとアドレス生成回路の詳細なブロック図、第
５図は。 ランレングス符号のデータ構造を示した構造図、！！％
６図灯表示メモリ書き込みにおけるＭＰＵ１が出力する
各１データとコントロール信号のタイムチャート、第７
図は１表示装＠Ｓと表示制御回路６と表示メモリ２と表
示データホールド回路７の精細なブロック１である。 −ＭＰＵ ２−表示メモリ ５−アドレス生成回路 ４−クリア回路 ５−表示装置 ６−表示制御回路 ７−表示データホールド回路 １２−アドレスカウンタ １５−加算回路 １４−データ判定回路 １５−Ｄフリップフロップ 代理人弁堆士　小　川　勝　男′。 回　　　　　→＾ 第５図 （Ｑ） （ｂ）

Claims (1)

【特許請求の範囲】
1. 少なくとも画像情報を記憶保持する表示メモリを備え、
   該表示メモリに記憶している画像情報の表示を行なう画
   像表示装置の表示メモリ制御回路において、同一画像デ
   ータがＮ画素連続するとき前記表示メモリ中の前記Ｎ画
   素のデータが格納されるべきアドレスの内先頭アドレス
   だけを発生し連続した残りのＮ−１画素については表示
   メモリ書き込みアドレスの発生を行なわないような表示
   メモリ書き込みアドレスを生成するアドレス生成回路と
   、前記表示メモリから読み出された画像データの判別を
   行ない予め定めたクリアデータ以外の画像データのみを
   選択的にホールドする表示データホールド回路と、画像
   データの更新時に前記表示メモリをクリアするクリア回
   路を設けたことを特長とする表示メモリ制御回路。