JPH02100407A - 利得制御増幅器 - Google Patents
利得制御増幅器Info
- Publication number
- JPH02100407A JPH02100407A JP25350488A JP25350488A JPH02100407A JP H02100407 A JPH02100407 A JP H02100407A JP 25350488 A JP25350488 A JP 25350488A JP 25350488 A JP25350488 A JP 25350488A JP H02100407 A JPH02100407 A JP H02100407A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gain
- gain control
- transistors
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、利得制御増幅器に関する。
従来の利得制御増幅器は、第2図に示されるように、ト
ランジスタ101乃至107、抵抗108乃至111、
定電流源112,113から構成され、信号源は入力端
子115と116の間に接続され、利得制御増幅器の出
力は、出力端子118よりとり出される。
ランジスタ101乃至107、抵抗108乃至111、
定電流源112,113から構成され、信号源は入力端
子115と116の間に接続され、利得制御増幅器の出
力は、出力端子118よりとり出される。
トランジスタ105に流れる電流な工い トランジスタ
106に流れる電流な工2、トランジスタ101,10
2より構成される差動回路の相互コンダクタンスをgm
、、)ランジスタ103゜104、抵抗110,111
より構成される差動回路の相互コンダクタンスをgrn
t、負荷109をR1、端子120,121間の制御入
力電圧なΔV、定電流源112の電流を工、トランジス
タ105.106より構成される差動回路の相互コンダ
クタンスをgmx、抵抗110,111を’REとする
と、次式(1)、 (2)が得られる。
106に流れる電流な工2、トランジスタ101,10
2より構成される差動回路の相互コンダクタンスをgm
、、)ランジスタ103゜104、抵抗110,111
より構成される差動回路の相互コンダクタンスをgrn
t、負荷109をR1、端子120,121間の制御入
力電圧なΔV、定電流源112の電流を工、トランジス
タ105.106より構成される差動回路の相互コンダ
クタンスをgmx、抵抗110,111を’REとする
と、次式(1)、 (2)が得られる。
I、=I/2+Δv−gm、 ・・・・・・(
1)I2=I/2−Δv−gm3 ・・・・・
・(2)また利得制御増幅器の利得Aは、トランジスタ
101.102.から構成される差動回路の相互コンダ
クタンスとトランジスタ103,104、抵抗110,
111より構成される差動回路の相互コンダクタンスか
ら得られ、(3)式で与えられる。
1)I2=I/2−Δv−gm3 ・・・・・
・(2)また利得制御増幅器の利得Aは、トランジスタ
101.102.から構成される差動回路の相互コンダ
クタンスとトランジスタ103,104、抵抗110,
111より構成される差動回路の相互コンダクタンスか
ら得られ、(3)式で与えられる。
A=RL(g m +十g mz) −”
(3)ここでgm+、gmzを求めると ・・・・・・(5) (4)、 (5)の式より利得Aは(6)の式となる。
(3)ここでgm+、gmzを求めると ・・・・・・(5) (4)、 (5)の式より利得Aは(6)の式となる。
(6)の式より制御入力電圧ΔVを変化させることによ
り利得Aが制御される利得制御増幅器となる。
り利得Aが制御される利得制御増幅器となる。
上述した従来の利得制御増幅器は、その利得Aを1より
小さくなるように設定したとき、高域においてピーキン
グが発生する。この理由を第3図を用いて説明する。第
3図は、第2図で説明した利得制御増幅器におけるトラ
ンジスタ103及び104からなる差動増幅器である。
小さくなるように設定したとき、高域においてピーキン
グが発生する。この理由を第3図を用いて説明する。第
3図は、第2図で説明した利得制御増幅器におけるトラ
ンジスタ103及び104からなる差動増幅器である。
共通する部分は同じ番号で示す。第3図に示すように、
利得なA1、トランジスタ102のベースコレクタ間の
寄生容量310をCjとし、トランジスタ102のコレ
クタ出力がCjを介してトランジスタ102のベースに
帰還する帰還量をβ、トランジスタ102のベースから
見た入力インピーダンスをZiとすればβは(7)で表
わされる。
利得なA1、トランジスタ102のベースコレクタ間の
寄生容量310をCjとし、トランジスタ102のコレ
クタ出力がCjを介してトランジスタ102のベースに
帰還する帰還量をβ、トランジスタ102のベースから
見た入力インピーダンスをZiとすればβは(7)で表
わされる。
低周波においては、1 / j m Cjは十分大きな
値ゆえβミ。であるが高周波においては、1/jmCj
は小さくなるためβは1に近い値となり、無視できなく
なる。従って、高周波においては、Cjは帰還容量とな
るため無視できず、さらに位相が回るため、βは負とな
り利得ANFは(8)となる。
値ゆえβミ。であるが高周波においては、1/jmCj
は小さくなるためβは1に近い値となり、無視できなく
なる。従って、高周波においては、Cjは帰還容量とな
るため無視できず、さらに位相が回るため、βは負とな
り利得ANFは(8)となる。
ここで利得Alを1より小さくなるように設定したとす
ると、A1く1またβく1ゆえAI<1<−とβ なる。従って、βA1く1となり(8)によりANア〉
A1となる。これは、利得A1を1より小さく設定した
とき、高周波において確実に利得ANアが増加しピーキ
ングが発生することを示している。
ると、A1く1またβく1ゆえAI<1<−とβ なる。従って、βA1く1となり(8)によりANア〉
A1となる。これは、利得A1を1より小さく設定した
とき、高周波において確実に利得ANアが増加しピーキ
ングが発生することを示している。
上述のような差動増幅器を含む従来の利得増幅器をAG
C増幅器に応用した場合、高周波においてピーキングが
発生するため、利得の制御範囲が狭くなり、AGCのダ
イナミックレンジが高域において狭くなるという欠点を
有する。
C増幅器に応用した場合、高周波においてピーキングが
発生するため、利得の制御範囲が狭くなり、AGCのダ
イナミックレンジが高域において狭くなるという欠点を
有する。
本発明の目的は、高周波におけるピーキングの発生を防
止できる利得増幅器を提供することにある。
止できる利得増幅器を提供することにある。
本発明の利得制御増幅器は、利得制御電圧および入力信
号の一方に応じて電流が制御される電流源と、前記電流
源にそれぞれエミッタ抵抗を介して差動形式に接続され
ベース間に前記利得制御電圧および前記入力信号の他方
が供給される第1および第2のトランジスタと、バイア
ス電圧が夫々のベースに供給された第3および第4のト
ランジスタであって前記第1及び第2のトランジスタの
コレクタにエミッタが第1及び第2の抵抗を介して接続
された第3および第4のトランジスタと、前記第3およ
び第4のトランジスタのコレクタの少なくとも一方から
出力信号を取り出す手段とを含んで構成される。
号の一方に応じて電流が制御される電流源と、前記電流
源にそれぞれエミッタ抵抗を介して差動形式に接続され
ベース間に前記利得制御電圧および前記入力信号の他方
が供給される第1および第2のトランジスタと、バイア
ス電圧が夫々のベースに供給された第3および第4のト
ランジスタであって前記第1及び第2のトランジスタの
コレクタにエミッタが第1及び第2の抵抗を介して接続
された第3および第4のトランジスタと、前記第3およ
び第4のトランジスタのコレクタの少なくとも一方から
出力信号を取り出す手段とを含んで構成される。
次に、本発明について、図面を参照して説明する。
第1図は、本発明の一実施例を説明するための回路図で
ある。同図に示すように、差動的に接続されたトランジ
スタ203及び204からなる差動増幅器224と、差
動的に接続されたトランジスタ205及び206と、抵
抗213及び214からなる差動増幅器225と夫々の
増幅器の出力を受けるトランジスタ207及び208と
定電流源15と、電流源218と各増幅器の間に設けら
れたトランジスタ201及び202と抵抗209乃至2
12と、出力端子219から構成されており、トランジ
スタ201,202のベースには、バイアス電圧217
が印加され、トランジスタ208のベースには、バイア
ス電圧216が印加され、トランジスタ207のベース
には制御電圧が印加され、トランジスタ207,208
のベース電位差によってトランジスタ207,208の
コレクタ電流が制御される。トランジスタ203゜20
4.205,206のベースには信号源223が接続さ
れ、入力信号は差動増幅器224と225の両方にて増
幅され、トランジスタ202のコレクタすなわち出力端
子219から出力がとり出される。
ある。同図に示すように、差動的に接続されたトランジ
スタ203及び204からなる差動増幅器224と、差
動的に接続されたトランジスタ205及び206と、抵
抗213及び214からなる差動増幅器225と夫々の
増幅器の出力を受けるトランジスタ207及び208と
定電流源15と、電流源218と各増幅器の間に設けら
れたトランジスタ201及び202と抵抗209乃至2
12と、出力端子219から構成されており、トランジ
スタ201,202のベースには、バイアス電圧217
が印加され、トランジスタ208のベースには、バイア
ス電圧216が印加され、トランジスタ207のベース
には制御電圧が印加され、トランジスタ207,208
のベース電位差によってトランジスタ207,208の
コレクタ電流が制御される。トランジスタ203゜20
4.205,206のベースには信号源223が接続さ
れ、入力信号は差動増幅器224と225の両方にて増
幅され、トランジスタ202のコレクタすなわち出力端
子219から出力がとり出される。
差動増幅器224の共通エミッタ電流と差動増幅器22
5の共通エミッタ電流は定電流源215の電流とトラン
ジスタ207,208から構成される差動回路の相互コ
ンダクタンスにより決定される。前記相互コンダクタン
スは、端子220に与えられる利得制御電圧とバイアス
電圧216との差電圧によって決定される。したがって
本利得制御増幅器の利得はトランジスタ202が存在す
るため差動増幅器224,225の共通エミッタ電流と
負荷210で決定されるので、利得制御電圧によって制
御されることになる。
5の共通エミッタ電流は定電流源215の電流とトラン
ジスタ207,208から構成される差動回路の相互コ
ンダクタンスにより決定される。前記相互コンダクタン
スは、端子220に与えられる利得制御電圧とバイアス
電圧216との差電圧によって決定される。したがって
本利得制御増幅器の利得はトランジスタ202が存在す
るため差動増幅器224,225の共通エミッタ電流と
負荷210で決定されるので、利得制御電圧によって制
御されることになる。
本実施例において、トランジスタ203,204からな
る差動回路224は出力の直流バイアス保障のためにあ
る回路である。従って、本発明の詳細な説明するためト
ランジスタ208がオンし、トランジスタ207がオフ
するように利得制御電圧が与えられると仮定して、差動
回路225のみの動作を以下述べる。この時、差動回路
225と負荷210で決定される利得をA、とし、A、
<1となるように抵抗213,214を定める。さらに
、差動回路225と負荷211,212で決定される利
得をA4とし、A、〉1となるように負荷211.21
2を定める。トランジスタ2060ヘース、コレクタ間
の寄生容量226を01とし、トランジスタ206のコ
レクタからベースへC+を介して帰還する帰還量をβと
すれば、差動回路225と負荷211,212と帰還量
βで決定される利得ANPIは、 で与えられる。ただし、帰還量βは、C1に依存するた
め、周波数が高くなる程、C1のインピーダンス1/j
mc1は低下し、βは大きくなる。今、β=0.5.A
4=4と仮定すると、 A NF4 = 4 ・・・・・
・aωとなる。
る差動回路224は出力の直流バイアス保障のためにあ
る回路である。従って、本発明の詳細な説明するためト
ランジスタ208がオンし、トランジスタ207がオフ
するように利得制御電圧が与えられると仮定して、差動
回路225のみの動作を以下述べる。この時、差動回路
225と負荷210で決定される利得をA、とし、A、
<1となるように抵抗213,214を定める。さらに
、差動回路225と負荷211,212で決定される利
得をA4とし、A、〉1となるように負荷211.21
2を定める。トランジスタ2060ヘース、コレクタ間
の寄生容量226を01とし、トランジスタ206のコ
レクタからベースへC+を介して帰還する帰還量をβと
すれば、差動回路225と負荷211,212と帰還量
βで決定される利得ANPIは、 で与えられる。ただし、帰還量βは、C1に依存するた
め、周波数が高くなる程、C1のインピーダンス1/j
mc1は低下し、βは大きくなる。今、β=0.5.A
4=4と仮定すると、 A NF4 = 4 ・・・・・
・aωとなる。
このように、β=0.5となる周波数帯域までANP4
>4となるため、回路全体の利得は増大せず、ピーキン
グは生じない。さらに、βをそのままにA4を大きくす
ればA)lF4はA4より小さくなり、高周波において
利得は、なだらかに低下し、ピーキング発生はない。
>4となるため、回路全体の利得は増大せず、ピーキン
グは生じない。さらに、βをそのままにA4を大きくす
ればA)lF4はA4より小さくなり、高周波において
利得は、なだらかに低下し、ピーキング発生はない。
以上説明した実施例において、差動回路224は、出力
の直流バイアス保障のためにあるため、この回路が存在
しなくとも、本発明の効果を有した利得制御装置として
動作することができる。更に本実施例では出力端子をト
ランジスタ202のコレクタから取り出したがトランジ
スタ201のコレクタから又は両方から取り出すことも
可能である。さらに、入力信号をトランジスタ208に
、利得制御電圧をトランジスタ205.206間ニ与え
てもよい。
の直流バイアス保障のためにあるため、この回路が存在
しなくとも、本発明の効果を有した利得制御装置として
動作することができる。更に本実施例では出力端子をト
ランジスタ202のコレクタから取り出したがトランジ
スタ201のコレクタから又は両方から取り出すことも
可能である。さらに、入力信号をトランジスタ208に
、利得制御電圧をトランジスタ205.206間ニ与え
てもよい。
以上説明したように本発明によれば、利得制御増幅器の
構成を上述したように負荷とトランジスタを出力端子側
に負荷して、利得を2つに分離することにより周波数が
高くなり、帰還量βが大きくなっても、全体の利得は増
せず、ピーキングの発生がないため利得の制御範囲が広
い利得増幅器を得ることができる。
構成を上述したように負荷とトランジスタを出力端子側
に負荷して、利得を2つに分離することにより周波数が
高くなり、帰還量βが大きくなっても、全体の利得は増
せず、ピーキングの発生がないため利得の制御範囲が広
い利得増幅器を得ることができる。
第1図は、本発明の一実施例を示す回路図、第2図は従
来の利得制御増幅器の一例を示す回路図、第3図は従来
の利得制御増幅器の補足説明に用いた回路図である。 201.202,203,204,205゜206.2
07,208・・・・・・トランジスタ、209゜21
0.211,212,213,214・・・・・・抵抗
、215・・・・・・定電流源、216,217,21
8・・・・・・電源、223・・・・・・信号源、22
1,222・・・・・・入力端子対、219・・・・・
・出力端子、220・・・・・・利得制御入力端子、2
26,227・・・・・・トランジスタCB間容量、l
ot、102,103,104゜105.106・・・
・・・トランジスタ、108,109゜110.111
・・・・・・抵抗、112・・・・・・定電流源、11
4・・・・・・電源、119・・・・・・信号源、11
5゜116・・・・・・入力端子対、118・・・・・
・出力端子、120.121・・・・・・利得制御入力
端子対。 代理人 弁理士 内 原 晋
来の利得制御増幅器の一例を示す回路図、第3図は従来
の利得制御増幅器の補足説明に用いた回路図である。 201.202,203,204,205゜206.2
07,208・・・・・・トランジスタ、209゜21
0.211,212,213,214・・・・・・抵抗
、215・・・・・・定電流源、216,217,21
8・・・・・・電源、223・・・・・・信号源、22
1,222・・・・・・入力端子対、219・・・・・
・出力端子、220・・・・・・利得制御入力端子、2
26,227・・・・・・トランジスタCB間容量、l
ot、102,103,104゜105.106・・・
・・・トランジスタ、108,109゜110.111
・・・・・・抵抗、112・・・・・・定電流源、11
4・・・・・・電源、119・・・・・・信号源、11
5゜116・・・・・・入力端子対、118・・・・・
・出力端子、120.121・・・・・・利得制御入力
端子対。 代理人 弁理士 内 原 晋
Claims (1)
- 利得制御電圧および入力信号の一方に応じて電流が制御
される電流源と、前記電流源にそれぞれエミッタ抵抗を
介して差動形式に接続されベース間に前記利得制御電圧
および前記入力信号の他方が供給される第1および第2
のトランジスタと、バイアス電圧が夫々のベースに供給
された第3および第4のトランジスタであって前記第1
および第2のトランジスタのコレクタにエミッタが第1
及び第2の抵抗を介して接続された第3および第4のト
ランジスタと、前記第3および第4のトランジスタのコ
レクタの少なくとも一方から出力信号を取り出す手段と
を含むことを特徴とする利得制御増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25350488A JPH0680999B2 (ja) | 1988-10-06 | 1988-10-06 | 利得制御増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25350488A JPH0680999B2 (ja) | 1988-10-06 | 1988-10-06 | 利得制御増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02100407A true JPH02100407A (ja) | 1990-04-12 |
JPH0680999B2 JPH0680999B2 (ja) | 1994-10-12 |
Family
ID=17252299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25350488A Expired - Lifetime JPH0680999B2 (ja) | 1988-10-06 | 1988-10-06 | 利得制御増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0680999B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6100761A (en) * | 1998-10-07 | 2000-08-08 | Microtune, Inc. | Highly linear variable-gain low noise amplifier |
US6771124B1 (en) | 2000-08-04 | 2004-08-03 | Microtune (Texas), L.P. | System and method for low-noise amplifier with a high frequency response |
-
1988
- 1988-10-06 JP JP25350488A patent/JPH0680999B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6100761A (en) * | 1998-10-07 | 2000-08-08 | Microtune, Inc. | Highly linear variable-gain low noise amplifier |
US6771124B1 (en) | 2000-08-04 | 2004-08-03 | Microtune (Texas), L.P. | System and method for low-noise amplifier with a high frequency response |
Also Published As
Publication number | Publication date |
---|---|
JPH0680999B2 (ja) | 1994-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4730168A (en) | CMOS output stage with large voltage swing and with stabilization of the quiescent current | |
JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
EP0142081B1 (en) | Signal processing circuit | |
EP0648010B1 (en) | Frequency compensation circuit for stabilising a differential amplifier with cross-coupled transistors | |
JPH0354387B2 (ja) | ||
JPH0143485B2 (ja) | ||
JPH0583003B2 (ja) | ||
JPH02100407A (ja) | 利得制御増幅器 | |
US5166983A (en) | Mute circuit for audio amplifiers | |
JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
JPH051649B2 (ja) | ||
US6028481A (en) | Rail to rail output stage of an amplifier | |
JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
JPH10209759A (ja) | 2重平衡ミクサー回路 | |
JPH0113453Y2 (ja) | ||
JPH0697744A (ja) | 電圧/電流変換回路 | |
JPS584327Y2 (ja) | 増幅回路 | |
JP3000737B2 (ja) | 出力バッファ回路 | |
JPH05175754A (ja) | 差動増幅器 | |
JPS6362132B2 (ja) | ||
JPH0152927B2 (ja) | ||
JPH0212053B2 (ja) | ||
JPS625488B2 (ja) | ||
JPH10173450A (ja) | 信号処理回路 | |
JPH0327606A (ja) | 電界効果トランジスタ増幅回路 |