JPH07114278B2 - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JPH07114278B2 JPH07114278B2 JP60024859A JP2485985A JPH07114278B2 JP H07114278 B2 JPH07114278 B2 JP H07114278B2 JP 60024859 A JP60024859 A JP 60024859A JP 2485985 A JP2485985 A JP 2485985A JP H07114278 B2 JPH07114278 B2 JP H07114278B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- buried channel
- channel region
- gate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、優れた高速動作特性を得ることができる電荷
転送装置の製造方法に関するものである。
転送装置の製造方法に関するものである。
従来の技術 従来の電荷転送装置は、第２図ａに示すような構造が代
表的なものである。この構造を得る製造方法は、シリコ
ン基板８の表面に埋め込みチャンネル領域7,10を形成す
る。このとき、埋め込みチャンネル領域の不純物濃度は
領域７の方が同10よりも大きくする。従って、多結晶シ
リコンゲート１は信号電荷の蓄積ゲート、多結晶シリコ
ンゲート２は転送のためのバリヤゲートとなっている。
このあと、表面にゲート酸化膜11を形成する。つづいて
埋め込みチャンネル領域7,10の上に２層重ね合せ構造の
多結晶シリコンゲート1,2を形成する。
表的なものである。この構造を得る製造方法は、シリコ
ン基板８の表面に埋め込みチャンネル領域7,10を形成す
る。このとき、埋め込みチャンネル領域の不純物濃度は
領域７の方が同10よりも大きくする。従って、多結晶シ
リコンゲート１は信号電荷の蓄積ゲート、多結晶シリコ
ンゲート２は転送のためのバリヤゲートとなっている。
このあと、表面にゲート酸化膜11を形成する。つづいて
埋め込みチャンネル領域7,10の上に２層重ね合せ構造の
多結晶シリコンゲート1,2を形成する。
この従来の製造方法で形成された構造での電荷転送の説
明を、第２図b,cのポテンシャルモデル図により行う。
第２図のb,cはゲート下のポテンシャルの状態を示すも
ので、寸法、位置は第２図ａと対応している。第２図ｂ
では、電極３に印加されるクロックパルスφ1がハイレ
ベル（以下“H"）、電極４に印加されるクロックパルス
φ2がロウレベル（以下“L"）の場合を示すもので、電
極３の多結晶シリコンゲート１の第１ゲート下に信号電
荷９が蓄積されている。第２図ｃでは次のパルスのタイ
ミングになり、電極３のパルスφ1が“L"、電極４のパ
ルスφ2が“H"となり、ポテンシャルの状態から信号電
荷９が図面上、右側に転送されているのがわかる。
明を、第２図b,cのポテンシャルモデル図により行う。
第２図のb,cはゲート下のポテンシャルの状態を示すも
ので、寸法、位置は第２図ａと対応している。第２図ｂ
では、電極３に印加されるクロックパルスφ1がハイレ
ベル（以下“H"）、電極４に印加されるクロックパルス
φ2がロウレベル（以下“L"）の場合を示すもので、電
極３の多結晶シリコンゲート１の第１ゲート下に信号電
荷９が蓄積されている。第２図ｃでは次のパルスのタイ
ミングになり、電極３のパルスφ1が“L"、電極４のパ
ルスφ2が“H"となり、ポテンシャルの状態から信号電
荷９が図面上、右側に転送されているのがわかる。
このように、第２図は２層多結晶シリコンゲート、埋め
込みチャンネル領域が蓄積部とバリヤ部とに別れた構造
を持つ、従来の電荷転送部を示し、２相の逆位相のパル
スにより駆動される（参考文献：電荷転送デバイス（近
代科学社）武石喜幸，香山晋訳PP22〜27）。
込みチャンネル領域が蓄積部とバリヤ部とに別れた構造
を持つ、従来の電荷転送部を示し、２相の逆位相のパル
スにより駆動される（参考文献：電荷転送デバイス（近
代科学社）武石喜幸，香山晋訳PP22〜27）。
発明が解決しようとする問題点 近年、一次元固体撮像素子を複数個配列し、被写体ある
いは紙面原稿と同じサイズにした密着型のイメージセン
サの開発が行われている。この場合、従来のレンズを使
用したタイプの一次元固体撮像素子に比べ、一画素のサ
イズが大きくなりそれに伴い電荷転送部の一段当たりの
ゲート長も大きくなる。そのため、フリンジングフィー
ルド効果が小さくなり転送効率が下がることになり、特
に高速動作時においてイメージセンサとしての機能が低
下する。
いは紙面原稿と同じサイズにした密着型のイメージセン
サの開発が行われている。この場合、従来のレンズを使
用したタイプの一次元固体撮像素子に比べ、一画素のサ
イズが大きくなりそれに伴い電荷転送部の一段当たりの
ゲート長も大きくなる。そのため、フリンジングフィー
ルド効果が小さくなり転送効率が下がることになり、特
に高速動作時においてイメージセンサとしての機能が低
下する。
問題点を解決するための手段 本発明は上記の問題点を解決するために、一導電形の半
導体基板の電荷転送部に前記基板と反対導電形の不純物
をイオン注入し第１の埋め込みチャンネル領域を形成す
る工程と、前記基板上に酸化膜を形成し、この上に多結
晶シリコンパターンを選択的に形成する工程と、前記多
結晶シリコンパターンをマスクとして、前記基板と同一
導電形の不純物をイオン注入し前記第１の埋め込みチャ
ンネル領域に隣接して前記第１の埋め込みチャンネル領
域に比べて濃度が低い第２の埋め込みチャンネル領域を
形成する工程と、前記多結晶シリコンパターンと隣接す
る他の多結晶シリコンパターンの間の一部をレジストで
覆いその他の部分が前記酸化膜が露呈するように選択的
にレジストパターンを形成する工程と、前記レジストパ
ターンをマスクにして前記基板と同一の導電形の不純物
を導入して前記第１の埋め込みチャンネル領域と前記第
２の埋め込みチャンネル領域との間に前記第２の埋め込
みチャンネル領域に比べて濃度の低い第３の埋め込みチ
ャンネル領域を形成する工程と、前記第１の埋め込み領
域の上に第１の多結晶シリコンゲートを形成する工程
と、前記第２および第３のチャンネル領域の上に共通な
第２の多結晶シリコンゲートが形成されている、電荷転
送装置の製造方法である。
導体基板の電荷転送部に前記基板と反対導電形の不純物
をイオン注入し第１の埋め込みチャンネル領域を形成す
る工程と、前記基板上に酸化膜を形成し、この上に多結
晶シリコンパターンを選択的に形成する工程と、前記多
結晶シリコンパターンをマスクとして、前記基板と同一
導電形の不純物をイオン注入し前記第１の埋め込みチャ
ンネル領域に隣接して前記第１の埋め込みチャンネル領
域に比べて濃度が低い第２の埋め込みチャンネル領域を
形成する工程と、前記多結晶シリコンパターンと隣接す
る他の多結晶シリコンパターンの間の一部をレジストで
覆いその他の部分が前記酸化膜が露呈するように選択的
にレジストパターンを形成する工程と、前記レジストパ
ターンをマスクにして前記基板と同一の導電形の不純物
を導入して前記第１の埋め込みチャンネル領域と前記第
２の埋め込みチャンネル領域との間に前記第２の埋め込
みチャンネル領域に比べて濃度の低い第３の埋め込みチ
ャンネル領域を形成する工程と、前記第１の埋め込み領
域の上に第１の多結晶シリコンゲートを形成する工程
と、前記第２および第３のチャンネル領域の上に共通な
第２の多結晶シリコンゲートが形成されている、電荷転
送装置の製造方法である。
作用 この発明によると、高転送効率の密着型イメージセンサ
が実現可能である。
が実現可能である。
実施例 本発明により形成された電荷転送装置の電荷転送部の断
面図を第１図ａに、電荷転送のポテンシャルプロファイ
ルを第１図b,cに示す。第１図ａでは、従来例の製造方
法と同じく２層の多結晶シリコンゲート、埋め込みチャ
ンネル領域を形成するが、第２のゲート長を第１のゲー
ト長の倍とする点と、埋め込みチャンネル領域を互いに
濃度の異なる３つの領域に分ける点で従来の製造方法と
異なる。第１図ａでは、１が第１のゲートとなる多結晶
シリコンゲート、２が第２のゲートとなる多結晶シリコ
ンゲート、5,6,7は埋め込みチャンネル領域で不純物の
濃度は7,6,5の順に大きくする。また、埋め込みチャン
ネル領域5,6の各領域の上に第２のゲートの多結晶シリ
コンゲート２を形成し、埋め込みチャンネル領域７の領
域の上には従来通り第１のゲートの多結晶シリコンゲー
ト１を形成する。なお、埋め込みチャンネル領域5,6,7
の各領域は同一寸法にし、従って第２ゲート長は第１ゲ
ート長の倍になっている。なお、８はシリコン基板、11
はゲート酸化膜である。電極３と電極４とを合わせた領
域が電荷転送の一段に相当する。
面図を第１図ａに、電荷転送のポテンシャルプロファイ
ルを第１図b,cに示す。第１図ａでは、従来例の製造方
法と同じく２層の多結晶シリコンゲート、埋め込みチャ
ンネル領域を形成するが、第２のゲート長を第１のゲー
ト長の倍とする点と、埋め込みチャンネル領域を互いに
濃度の異なる３つの領域に分ける点で従来の製造方法と
異なる。第１図ａでは、１が第１のゲートとなる多結晶
シリコンゲート、２が第２のゲートとなる多結晶シリコ
ンゲート、5,6,7は埋め込みチャンネル領域で不純物の
濃度は7,6,5の順に大きくする。また、埋め込みチャン
ネル領域5,6の各領域の上に第２のゲートの多結晶シリ
コンゲート２を形成し、埋め込みチャンネル領域７の領
域の上には従来通り第１のゲートの多結晶シリコンゲー
ト１を形成する。なお、埋め込みチャンネル領域5,6,7
の各領域は同一寸法にし、従って第２ゲート長は第１ゲ
ート長の倍になっている。なお、８はシリコン基板、11
はゲート酸化膜である。電極３と電極４とを合わせた領
域が電荷転送の一段に相当する。
本発明による電荷転送部での電荷転送を、第１図b,cに
より説明する。従来例と同様に２相のクロックパルスφ
1，φ2で駆動され、第１図ｂでは、電極３に印加される
パルスφ1が“H"、電極４に印加されるパルスφ2が“L"
である時のポテンシャルプロファイルを示し、電極３下
の埋め込みチャンネル領域6,7に信号電荷９が蓄積され
ている。次のタイミングでのポテンシャルプロファイル
を第１図ｃでは示しており、電極３にはパルスφ1が
“L"、電極４にはパルスφ2が“H"で印加されている。
第１図ｃでは信号電荷９が、電極４下の埋め込みチャン
ネル領域6,7に蓄積されており、図面上、右側に電荷が
転送されている。従来例のポテンシャルプロファイルに
比べ、ゲート領域が細分化された分、ポテンシャルも細
分化され、転送がスムーズに行われる。通常、転送速度
はゲート長の２乗に反比例するとされており、本発明の
構造によりゲート領域を細分化することにより、高い転
送効率が得られ、高速動作時に有利なものとなる。
より説明する。従来例と同様に２相のクロックパルスφ
1，φ2で駆動され、第１図ｂでは、電極３に印加される
パルスφ1が“H"、電極４に印加されるパルスφ2が“L"
である時のポテンシャルプロファイルを示し、電極３下
の埋め込みチャンネル領域6,7に信号電荷９が蓄積され
ている。次のタイミングでのポテンシャルプロファイル
を第１図ｃでは示しており、電極３にはパルスφ1が
“L"、電極４にはパルスφ2が“H"で印加されている。
第１図ｃでは信号電荷９が、電極４下の埋め込みチャン
ネル領域6,7に蓄積されており、図面上、右側に電荷が
転送されている。従来例のポテンシャルプロファイルに
比べ、ゲート領域が細分化された分、ポテンシャルも細
分化され、転送がスムーズに行われる。通常、転送速度
はゲート長の２乗に反比例するとされており、本発明の
構造によりゲート領域を細分化することにより、高い転
送効率が得られ、高速動作時に有利なものとなる。
本発明の製造方法による実施例は第１図ａに示した通
り、埋め込みチャンネル領域を互いに濃度の異なる３つ
の領域に分け、２層の多結晶シリコンゲート構造を持つ
電荷転送部により構成されるが、さらに第３図，第４図
を用い、製造方法を詳しく説明する。
り、埋め込みチャンネル領域を互いに濃度の異なる３つ
の領域に分け、２層の多結晶シリコンゲート構造を持つ
電荷転送部により構成されるが、さらに第３図，第４図
を用い、製造方法を詳しく説明する。
まず、第３図ａに示すようにシリコン基板８の表面の電
荷転送部全面に、基板と反対導電形のイオンを注入し、
埋め込みチャンネル領域７を形成する。その後、ゲート
酸化膜11を成長させ、第１の多結晶シリコンゲート１を
選択的に形成する。次に第３図ｂに示すように、シリコ
ン基板８と同一導電形の注入イオン12で、注入量は第３
図ａで行われたイオン注入の注入量のおよそ３分の１
を、全面にイオン注入する。第３図ｃに示すように、第
３図ｂのイオン注入により、埋め込みチャンネル領域７
の第１の多結晶シリコンゲート１の下方領域以外が打ち
返され、不純物濃度がおよそ領域７の不純物濃度の３分
の２の埋め込みチャンネル領域６が形成される。次に、
第３図ｄに示すように、フォトレジスト膜13を、多結晶
シリコンゲート１のパターンと隣接する他の多結晶シリ
コンゲート１のパターンとの間で第２の埋め込みチャン
ネル領域の上部に残存するようにパターニングし、その
後、第３図ｂで行ったイオン注入と同一種，同一注入量
のイオン注入を実施する。その結果、第３図ｅに示すよ
うに、第３図ｄのイオン注入により、さらに打ち返され
不純物濃度が領域７の不純物濃度の３分の１の埋め込み
チャンネル領域５が形成される。
荷転送部全面に、基板と反対導電形のイオンを注入し、
埋め込みチャンネル領域７を形成する。その後、ゲート
酸化膜11を成長させ、第１の多結晶シリコンゲート１を
選択的に形成する。次に第３図ｂに示すように、シリコ
ン基板８と同一導電形の注入イオン12で、注入量は第３
図ａで行われたイオン注入の注入量のおよそ３分の１
を、全面にイオン注入する。第３図ｃに示すように、第
３図ｂのイオン注入により、埋め込みチャンネル領域７
の第１の多結晶シリコンゲート１の下方領域以外が打ち
返され、不純物濃度がおよそ領域７の不純物濃度の３分
の２の埋め込みチャンネル領域６が形成される。次に、
第３図ｄに示すように、フォトレジスト膜13を、多結晶
シリコンゲート１のパターンと隣接する他の多結晶シリ
コンゲート１のパターンとの間で第２の埋め込みチャン
ネル領域の上部に残存するようにパターニングし、その
後、第３図ｂで行ったイオン注入と同一種，同一注入量
のイオン注入を実施する。その結果、第３図ｅに示すよ
うに、第３図ｄのイオン注入により、さらに打ち返され
不純物濃度が領域７の不純物濃度の３分の１の埋め込み
チャンネル領域５が形成される。
このように、埋め込みチャンネル領域が３つの濃度の異
なる領域に細分化され、不純物濃度は高い順に領域7,6,
5となる。
なる領域に細分化され、不純物濃度は高い順に領域7,6,
5となる。
次に、第３図ｆに示すように、領域5,6上にゲート酸化
膜を新たに成長させ、さらに第２の多結晶シリコンゲー
ト２を形成する。最後に、第３図ｇのように表面のパシ
ベーション膜14を成長させ拡散工程を完成させる。
膜を新たに成長させ、さらに第２の多結晶シリコンゲー
ト２を形成する。最後に、第３図ｇのように表面のパシ
ベーション膜14を成長させ拡散工程を完成させる。
なお、電荷転送装置以外の半導体基板領域に対して、周
辺回路、光電変換部などを作り込むが、よく知られたシ
リコンゲート形MOSトランジスタの製造プロセスが採用
され、本実施例の電荷転送装置の製造方法と十分に整合
性がある。
辺回路、光電変換部などを作り込むが、よく知られたシ
リコンゲート形MOSトランジスタの製造プロセスが採用
され、本実施例の電荷転送装置の製造方法と十分に整合
性がある。
発明の効果 本発明により、１ゲート長の寸法が大きくなる密着型の
一次元の固体撮像素子において、ゲート領域の細分化に
より、高い転送効率を得、特に高速動作時に効果が大と
なる。
一次元の固体撮像素子において、ゲート領域の細分化に
より、高い転送効率を得、特に高速動作時に効果が大と
なる。
第１図は本発明の一実施例によって得られる電荷転送装
置の構造断面図とポテンシャルモデル図、第２図は従来
の電荷転送装置の構造断面図とポテンシャルモデル図、
第３図は本発明の製造方法を説明するための製造工程図
である。 １……第１の多結晶シリコンゲート、２……第２の多結
晶シリコンゲート、3,4……クロックパルスが印加され
る電極、5,6,7,10……埋め込みチャンネル領域、８……
シリコン基板、９……信号電荷、11……ゲート酸化膜、
12……注入イオン、13……フォトレジスト膜、14……表
面パシベーション膜。
置の構造断面図とポテンシャルモデル図、第２図は従来
の電荷転送装置の構造断面図とポテンシャルモデル図、
第３図は本発明の製造方法を説明するための製造工程図
である。 １……第１の多結晶シリコンゲート、２……第２の多結
晶シリコンゲート、3,4……クロックパルスが印加され
る電極、5,6,7,10……埋め込みチャンネル領域、８……
シリコン基板、９……信号電荷、11……ゲート酸化膜、
12……注入イオン、13……フォトレジスト膜、14……表
面パシベーション膜。
Claims (1)
- 【請求項１】一導電形の半導体基板の電荷転送部に前記
基板と反対導電形の不純物をイオン注入し第１の埋め込
みチャンネル領域を形成する工程と、前記基板上に酸化
膜を形成し、この上に多結晶シリコンパターンを選択的
に形成する工程と、前記多結晶シリコンパターンをマス
クとして、前記基板と同一導電形の不純物をイオン注入
し前記第１の埋め込みチャンネル領域に隣接して前記第
１の埋め込みチャンネル領域に比べて濃度が低い第２の
埋め込みチャンネル領域を形成する工程と、前記多結晶
シリコンパターンと隣接する他の多結晶シリコンパター
ンの間の一部をレジストで覆いその他の部分が前記酸化
膜が露呈するように選択的にレジストパターンを形成す
る工程と、前記レジストパターンをマスクにして前記基
板と同一の導電形の不純物を導入して前記第２の埋め込
みチャンネル領域に隣接させて前記第２の埋め込みチャ
ンネル領域に比べて濃度の低い第３の埋め込みチャンネ
ル領域を形成する工程と、前記第１の埋め込み領域の上
に第１の多結晶シリコンゲートを形成する工程と、前記
第２および第３のチャンネル領域の上に共通な第２の多
結晶シリコンゲートを形成することを特徴とする電荷転
送装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024859A JPH07114278B2 (ja) | 1985-02-12 | 1985-02-12 | 電荷転送装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024859A JPH07114278B2 (ja) | 1985-02-12 | 1985-02-12 | 電荷転送装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61184877A JPS61184877A (ja) | 1986-08-18 |
| JPH07114278B2 true JPH07114278B2 (ja) | 1995-12-06 |
Family
ID=12149940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60024859A Expired - Lifetime JPH07114278B2 (ja) | 1985-02-12 | 1985-02-12 | 電荷転送装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114278B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910569A (en) * | 1988-08-29 | 1990-03-20 | Eastman Kodak Company | Charge-coupled device having improved transfer efficiency |
| JP2768312B2 (ja) * | 1995-06-02 | 1998-06-25 | 日本電気株式会社 | 電荷転送装置、その駆動方法及び製造方法 |
-
1985
- 1985-02-12 JP JP60024859A patent/JPH07114278B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61184877A (ja) | 1986-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPS61212057A (ja) | Ｃｃｄの製造法 | |
| JPH10135439A (ja) | 固体撮像装置とその製造方法 | |
| US5401679A (en) | Method of manufacturing charge transfer device | |
| JPH07114278B2 (ja) | 電荷転送装置の製造方法 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JP2936153B2 (ja) | 固体撮像素子の製造方法 | |
| JPH079982B2 (ja) | 電荷転送装置 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| KR0165326B1 (ko) | 전하전송소자 및 그 제조방법 | |
| JPH0365904B2 (ja) | ||
| JP3384509B2 (ja) | 固体撮像素子 | |
| JP2784111B2 (ja) | 固体撮像素子の製造方法 | |
| KR100359767B1 (ko) | 고체촬상소자의 제조 방법 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3467918B2 (ja) | 固体撮像素子の製造方法及び固体撮像素子 | |
| JPH03181171A (ja) | 固体撮像素子およびその製造方法 | |
| JPS58125975A (ja) | 固体撮像素子 | |
| JPH0231858B2 (ja) | Denkatensosochi | |
| JPH0316170A (ja) | 半導体装置 | |
| JPH0785505B2 (ja) | 自己整合によりｃｃｄチャンネルを作製する方法 | |
| JPH05190830A (ja) | 固体撮像素子の製造方法 | |
| JP3076415B2 (ja) | 固体撮像装置の製造方法 | |
| JP2712424B2 (ja) | 電荷転送装置の製造方法 | |
| JP2835754B2 (ja) | 半導体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |