JPS61184877A - 電荷転送装置の製造方法 - Google Patents

電荷転送装置の製造方法

Info

Publication number
JPS61184877A
JPS61184877A JP60024859A JP2485985A JPS61184877A JP S61184877 A JPS61184877 A JP S61184877A JP 60024859 A JP60024859 A JP 60024859A JP 2485985 A JP2485985 A JP 2485985A JP S61184877 A JPS61184877 A JP S61184877A
Authority
JP
Japan
Prior art keywords
region
gate
charge transfer
substrate
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60024859A
Other languages
English (en)
Other versions
JPH07114278B2 (ja
Inventor
Hiroshi Oishi
大石 博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60024859A priority Critical patent/JPH07114278B2/ja
Publication of JPS61184877A publication Critical patent/JPS61184877A/ja
Publication of JPH07114278B2 publication Critical patent/JPH07114278B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833Buried channel CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、優れた高速動作特性を得ることができる電荷
転送装置の製造方法に関するものである。
従来の技術 従来の電荷転送装置は、第2図aに示すような構造が代
表的なものである。この構造では、2層重ね合せ構造の
多結晶シリコンゲート1,2下にみ 埋め込)ヤンネル7.1oが形成されている。また、埋
め込みチャンネルの不純物濃度は領域7の方が同1oよ
りも大きい。従って、ゲート1は信号電荷の蓄積ゲート
、ゲート2は転送のだめのバリヤゲートとなっている。
なお、図中、8はンリコン基板、11はゲート酸化膜で
ある。
この従来構造での電荷転送の説明を、第2図す。
Cのポテンシャルモデル図により行う。第2図のす、c
はゲート下のポテンシャルの状態を示すもので、寸法1
位置は第2図aと対応している。第2図すでは、電極3
に印加されるクロックパルスφ、がハイレベル(以下゛
′■″)、電極4に印加されるクロックパルスφ2がロ
ウレベル(以下II L I+ )の場合を示すもので
、電極3の第1ゲート下に信号電荷9が蓄積されている
。第2図Cでは次のパルスのタイミングになり、電極3
のパルスφ、が“L″、電極4のパルスφ2が1H″と
なり、ポテンシャルの状態から信号電荷9が図面上、右
側に転送されているのがわかる。
このように、第2図は2層多結晶シリコンゲート、埋め
込みチャンネル部が蓄積部とバリヤ部とに別かれた構造
を持つ、従来の電荷転送部を示し、2相の逆位相のパル
スにより駆動される。(参考文献°電荷転送デバイス(
近代科学社)武石喜幸。
香山晋訳PP22〜27) 発明が解決しようとする問題点 近年、−次元固体撮像素子を複数個配列し、被写体ある
いは紙面原稿と同じサイズにした密着型のイメージセン
サの開発が行われている。この場合、従来のレンズを使
用したタイプの一次元固体撮像素子に比べ、一画素のサ
イズが大きくなりそれに伴い電荷転送部の一段当りのゲ
ート長も大きくなる。そのため、フリンジングフィール
ド効果が小さくなシ転送効率が下がることになシ、特に
高速動作時においてイメージセンサとしての機能が低下
する。
問題点を解決するための手段 本発明は上記問題点に鑑み、埋め込みチャンネル部を互
いに濃度の異なる3つの領域に等分して形成し、最も不
純物濃度の大きい領域を第1ゲート下に形成し、他の2
つの領域が第2ゲート下に形成することによシ、ゲート
領域を細分化して、この問題の解決をはかるものである
作用 この発明によると、高゛転送効率の密着型イメージセン
サが実現可能である。
実施例 本発明により形成された電荷転送装置の電荷転送部の断
面図を第1図aに、電荷転送のポテンシャルプロファイ
ルを第1図す、cに示す。第1図aでは、従来例の構造
と同じく2層の多結晶シリコンゲート、埋め込みチャン
ネル部を持つが、第1と第2のゲート長が第2が第1の
倍となっている点と埋め込みチャンネル部が互いに濃度
の異なる3つの領域に分かれる点が従来構造と異なる。
第1図aでは、1が第1多結晶シリコンゲート、2が第
2多結晶シリコンゲー)、5,8.7は埋め込み領域の
チャンネル部で不純物の濃度は7゜6.5の順に大きく
なっている。また、5,6の各領域は第2多結晶シリコ
ンゲート2下に形成され、7の領域は従来通り第1多結
晶シリコンゲート下1に形成されている。なお、6,6
.7の各領域は同一寸法であり、従って第2ゲート長は
第1ゲート長の倍になっている。8はシリコン基板、1
1はゲート酸化膜である。電極3と電極4とを合わせた
領域が電荷転送の一段に相当する。
本発明による電荷転送部での電荷転送を、第1図す、c
により説明する。従来例と同様に2相のクロックパルス
φ7.φ2で駆動され、第1図すでは、電極3に印加さ
れるパルスφ、が°t HI?、電極4に印加されるパ
ルスφ2がL″である時のポテンシャルプロファイルを
示し、電極3下の埋め込みチャンネル領域6.了に信号
電荷9が蓄積されている。次のタイミングでのポテンシ
ャルプロファイルを第1図Cでは示しておシ、電極3に
はパルスφ、が“L、′、電極4にはパルスφ2がB 
H11で印加されている。第1図Cでは信号電荷9が、
電極4下の埋め込みチャンネル領域6,7に蓄積されて
おり、図面上、右側に電荷が転送さイ れている。従来例のポテンシャルプロフッ茅に比べ、ゲ
ート領域が細分化された分、ポテンシャルも細分化され
、転送がスムーズに行われる。通常、転送速度はゲート
長の2乗に反比例するとされており、本発明の構造によ
シゲート領域を細分化することにより、高い転送効率が
得られ、高速動作時に有利なものとなる。
本発明の製造方法による実施例は第1図乙に示した通り
、埋め込みチャンネル部を互いに濃度の異なる3つの領
域に分け、2層の多結晶シリコンゲート構造を持つ電荷
転送部によシ構成されるが、さらに第3図、第4図を用
い、製造方法を詳しく説明する。
まず、第3図aはシリコン基板8の表面の電荷転送部全
面に、基板と反対導電形のイオンを注入し、埋め込みチ
ャンネル7の領域を形成する。その後、ゲート酸化膜1
1を成長させ、第1多結晶シリコンゲート1を形成する
工程まで処理されている。次に第3図すでは、基板8と
同一導電形で、注入量は第3図aで行われたイオン注入
の注入量のおよそ3分の1を、全面にイオン注入する。
第3図Cでは、第3図のイオン注入により、埋め込みチ
ャンネル領域7が第1ゲート1下以外打ち返され、不純
物濃度がおよそ領域7の3分の2の領域6が形成される
。次に、第3図dでは、フォトレジスト膜13がマスク
合せ工程によりパターニングされ、その後、第3図すで
行ったイオン注入と同一種、同一注入量のイオン注入を
実施する。
その結果、第3図gに示すように、第3図dのイオン注
入によシ、さらに打ち返され不純物濃度が領域7の3分
の1の領域6が形成される。
このように、埋め込みチャンネル領域が3つの濃度の異
なる領域に細分化され、不純物濃度は高い順に領域7,
6.5となる。
次に、第3図fでは、領域6,6上にゲート酸化膜を新
たに成長させ、さらに第2多結晶シリコンゲート2を形
成する。最後に、第3図gのように表面のパシベーショ
ン膜14を成長させ拡散工程を完成させる。
なお、電荷転送装置以外の半導体基板領域に対して、周
辺回路、光電変換部などを作り込むが、よく知られたシ
リコンゲート形MOSトランジスタの製造プロセスが採
用され、本実施例の電荷転送装置の製造方法と十分に整
合性がある。
発明の効果 本発明により、1ゲート長の寸法が犬きくなる密着型の
一次元の固体撮像素子において、ゲート領域の細分化に
より、高い転送効率を得、特に高速動作時に効果が犬と
なる。
【図面の簡単な説明】
第1図は本発明の一実施例によって得られる電荷転送装
置の構造断面図とポテンシャルモデル図、第2図は従来
の電荷転送装置の構造断面図とポテンシャルモデル図、
第3図は本発明の製造方法を説明するための製造工程図
である。 1・・・・・・第1多結晶シリコンゲート、2・・・・
・・第2多結晶シリコンゲート、3.4・・・・・・ク
ロックパルスが印加される電極、6,6,7.10・・
・・・・埋め込みチャンネル、8・・・・・・シリコン
基板、9・・・・・・信号電荷、11・・・・・・ゲー
ト酸化膜、12・・・・・・注入イオン、13・・・・
・・フォトレジスト膜、14・・・・・・表面パシベー
ション膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 wI3図       1 (d) δ

Claims (1)

    【特許請求の範囲】
  1. 一導電形の半導体基板表面に、基板と反対の導電形を有
    し、互いに濃度の異なる3つの埋め込みチャンネル領域
    をフォトレジストを用いたイオン注入法により濃度順に
    直列に配列し、基板上部には2層の多結晶シリコンゲー
    ト重ね合せ構造を用い、最も濃度の高い埋め込みチャン
    ネル領域は第1多結晶シリコンゲート下に形成し、他の
    2つの埋め込みチャンネル領域は第2多結晶シリコンゲ
    ート下に形成することを特徴とする電荷転送装置の製造
    方法。
JP60024859A 1985-02-12 1985-02-12 電荷転送装置の製造方法 Expired - Lifetime JPH07114278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60024859A JPH07114278B2 (ja) 1985-02-12 1985-02-12 電荷転送装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60024859A JPH07114278B2 (ja) 1985-02-12 1985-02-12 電荷転送装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61184877A true JPS61184877A (ja) 1986-08-18
JPH07114278B2 JPH07114278B2 (ja) 1995-12-06

Family

ID=12149940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60024859A Expired - Lifetime JPH07114278B2 (ja) 1985-02-12 1985-02-12 電荷転送装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07114278B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03501909A (ja) * 1988-08-29 1991-04-25 イーストマン コダック カンパニー 電荷結合素子の製造方法
US5914506A (en) * 1995-06-02 1999-06-22 Nec Corporation Charge coupled device having two-layer electrodes and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03501909A (ja) * 1988-08-29 1991-04-25 イーストマン コダック カンパニー 電荷結合素子の製造方法
US5914506A (en) * 1995-06-02 1999-06-22 Nec Corporation Charge coupled device having two-layer electrodes and method of manufacturing the same

Also Published As

Publication number Publication date
JPH07114278B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
JP3225939B2 (ja) 固体撮像装置及びその製造方法
JP2874668B2 (ja) 固体撮像装置の製造方法
US6680222B2 (en) Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
JPS61184877A (ja) 電荷転送装置の製造方法
US6369413B1 (en) Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
JP2964571B2 (ja) 固体撮像素子
JP2909158B2 (ja) 電荷結合装置
JPS61184876A (ja) 電荷転送装置
JPS6312162A (ja) 半導体装置およびその製造方法
JP2936153B2 (ja) 固体撮像素子の製造方法
JP2991488B2 (ja) 電荷転送装置
JPH03181171A (ja) 固体撮像素子およびその製造方法
JP3176300B2 (ja) 固体撮像装置及びその製造方法
JPH03259570A (ja) 電荷転送素子およびその製造方法
JPH0355854A (ja) 半導体装置およびその製造方法
JP2885160B2 (ja) 電荷転送装置及びその製造方法
JPS63302553A (ja) 電荷転送装置の製造方法
JPS62269355A (ja) 固体撮像素子
JPH0465165A (ja) 電荷結合装置およびその製造方法
JPH04207077A (ja) 固体撮像素子の製造方法
JPH036836A (ja) 電荷転送装置
JP2867469B2 (ja) 電荷転送装置及びその製造方法
JPH03108730A (ja) 電荷結合素子
JPH05190830A (ja) 固体撮像素子の製造方法
JP2000040815A (ja) 固体撮像デバイスの製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term