JPH0697414A

JPH0697414A - 固体撮像装置

Info

Publication number: JPH0697414A
Application number: JP4242960A
Authority: JP
Inventors: Hiroshi Hatae; 博波多江; Toshibumi Ozaki; 俊文尾崎; Haruhisa Ando; 治久安藤; Hajime Akimoto; 秋元　　肇
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-09-11
Filing date: 1992-09-11
Publication date: 1994-04-08

Abstract

(57)【要約】【目的】本発明は、S/N比が高い固体撮像素子を提供
することにある。【構成】各垂直CCDレジスタ毎に電荷検出器、帯域制
限手段を設ける。また、帯域制限手段で用いる容量を、
アルミの遮光膜を用いて形成する。【効果】各垂直CCDレジスタ毎に電荷検出器を設ける
ことで信号の周波数帯域を下げ、それだけ帯域制限手段
を用いて雑音帯域を制限できるので、S/N比が高い撮像
素子を構成することが可能である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＣＤレジスタを用い
た固体撮像装置に関し、とくに高感度の撮像装置に関す
る。

【０００２】

【従来の技術】ビデオカメラなどの小型化、高解像度化
の要求は強く、そのため撮像素子の光学系は小さくなり
また画素数は増加している。そのため、画素の面積は小
さくなるため、それに伴い画素で発生する信号は小さく
なる。そのため、同じS/Nを確保するためには、発生雑
音を小さくする必要がある。

【０００３】従来の固体撮像素子では、垂直CCDで運ば
れてきた電荷を１ライン分同時に水平CCDに転送し、水
平CCDの端部に設けられた１つのアンプにより読み出さ
れている。例えば、1991年 ISSCC DIGEST OF TECHNICAL
PAPERS (アイ・エス・エス・シー・シータ゛イシ゛ェストオフ゛テクニカルヘ゜ーハ゜ー)
pp208〜209で発表された例などである。

【０００４】

【発明が解決しようとする課題】ここで、CCD型固体撮
像素子で発生する雑音は、出力アンプのMOSトランジス
タで発生する熱雑音が支配的である。この熱雑音は、次
の式で表すことができる。 V2n=4kT(2/3)(1/gm)fB (V2) kはボルツマン定数、Tは絶対温度、gmは相互コンダクタ
ンス、fBは周波数帯域を表す。従来方式では１つの電荷
検出器ですべての画素信号を電圧に変換しているため、
信号の周波数帯域が大きくなってしまう。そのため、fB
で表すことができるアンプの周波数帯域もそれ以上に大
きくしなければならず、雑音の通過成分も大きくなって
しまう。

【０００５】

【課題を解決するための手段】そこで本発明では、信号
の周波数帯域を小さくするため、各垂直CCDごとにアン
プと信号の帯域を制限するためのフィルタを設ける。

【０００６】

【作用】各垂直CCDごとにアンプが設けられているた
め、アンプには１水平走査期間に１回しか信号が入力さ
れず、信号の周波数帯域は大幅に小さくなる。そこで、
アンプの周波数帯域をローパスフィルタを用いて制限す
る。これにより、同時にトランジスタで発生する熱雑音
の帯域も制限することができ、雑音成分を小さくするこ
とができる。

【０００７】

【実施例】実施例１まず、図１を用いて構成について説明する。ここで、１
０１は垂直ＣＣＤレジスタ、１０２は電荷検出器、１０
３は帯域制限手段、１０４はCDS回路、１０５は列選択
手段、１０６はホトダイオード、１０７は受光部、１０
８は出力信号線、１０９は水平走査回路である。本実施
例は、ライン毎にアンプを設け、かつ信号帯域を制限す
ることに特徴がある。

【０００８】次に全体の動作について説明する。この図
においてホトダイオード１０８に発生した信号電荷は、
垂直ＣＣＤレジスタ１０１により転送され、電荷検出器
１０２により電圧に変換される。その後帯域制限手段１
０３により信号の周波数帯域が制限され、次にCDS回路
１０４により電荷検出器１０２で発生したリセット雑音
が抑圧される。そして水平走査回路１０９によって選択
された列選択手段１０５により信号が選択され出力され
る。

【０００９】次に図２、図３を用いて、１ラインに注目
して動作を説明する。ここで、２１は電荷を検出するた
めのフローティング・ディフュージョンである。ある時
刻に初段ソースフォロアのゲート容量に蓄えられてい
た、直前の信号電荷がRGにパルスを与えることでリセッ
トされる。この時端子Aは、リセット電位になる。B点
は、初段ソースフォロアの出力インピーダンスと帯域制
限容量Coutで決まる時定数だけ遅れて、リセット電位が
確定する。B点でリセット電位が確定したとき、クラン
プパルスCLPにパルスが入力され、そのリセット電位が
クランプされる。次に、入力パルスにより信号電荷が端
子Aに入力される。すると、端子Aは、信号電荷の分だけ
電位が下がる。そしてB点は、リセット時と同様に時定
数だけ遅れて信号電位が確定する。この時、ホールドパ
ルスHPにパルスを与え、その時の電位をC点に蓄える。C
点には、信号電位とリセット電位の差の電位が蓄えられ
る。その後、列選択パルスSP(n)にパルスを与え、出力
信号線１０８に信号を出力する。この動作において、信
号電位を検出している時間とリセット電位を検出してい
る時間を同じにしている。これは、後段のCDS回路で信
号電位とリセット電位の差を取るときに、2つの電位が
同一の帯域で制限され、同レベルの雑音成分を持つ必要
があるためである。つまり、一方だけが雑音成分が低い
信号であっても、差を取った信号は雑音成分が大きくな
るためである。

【００１０】このような構成により、初段ソースフォロ
アの出力インピーダンスと帯域制限容量Coutで構成され
る低域通過フィルタで帯域を制限できるため、出力信号
中に含まれる雑音成分を小さくできる。また、この回路
はCDS回路を内蔵しているため、直前の電荷をリセット
したときの電位のばらつきで発生するリセット雑音も同
時に抑圧することができる。従来の様に、外付けでCDS
回路を構成する必要がないので、周辺回路の削減とな
る。

【００１１】この構成において、水平ブランキング期間
だけを用いて、アンプを動作させても良い。このように
すると、映像信号期間中にリセットパルスなどのパルス
を印可する必要がないので、映像信号へパルスに起因す
る雑音が飛び込む可能性がなくなる。

【００１２】以上の構成は、垂直CCD毎にアンプを設け
たものであるが、もちろん複数の垂直CCDにつき1つのア
ンプを設け、時分割で使用しても良い。この構成では、
アンプの総数を減らすことができるので、消費電力を減
らすことができる。

【００１３】実施例２次に、本発明の他の実施例を図４を用いて説明する。本
実施例は、帯域制限容量１０３の直前に負帰還増幅器４
１を設けていることに特徴がある。ここで、４２は帰還
抵抗であり、他は図２と同じである。本回路では、CDS
回路１０４と列選択手段１０５において、スイッチング
動作時にリセット雑音が発生する。本実施例では、この
リセット雑音の影響を小さくするため、前段に設けた負
帰還増幅器４１で増幅する。このようにすると、同じリ
セット雑音が発生した場合、信号成分が大きくなってい
るので、S/Nは大きくなる。また、増幅段として直列ー直
列帰還の増幅器を用いることで、増幅器の出力インピー
ダンスを上げている。具体的には、帰還抵抗４２がない
場合、増幅器の出力インピーダンスは、近似的に負荷抵
抗値RLとなる。しかし、RFの値を持つ帰還抵抗４２を用
いて直列ー直列帰還の増幅器とすることで、出力インピ
ーダンスはRL(1+gmRF)となり、(1+gmRF)倍になり、同じ
帯域を制限する場合、帯域制限容量１０３の値を小さく
することができる。また、電圧利得に関しても帰還抵抗
４２がない場合、gmRLで決まり、チャネル長のばらつき
に起因するgmのばらつきが、電圧利得のばらつきに影響
していた。しかし、帰還抵抗４２を用い直列ー直列帰還
の増幅器とすることで、gmが大きい場合電圧利得はRL/R
Fで決まり、列間の電圧利得のばらつきを小さくするこ
とができる。

【００１４】以上は、フローティング・ディフュージョ
ンを用いて構成した場合であるが、フローティング・ゲ
ート（197391年 ISSCC DIGEST OF TECHNICAL PAPERS (ア
イ・エス・エス・シー・シータ゛イシ゛ェストオフ゛テクニカルヘ゜ーハ゜ー) pp154〜15
5参照）を用いても可能である。フローティング・ゲー
トを用いると、直流分をカットした信号を得られるた
め、次段のアンプにおいて電源電圧の半分付近に動作点
を持っていくことが容易にできる。そのため、電源電圧
を最大限に用いたダイナミックレンジを得ることができ
る。

【００１５】実施例３本発明の他の実施例について、図５を用いて説明する。
本実施例は、２つの帯域制限容量１０３、５３を用い
て、信号成分とリセット雑音成分を別々に帯域制限する
ことに特徴がある。ここで、５１は信号成分選択MOSト
ランジスタ、５２はリセット雑音成分選択用MOSトラン
ジスタ、５３はリセット雑音成分用帯域制限容量、５４
はリセット雑音成分用列選択MOSトランジスタであり、
他は図２と同じである。実施例１の動作において、端子
Aに信号成分が入力されているときは、信号成分選択MOS
トランジスタ５１をオンに、端子Aにリセット雑音成分
が入力されているときは、リセット雑音成分選択MOSト
ランジスタ５２をオンにする。すると、信号成分用帯域
制限容量１０３に信号成分が、リセット雑音成分用帯域
制限容量５３にリセット雑音成分が蓄積する。そして、
列が選択されたときにリセット雑音成分用列選択MOSト
ランジスタ５４と信号成分用列選択MOSトランジスタ１
０５を順にオンする。すると、出力信号線には、リセッ
ト雑音成分と信号成分が順に出力され、外付けのCDS回
路に入力される。

【００１６】CDS回路で発生する雑音は、図２で示され
るクランプ容量CLとホールド容量Chに依存している。こ
れらの容量をできるだけ大きくすると発生する雑音は小
さくなる。本実施例では、リセット雑音成分と信号成分
を順に出力する事により、外付けでCDSをかけることが
できる。外付けでCDSをかけることにより、クランプ容
量CLとホールド容量Chの値を大きくすることができるた
め、CDS回路で発生する雑音を小さくすることができ
る。

【００１７】実施例４他の本発明の実施例について、図６、図９を用いて説明
する。本実施例は、帯域制限容量として遮光アルミを利
用することに特徴がある。ここで、図６において６１は
帯域制限容量であり、他は図２と同じである。また、図
９において９１はn型の半導体基板、９２はp型のウェ
ル、９３はホトダイオードを形成するn型層、９４はVCC
D用の濃いp型のウェル、９５は埋め込みCCDを形成するn
型層、９６はCCDを構成する電極、９７は遮光用のアル
ミである。より雑音を小さくするためには、帯域幅を狭
くすることが必要である。そのためには、帯域制限容量
に大きな値を必要とする。そこで、図９における各列の
垂直CCD上を覆っている遮光アルミ９７と垂直CCD電極９
６間で形成される容量を利用する。この領域は、図６に
おいて６１で表すことができる。このように、チップ面
積の増加を伴わず、広い面積で容量を形成することがで
きる。以上は、遮光アルミ９７と垂直CCD電極９６を盛
用いて容量を形成する場合であるが、もちろん図１０で
示される様に遮光アルミの上にさらに容量形成用電極２
０１を設けも良い。層間膜として誘電率が大きなタンタ
ルオキサイドを用いると、大きな容量が得られ、それだ
け周波数帯域を制限でき雑音を小さくすることができ
る。

【００１８】実施例５他の本発明の実施例について、図８を用いて説明する。
本実施例は、帯域制限容量を電荷検出器後に設けること
に特徴がある。ここで、８１は増幅器であり、他は図２
と同じである。このような構成では、CDS回路１０４と
列選択手段１０５において発生する雑音は、増幅器８１
のため小さく見え、かつ電荷検出器１０２の出力インピ
ーダンスと帯域制限容量１０３で低域通過フィルタが構
成される。そのため、このフィルタにより雑音成分は制
限され、かつ帰還抵抗４２で発生する雑音がなくなるた
め、より低雑音化が可能である。

【００１９】実施例６他の本発明の実施例について、図７を用いて説明する。
本実施例は、容量を形成する遮光アルミに、MOSスイッ
チ７２を介して電圧発生手段７１を設けることに特徴が
ある。より大きな容量を得るためには、図９における遮
光アルミ９７とその下を走っている垂直CCD電極９６間
の膜厚は、薄い方が良い。しかし、垂直CCD電極９６に
は、例えばホトダイオードからの信号読みだし時に振幅
15(V)のパルスが与えられるため、膜厚を余り薄くする
と、耐圧を超えてしまう。電圧発生手段７１を用いて信
号読みだしパルスが与えられるまえにB点に適当な電位
を与える。これにより、相対的に遮光アルミ９７とその
下を走っている垂直CCD電極９６間の電圧は小さくな
る。そのため、膜厚を薄くすることができ、それゆえ大
きな容量を得ることができる。

【００２０】

【発明の効果】本発明の構成により信号帯域を下げるこ
とができるため、それだけ帯域制限手段により雑音帯域
も狭くすることができ、S/N比が良い固体撮像装置が可
能となる。

【００２１】

【図面の簡単な説明】

【図１】本発明の全体構成図。

【図２】一ラインの回路図。

【図３】動作を説明するタイミングチャート。

【図４】帰還アンプを設けた他の実施例を説明する図。

【図５】信号電位とリセット電位の両方を出力する他の
実施例を説明する図。

【図６】遮光アルミを用いて帯域制限容量を実現する説
明図。

【図７】帯域制限容量に予め電位を与える実施例を説明
する図。

【図８】他の実施例を説明する図。

【図９】帯域制限容量を説明する図。

【図１０】帯域制限容量の他の実施例を説明する図。

【符号の説明】

１０１−垂直ＣＣＤレジスタ、１０２−電荷検出器、１
０３−帯域制限手段１０４−CDS回路、１０５−列選択手段、１０６−ホト
ダイオード１０７−受光部、１０８−出力信号線、１０９−水平走
査回路

フロントページの続き (72)発明者秋元肇東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に2次元上に形成された光電
変換手段と、複数個の該光電変換手段に隣接して形成さ
れた垂直CCDレジスタとCCDレジスタ毎に電荷検出器を設
けたことを特徴とする固体撮像装置。
【請求項２】電荷検出器の出力端に、帯域を制限する手
段を設けたことを特徴とする請求項１に記載の固体撮像
装置。
【請求項３】帯域制限手段は、電荷検出器出力端に設け
られた容量であることを特徴とする請求項２に記載の固
体撮像装置。
【請求項４】容量は、上記各垂直CCDレジスタ上の光遮
光膜を第一の電極とすることを特徴とする請求項３に記
載の固体撮像装置。
【請求項５】容量は、上記各CCDレジスタ上の遮光膜形
成領域の上部もしくは下部に第二の電極を形成すること
を特徴とする請求項３に記載の固体撮像装置。
【請求項６】容量は、容量の電極間にタンタルオキサイ
ドを用いることを特徴とする請求項４又は５に記載の固
体撮像装置。
【請求項７】垂直CCDからの信号電圧が印加される容量
の電極とは異なるもい一方の電極に、電極間の電圧が小
さくなるように与えることを特徴とする請求項４又は５
に記載の固体撮像装置。
【請求項８】複数の上記CCDレジスタ毎に電荷検出手段
を設けることを特徴とする請求項１に記載の固体撮像装
置。
【請求項９】各列の出力増幅器毎に信号のないときの出
力と信号のある時の出力の差を検知する差動手段を設け
たことを特徴とする請求項１に記載の固体撮像装置。
【請求項１０】電荷検出器と上記差動手段の間に、増幅
手段を設けることを特徴とする請求項９に記載の固体撮
像装置。
【請求項１１】上記増幅手段を負帰還アンプにすること
を特徴とする請求項１０に記載の固体撮像装置。
【請求項１２】信号のないときの出力と信号のある時の
出力を異なる帯域制限手段で周波数帯域を制限し、交互
に出力することを特徴とする請求項９に記載の固体撮像
装置。
【請求項１３】上記電荷検出器をフローティング・ゲー
トで構成することを特徴とする請求項１に記載の固体撮
像装置。
【請求項１４】上記電荷検出器を水平同期期間のみ動作
させることを特徴とする請求項１に記載の固体撮像装
置。
【請求項１５】上記電荷検出器において、水平走査期間
の半分をフィードスルーレベルの検出動作、残りの半分
を信号レベルの検出動作として用いることを特徴とする
請求項１に記載の固体撮像装置。
【請求項１６】水平走査をシフトレジスタで行うことを
特徴とする請求項１に記載の固体撮像装置。