JP3165738B2 - 電圧−電流変換回路 - Google Patents
電圧−電流変換回路Info
- Publication number
- JP3165738B2 JP3165738B2 JP15959192A JP15959192A JP3165738B2 JP 3165738 B2 JP3165738 B2 JP 3165738B2 JP 15959192 A JP15959192 A JP 15959192A JP 15959192 A JP15959192 A JP 15959192A JP 3165738 B2 JP3165738 B2 JP 3165738B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- voltage
- current source
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電圧信号を電流信号に変
換する電圧−電流変換回路に関するもので、特に低電圧
で駆動される集積回路に用いられるものである。
換する電圧−電流変換回路に関するもので、特に低電圧
で駆動される集積回路に用いられるものである。
【０００２】
【従来の技術】従来の電圧−電流変換回路（以下、単に
変換回路ともいう）の例を図３に示す。この変換回路
は、抵抗Ｒ1 を介してエミッタが接続されたＮＰＮ型の
トランジスタＱ1 ，Ｑ2 からなる差動増幅回路と、トラ
ンジスタＱ1 ，Ｑ2 のエミッタ側に接続された２つの定
電流源１１，１２と、ダイオード接続されたＮＰＮ型の
トランジスタＱ3 ，Ｑ4 ，Ｑ7 と、ＮＰＮ型のトランジ
スタＱ5 ，Ｑ6 からなる差動増幅回路と、定電流源Ｉ2
とを備えている。トランジスタＱ3 ，Ｑ4 のエミッタは
トランジスタＱ1 ，Ｑ2 のコレクタに各々接続され、ト
ランジスタＱ3 ，Ｑ4 のベース及びコレクタはトランジ
スタＱ7 のエミッタに接続されている。トランジスタＱ
7 のコレクタとベースは駆動電源Ｖccに接続されてい
る。
変換回路ともいう）の例を図３に示す。この変換回路
は、抵抗Ｒ1 を介してエミッタが接続されたＮＰＮ型の
トランジスタＱ1 ，Ｑ2 からなる差動増幅回路と、トラ
ンジスタＱ1 ，Ｑ2 のエミッタ側に接続された２つの定
電流源１１，１２と、ダイオード接続されたＮＰＮ型の
トランジスタＱ3 ，Ｑ4 ，Ｑ7 と、ＮＰＮ型のトランジ
スタＱ5 ，Ｑ6 からなる差動増幅回路と、定電流源Ｉ2
とを備えている。トランジスタＱ3 ，Ｑ4 のエミッタは
トランジスタＱ1 ，Ｑ2 のコレクタに各々接続され、ト
ランジスタＱ3 ，Ｑ4 のベース及びコレクタはトランジ
スタＱ7 のエミッタに接続されている。トランジスタＱ
7 のコレクタとベースは駆動電源Ｖccに接続されてい
る。
【０００３】トランジスタＱ5 ，Ｑ6 のエミッタは共通
に接続されて定電流源１３に接続されている。トランジ
スタＱ5 のベースはトランジスタＱ2 のコレクタに接続
され、トランジスタＱ6 のベースはトランジスタＱ1 の
コレクタに接続されている。なお、定電流源１１，１２
は、同じ強さＩ1 の電流を生じ、定電流源１３は強さＩ
2 の電流を生じる。そして各定電流源１１，１２，１３
は吸込形であり、吸込んだ直流電流を接地電源に流す。
に接続されて定電流源１３に接続されている。トランジ
スタＱ5 のベースはトランジスタＱ2 のコレクタに接続
され、トランジスタＱ6 のベースはトランジスタＱ1 の
コレクタに接続されている。なお、定電流源１１，１２
は、同じ強さＩ1 の電流を生じ、定電流源１３は強さＩ
2 の電流を生じる。そして各定電流源１１，１２，１３
は吸込形であり、吸込んだ直流電流を接地電源に流す。
【０００４】このような電圧−電流変換回路は、トラン
ジスタＱ1 ，Ｑ2 からなる差動増幅回路の２つの入力端
子ＩＮ1 ，ＩＮ2 に印加される信号電圧を、ダイオード
接続されたトランジスタＱ3 ，Ｑ4 によって圧縮し、こ
の圧縮された信号をトランジスタＱ5 ，Ｑ6 からなる差
動増幅回路によって信号電流に変換し、この信号電流を
トランジスタＱ5 ，Ｑ6 のコレクタ（出力端子ＯＵ
Ｔ1 、ＯＵＴ2 ）から取出すものである。
ジスタＱ1 ，Ｑ2 からなる差動増幅回路の２つの入力端
子ＩＮ1 ，ＩＮ2 に印加される信号電圧を、ダイオード
接続されたトランジスタＱ3 ，Ｑ4 によって圧縮し、こ
の圧縮された信号をトランジスタＱ5 ，Ｑ6 からなる差
動増幅回路によって信号電流に変換し、この信号電流を
トランジスタＱ5 ，Ｑ6 のコレクタ（出力端子ＯＵ
Ｔ1 、ＯＵＴ2 ）から取出すものである。
【０００５】今、トランジスタＱ2 のベースを交流的に
接地し、トランジスタＱ1 のベースに、入力信号電圧ｖ
i を印加した場合に、この信号電圧ｖi とトランジスタ
Ｑ5，Ｑ6 のコレクタ間に流れる電流ｉ2 との関係、す
なわち相互コンダクタンスＧm は次のようにして求めら
れる。
接地し、トランジスタＱ1 のベースに、入力信号電圧ｖ
i を印加した場合に、この信号電圧ｖi とトランジスタ
Ｑ5，Ｑ6 のコレクタ間に流れる電流ｉ2 との関係、す
なわち相互コンダクタンスＧm は次のようにして求めら
れる。
【０００６】まず、各トランジスタＱi （ｉ＝１，……
６）のエミッタ抵抗をｒeiとし、 ｒe1＝ｒe2＝ｒe3＝ｒe4 及び ｒe5＝ｒe6 とする。すると ｒe1＝ＶT ／Ｉ1 、 ｒe5＝２ＶT ／Ｉ2 となる。ここでＶT は熱電圧と呼ばれ ＶT ＝ｋＴ／ｑ と表わされる。ここでｋはボルツマン定数、Ｔはトラン
ジスタの絶対温度、ｑは電子の電荷の絶対値である。
６）のエミッタ抵抗をｒeiとし、 ｒe1＝ｒe2＝ｒe3＝ｒe4 及び ｒe5＝ｒe6 とする。すると ｒe1＝ＶT ／Ｉ1 、 ｒe5＝２ＶT ／Ｉ2 となる。ここでＶT は熱電圧と呼ばれ ＶT ＝ｋＴ／ｑ と表わされる。ここでｋはボルツマン定数、Ｔはトラン
ジスタの絶対温度、ｑは電子の電荷の絶対値である。
【０００７】次に、トランジスタＱ1 、抵抗Ｒ1 、トラ
ンジスタＱ2 、Ｑ4 、Ｑ3 からなる回路を流れる電流を
ｉ1 とすると ｖi ＝ｉ1 ・（Ｒ1 ＋２ｒe1） となる。又トランジスタＱ5 のベースとトランジスタＱ
6 のベース間に発生する電圧をｖi ′とすると、 ｖi ′＝ｉ1 ・２ｒe1＝ｉ2 ・２ｒe5 となる。したがって相互コンダクタンスＧm は、 となる。ここでＲ1 >> ｒe1、すなわちＲ1 >> Ｖ
T ／Ｉ1 の場合、相互コンダクタンスＧm はＧm ＝Ｉ2
／（２Ｒ1 Ｉ1 ）となり、電流変換比（Ｉ2 ／Ｉ1 ）を
決定すれば抵抗値Ｒ1 に反比例することになる。
ンジスタＱ2 、Ｑ4 、Ｑ3 からなる回路を流れる電流を
ｉ1 とすると ｖi ＝ｉ1 ・（Ｒ1 ＋２ｒe1） となる。又トランジスタＱ5 のベースとトランジスタＱ
6 のベース間に発生する電圧をｖi ′とすると、 ｖi ′＝ｉ1 ・２ｒe1＝ｉ2 ・２ｒe5 となる。したがって相互コンダクタンスＧm は、 となる。ここでＲ1 >> ｒe1、すなわちＲ1 >> Ｖ
T ／Ｉ1 の場合、相互コンダクタンスＧm はＧm ＝Ｉ2
／（２Ｒ1 Ｉ1 ）となり、電流変換比（Ｉ2 ／Ｉ1 ）を
決定すれば抵抗値Ｒ1 に反比例することになる。
【０００８】
【発明が解決しようとする課題】一般に、ダイオード接
続されたトランジスタのベースエミッタ間の電圧Ｖ
BEは、
続されたトランジスタのベースエミッタ間の電圧Ｖ
BEは、
【数１】 と表わされる。ここでＩc はコレクタ電流、Ｉs は飽和
電流を表わす。そして、ＶBEは製造プロセスによって異
なるが、常温の範囲ではほぼ０．７Ｖに等しい値とな
る。これにより、従来の電圧−電流変換回路において
は、駆動電圧Ｖccは、トランジスタＱ1 のコレクタ−エ
ミッタ間の電圧をＶCEとすると
電流を表わす。そして、ＶBEは製造プロセスによって異
なるが、常温の範囲ではほぼ０．７Ｖに等しい値とな
る。これにより、従来の電圧−電流変換回路において
は、駆動電圧Ｖccは、トランジスタＱ1 のコレクタ−エ
ミッタ間の電圧をＶCEとすると
【数２】 となり、比較的高い駆動電圧が必要であるという問題が
あった。
あった。
【０００９】又、駆動電圧Ｖccが変動すると、トランジ
スタＱ1 ，Ｑ2 のコレクタ−エミッタ間の電圧ＶCEも変
化し、トランジスタＱ1 ，Ｑ2 のアーリー効果が無視で
きなくなるという問題があった。本発明は上記事情を考
慮してなされたものであって、可及的に低い電圧で駆動
できるとともにアーリー効果が無視できる電圧−電流変
換回路を提供することを目的とする。
スタＱ1 ，Ｑ2 のコレクタ−エミッタ間の電圧ＶCEも変
化し、トランジスタＱ1 ，Ｑ2 のアーリー効果が無視で
きなくなるという問題があった。本発明は上記事情を考
慮してなされたものであって、可及的に低い電圧で駆動
できるとともにアーリー効果が無視できる電圧−電流変
換回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明による電圧−電流
変換回路は、各々のエミッタが抵抗を介して接続され
る、第１及び第２のトランジスタを有する第１の差動増
幅回路と、第１及び第２のトランジスタのエミッタから
所定の電流を第１の電源に引抜く第１の定電流源と、各
々がダイオード接続され、カソード側が共通に接続され
た第３及び第４のトランジスタと、第３及び第４のトラ
ンジスタのアノード側に第２の電源から所定の電流を流
し込む第２の定電流源と、各々のエミッタが共通に接続
される、前記第３及び第４のトランジスタと同極性の第
５及び第６のトランジスタを有する第２の差動増幅回路
と、第５及び第６のトランジスタのエミッタに接続され
た第３の定電流源と、第３及び第４のトランジスタのカ
ソードと第１の電源との間に接続され、第２の電流源と
第１の電流源との差の電流によって電圧降下を生じさせ
る電圧降下素子と、を備え、第３のトランジスタのアノ
ードは第１のトランジスタのコレクタ及び第６のトラン
ジスタのベースに接続され、第４のトランジスタのアノ
ードは第２のトランジスタのコレクタ及び第５のトラン
ジスタのベースに接続されていることを特徴とする。
変換回路は、各々のエミッタが抵抗を介して接続され
る、第１及び第２のトランジスタを有する第１の差動増
幅回路と、第１及び第２のトランジスタのエミッタから
所定の電流を第１の電源に引抜く第１の定電流源と、各
々がダイオード接続され、カソード側が共通に接続され
た第３及び第４のトランジスタと、第３及び第４のトラ
ンジスタのアノード側に第２の電源から所定の電流を流
し込む第２の定電流源と、各々のエミッタが共通に接続
される、前記第３及び第４のトランジスタと同極性の第
５及び第６のトランジスタを有する第２の差動増幅回路
と、第５及び第６のトランジスタのエミッタに接続され
た第３の定電流源と、第３及び第４のトランジスタのカ
ソードと第１の電源との間に接続され、第２の電流源と
第１の電流源との差の電流によって電圧降下を生じさせ
る電圧降下素子と、を備え、第３のトランジスタのアノ
ードは第１のトランジスタのコレクタ及び第６のトラン
ジスタのベースに接続され、第４のトランジスタのアノ
ードは第２のトランジスタのコレクタ及び第５のトラン
ジスタのベースに接続されていることを特徴とする。
【００１１】
【作用】このように構成された本発明の電圧−電流変換
回路によれば、第１の差動増幅回路のバイアス電圧を所
定の電圧にバイアスすることができ、これにより、従来
の場合に比べて低い駆動電圧でも動作できるとともに、
アーリー効果を無視することができる。
回路によれば、第１の差動増幅回路のバイアス電圧を所
定の電圧にバイアスすることができ、これにより、従来
の場合に比べて低い駆動電圧でも動作できるとともに、
アーリー効果を無視することができる。
【００１２】
【実施例】本発明による電圧−電流変換回路（以下、単
に変換回路ともいう）の第１の実施例の構成を図１に示
す。この実施例の変換回路は、抵抗Ｒ1 を介してエミッ
タが接続されたＮＰＮ型トランジスタＱ1 ，Ｑ2 からな
る差動増幅回路と、各々がダイオード接続されたＮＰＮ
型トランジスタＱ3 ，Ｑ4 と、エミッタが接続されたＮ
ＰＮ型トランジスタＱ5 ，Ｑ6 からなる差動増幅回路
と、抵抗Ｒ2 と、吸込型の定電流源１１，１２，１３
と、吐出形の定電流源１４，１５とを備えている。
に変換回路ともいう）の第１の実施例の構成を図１に示
す。この実施例の変換回路は、抵抗Ｒ1 を介してエミッ
タが接続されたＮＰＮ型トランジスタＱ1 ，Ｑ2 からな
る差動増幅回路と、各々がダイオード接続されたＮＰＮ
型トランジスタＱ3 ，Ｑ4 と、エミッタが接続されたＮ
ＰＮ型トランジスタＱ5 ，Ｑ6 からなる差動増幅回路
と、抵抗Ｒ2 と、吸込型の定電流源１１，１２，１３
と、吐出形の定電流源１４，１５とを備えている。
【００１３】トランジスタＱ1 ，Ｑ2 のエミッタは各々
定電流源１１，１２を介して接地電源に接続されてい
る。トランジスタＱ1 のコレクタはトランジスタＱ3 の
ベース及びコレクタに接続され、トランジスタＱ2 のコ
レクタはトランジスタＱ4 のベース及びコレクタに接続
されている。トランジスタＱ3 及びＱ4 のエミッタは共
通して接続され、抵抗Ｒ2 を介して接地電源に接続され
る。又、トランジスタＱ3 のコレクタは定電流源１４を
介して駆動電源Ｖccに接続され、トランジスタＱ4 のコ
レクタは定電流源１５を介して駆動電源Ｖccに接続され
る。そしてトランジスタＱ5 のベースはトランジスタＱ
4 のベース及びコレクタに接続され、トランジスタＱ6
のベースはトランジスタＱ3 のベース及びコレクタに接
続されている。又、トランジスタＱ5 及びＱ6 のエミッ
タは共通に接続されて、定電流源１３を介して接地電源
に接続されている。なお、定電流源１１と１２は同じ強
さＩ1 の定電流を生じ、定電流源１４と１５は同じ強さ
Ｉ3 の定電流を生じる。
定電流源１１，１２を介して接地電源に接続されてい
る。トランジスタＱ1 のコレクタはトランジスタＱ3 の
ベース及びコレクタに接続され、トランジスタＱ2 のコ
レクタはトランジスタＱ4 のベース及びコレクタに接続
されている。トランジスタＱ3 及びＱ4 のエミッタは共
通して接続され、抵抗Ｒ2 を介して接地電源に接続され
る。又、トランジスタＱ3 のコレクタは定電流源１４を
介して駆動電源Ｖccに接続され、トランジスタＱ4 のコ
レクタは定電流源１５を介して駆動電源Ｖccに接続され
る。そしてトランジスタＱ5 のベースはトランジスタＱ
4 のベース及びコレクタに接続され、トランジスタＱ6
のベースはトランジスタＱ3 のベース及びコレクタに接
続されている。又、トランジスタＱ5 及びＱ6 のエミッ
タは共通に接続されて、定電流源１３を介して接地電源
に接続されている。なお、定電流源１１と１２は同じ強
さＩ1 の定電流を生じ、定電流源１４と１５は同じ強さ
Ｉ3 の定電流を生じる。
【００１４】この第１の実施例において、トランジスタ
Ｑ2 のベースを交流的に接地し、トランジスタＱ1 のベ
ースに入力信号電圧ｖi を印加した場合に、この信号電
圧ｖi と、トランジスタＱ5 ，Ｑ6 のコレクタ間に流れ
る電流ｉ2 との関係、すなわち相互コンダクタンスＧm
は、次のようにして求められる。まず、各トランジスタ
Ｑi （ｉ＝１，……６）のエミッタ抵抗をｒeiとし、 ｒe1＝ｒe2、ｒe3＝ｒe4、ｒe5＝ｒe6 とする。すると ｒe1＝ＶT ／Ｉ1 、ｒe3＝ＶT ／（Ｉ3 −Ｉ1 ）、ｒe5＝２ＶT ／Ｉ2 となる。ここでＶT は熱電圧である。
Ｑ2 のベースを交流的に接地し、トランジスタＱ1 のベ
ースに入力信号電圧ｖi を印加した場合に、この信号電
圧ｖi と、トランジスタＱ5 ，Ｑ6 のコレクタ間に流れ
る電流ｉ2 との関係、すなわち相互コンダクタンスＧm
は、次のようにして求められる。まず、各トランジスタ
Ｑi （ｉ＝１，……６）のエミッタ抵抗をｒeiとし、 ｒe1＝ｒe2、ｒe3＝ｒe4、ｒe5＝ｒe6 とする。すると ｒe1＝ＶT ／Ｉ1 、ｒe3＝ＶT ／（Ｉ3 −Ｉ1 ）、ｒe5＝２ＶT ／Ｉ2 となる。ここでＶT は熱電圧である。
【００１５】次に、トランジスタＱ1 、抵抗値Ｒ1 、ト
ランジスタＱ2 、Ｑ4 、Ｑ3 からなる回路を流れる電流
をｉ1 とすると、 ｖi ＝ｉ1 ・（Ｒ1 ＋２ｒe1） となる。又トランジスタＱ5 とＱ6 のベース間に発生す
る電圧をｖi ′とすると、 ｖi ′＝ｉ1 ・２ｒe3＝ｉ2 ・２ｒe5 となる。したがって相互コンダクタンスＧm は、 となる。ここでＲ1 >> ｒe1 の場合、すなわちＲ1
>> ＶT ／Ｉ1 の場合、相互コンダクタンスＧm は となり、電流変換比Ｉ2 ／（Ｉ3 −Ｉ1 ）を決定すれ
ば、従来と同様に抵抗値Ｒ1 に反比例することになる。
ランジスタＱ2 、Ｑ4 、Ｑ3 からなる回路を流れる電流
をｉ1 とすると、 ｖi ＝ｉ1 ・（Ｒ1 ＋２ｒe1） となる。又トランジスタＱ5 とＱ6 のベース間に発生す
る電圧をｖi ′とすると、 ｖi ′＝ｉ1 ・２ｒe3＝ｉ2 ・２ｒe5 となる。したがって相互コンダクタンスＧm は、 となる。ここでＲ1 >> ｒe1 の場合、すなわちＲ1
>> ＶT ／Ｉ1 の場合、相互コンダクタンスＧm は となり、電流変換比Ｉ2 ／（Ｉ3 −Ｉ1 ）を決定すれ
ば、従来と同様に抵抗値Ｒ1 に反比例することになる。
【００１６】しかし、この第１の実施例においては、駆
動電圧Ｖccは
動電圧Ｖccは
【数３】 となり、従来の場合に比べて駆動電圧Ｖccを低くするこ
とができる。又、駆動電圧Ｖccが変動した場合は、その
変動分は抵抗Ｒ2 によって吸収され、トランジスタ
Ｑ1 ，Ｑ2 のコレクタ−エミッタ間電圧ＶCEはほとんど
変動せず、アーリー効果を無視することができる。
とができる。又、駆動電圧Ｖccが変動した場合は、その
変動分は抵抗Ｒ2 によって吸収され、トランジスタ
Ｑ1 ，Ｑ2 のコレクタ−エミッタ間電圧ＶCEはほとんど
変動せず、アーリー効果を無視することができる。
【００１７】次に本発明による変換回路の第２の実施例
の構成を図２に示す。この第２の実施例の変換回路は、
図１に示す第１の実施例の変換回路において、ＮＰＮ型
トランジスタＱ3 ，Ｑ4 ，Ｑ5 ，Ｑ6 を、ＰＮＰ型トラ
ンジスタＱ7 ，Ｑ8 ，Ｑ9 ，Ｑ10に置換え、更に吸込型
の定電流源１３を同じ強さの吐出型の定電流源１６に置
換えたものである。なお、この場合、トランジスタ
Ｑ7 ，Ｑ8 のベース及びコレクタは共通に接続され、抵
抗Ｒ2 を介して接地電源に接続される。トランジスタＱ
7 のエミッタはトランジスタＱ1 のコレクタ及び定電流
源１４に接続され、トランジスタＱ8 のエミッタはトラ
ンジスタＱ2 のコレクタ及び定電流源１５に接続されて
いる。そして、トランジスタＱ9 ，Ｑ10のエミッタは共
通に接続され、定電流源１６を介して駆動電源に接続さ
れている。
の構成を図２に示す。この第２の実施例の変換回路は、
図１に示す第１の実施例の変換回路において、ＮＰＮ型
トランジスタＱ3 ，Ｑ4 ，Ｑ5 ，Ｑ6 を、ＰＮＰ型トラ
ンジスタＱ7 ，Ｑ8 ，Ｑ9 ，Ｑ10に置換え、更に吸込型
の定電流源１３を同じ強さの吐出型の定電流源１６に置
換えたものである。なお、この場合、トランジスタ
Ｑ7 ，Ｑ8 のベース及びコレクタは共通に接続され、抵
抗Ｒ2 を介して接地電源に接続される。トランジスタＱ
7 のエミッタはトランジスタＱ1 のコレクタ及び定電流
源１４に接続され、トランジスタＱ8 のエミッタはトラ
ンジスタＱ2 のコレクタ及び定電流源１５に接続されて
いる。そして、トランジスタＱ9 ，Ｑ10のエミッタは共
通に接続され、定電流源１６を介して駆動電源に接続さ
れている。
【００１８】又、トランジスタＱ9 のベースはトランジ
スタＱ8 のエミッタに接続され、トランジスタＱ10のベ
ースはトランジスタＱ7 のエミッタに接続されている。
第２の実施例の変換回路においては、入力差動増幅回路
を構成するトランジスタＱ1 ，Ｑ2 のベースに信号電圧
が入力されると、この信号電圧が信号電流に変換されて
出力差動増幅回路を構成するトランジスタＱ9 ，Ｑ10の
コレクタ（出力端子ＯＵＴ1 ，ＯＵＴ2 ）から信号電流
が出力される。この第２の実施例の変換回路も第１の実
施例の変換回路と同様の効果を有することは言うまでも
ない。
スタＱ8 のエミッタに接続され、トランジスタＱ10のベ
ースはトランジスタＱ7 のエミッタに接続されている。
第２の実施例の変換回路においては、入力差動増幅回路
を構成するトランジスタＱ1 ，Ｑ2 のベースに信号電圧
が入力されると、この信号電圧が信号電流に変換されて
出力差動増幅回路を構成するトランジスタＱ9 ，Ｑ10の
コレクタ（出力端子ＯＵＴ1 ，ＯＵＴ2 ）から信号電流
が出力される。この第２の実施例の変換回路も第１の実
施例の変換回路と同様の効果を有することは言うまでも
ない。
【００１９】
【発明の効果】以上述べたように本発明によれば、低い
駆動電圧で動作可能であって、かつアーリー効果を無視
することができる。
駆動電圧で動作可能であって、かつアーリー効果を無視
することができる。
【図１】本発明の第１の実施例の構成を示す回路図。
【図２】本発明の第２の実施例の構成を示す回路図。
【図３】従来例の構成を示す回路図。
Ｑ1 ……Ｑ6 トランジスタ Ｒ1 ，Ｒ2 抵抗 ＩＮ1 ，ＩＮ2 入力端子 ＯＵＴ1 ，ＯＵＴ2 出力端子 １２〜１５ 定電流源 Ｖcc 駆動電圧
Claims (1)
- 【請求項１】各々のエミッタが抵抗を介して接続され
る、第１及び第２のトランジスタを有する第１の差動増
幅回路と、 前記第１及び第２のトランジスタのエミッタから所定の
電流を第１の電源に引抜く第１の定電流源と、 各々がダイオード接続され、カソード側が共通に接続さ
れた第３及び第４のトランジスタと、 前記第３及び第４のトランジスタのアノード側に第２の
電源から所定の電流を流し込む第２の定電流源と、 各々のエミッタが共通に接続される、前記第３及び第４
のトランジスタと同極性の第５及び第６のトランジスタ
を有する第２の差動増幅回路と、 前記第５及び第６のトランジスタのエミッタに接続され
た第３の定電流源と、 前記第３及び第４のトランジスタのカソードと前記第１
の電源との間に接続され、前記第２の電流源と第１の電
流源との差の電流によって電圧降下を生じさせる電圧降
下素子と、 を備え、前記第３のトランジスタのアノードは第１のト
ランジスタのコレクタ及び第６のトランジスタのベース
に接続され、前記第４のトランジスタのアノードは第２
のトランジスタのコレクタ及び第５のトランジスタのベ
ースに接続されていることを特徴とする電圧−電流変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15959192A JP3165738B2 (ja) | 1992-06-18 | 1992-06-18 | 電圧−電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15959192A JP3165738B2 (ja) | 1992-06-18 | 1992-06-18 | 電圧−電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066145A JPH066145A (ja) | 1994-01-14 |
| JP3165738B2 true JP3165738B2 (ja) | 2001-05-14 |
Family
ID=15697055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15959192A Expired - Fee Related JP3165738B2 (ja) | 1992-06-18 | 1992-06-18 | 電圧−電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165738B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7201712B2 (ja) | 2018-06-05 | 2023-01-10 | コーニンクレッカ フィリップス エヌ ヴェ | 血圧サロゲート値の傾向を推定する方法及び装置 |
-
1992
- 1992-06-18 JP JP15959192A patent/JP3165738B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7201712B2 (ja) | 2018-06-05 | 2023-01-10 | コーニンクレッカ フィリップス エヌ ヴェ | 血圧サロゲート値の傾向を推定する方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH066145A (ja) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07141452A (ja) | 乗算回路 | |
| JPS6212692B2 (ja) | ||
| JPS6155288B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| JPH1022748A (ja) | 電圧電流変換回路 | |
| JP3165738B2 (ja) | 電圧−電流変換回路 | |
| JPS6154286B2 (ja) | ||
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6357808B2 (ja) | ||
| JPS6230324Y2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP2681999B2 (ja) | 電圧フォロア回路および電圧電流変換回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0145766B2 (ja) | ||
| JPS6333726B2 (ja) | ||
| JPS5910627Y2 (ja) | 絶対値検出回路 | |
| JPS6323573B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPH073690Y2 (ja) | 電流ミラー回路 | |
| JPH0347010B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6131644B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JP2797322B2 (ja) | 増幅器 | |
| JPH07112135B2 (ja) | 電流増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |