JPH0680695B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0680695B2 JPH0680695B2 JP62167264A JP16726487A JPH0680695B2 JP H0680695 B2 JPH0680695 B2 JP H0680695B2 JP 62167264 A JP62167264 A JP 62167264A JP 16726487 A JP16726487 A JP 16726487A JP H0680695 B2 JPH0680695 B2 JP H0680695B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- protective film
- bonding pad
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に外部との電気的接続を
行う金属電極(ボンディングパッド電極)の耐腐蝕性に
優れた半導体装置に関する。
行う金属電極(ボンディングパッド電極)の耐腐蝕性に
優れた半導体装置に関する。
半導体装置の表面から水分や不純物イオンが内部に拡散
すると,当該装置の電気特性が劣化したり電極,配線が
腐食するなど信頼性が劣化する。このため,水分や不純
物イオンなどの拡散を防止するために,従来は装置の表
面にSiN膜,SiO2膜,あるいはPSG膜などの絶縁膜を設け
ていた。外部との電気的接続は、半導体基板に設けられ
たボンディングパッド部の電極表面上の絶縁膜を除去し
た上で当該電極に金属ワイヤを接続することにより行わ
れていた。
すると,当該装置の電気特性が劣化したり電極,配線が
腐食するなど信頼性が劣化する。このため,水分や不純
物イオンなどの拡散を防止するために,従来は装置の表
面にSiN膜,SiO2膜,あるいはPSG膜などの絶縁膜を設け
ていた。外部との電気的接続は、半導体基板に設けられ
たボンディングパッド部の電極表面上の絶縁膜を除去し
た上で当該電極に金属ワイヤを接続することにより行わ
れていた。
第4図は従来の半導体装置を示す断面図である。半導体
素子が形成され,その裏面がリードフレーム108に固定
された半導体基板101の表面には金属電極102が設けら
れ、この金属電極102及び半導体基板の101の表面を覆っ
て保護膜106が設けられている。この金属電極102上に設
けられた保護膜106の所定の部分が除去されボンディン
グパッド部分103が形成されている。このボンディング
パッド部分103において金属電極102は金属ワイヤー104
の一端とワイヤーボンディング部105を介して接続され
ている。この金属ワイヤー102の他端はワイヤーボンデ
ィング部105を介してリードフレーム電極端子109と接続
されている。
素子が形成され,その裏面がリードフレーム108に固定
された半導体基板101の表面には金属電極102が設けら
れ、この金属電極102及び半導体基板の101の表面を覆っ
て保護膜106が設けられている。この金属電極102上に設
けられた保護膜106の所定の部分が除去されボンディン
グパッド部分103が形成されている。このボンディング
パッド部分103において金属電極102は金属ワイヤー104
の一端とワイヤーボンディング部105を介して接続され
ている。この金属ワイヤー102の他端はワイヤーボンデ
ィング部105を介してリードフレーム電極端子109と接続
されている。
半導体基板101に金属ワイヤを接続する手順は以下の通
りである。保護膜106が部分的に除去され、ボンディン
グパッド部103が形成された半導体基板101が、リードフ
レーム108上に固着され、周知の技術を用いて金属ワイ
ヤ104の一端がボンディングパッド部の金属電極102に接
続され、他端がリードフレームの電極端子に接続され
る。しかる後に当該半導体基板101,金属ワイヤ104,リー
ドフレーム108,リードフレーム電極端子109の一部が樹
脂でおおわれ封止される。
りである。保護膜106が部分的に除去され、ボンディン
グパッド部103が形成された半導体基板101が、リードフ
レーム108上に固着され、周知の技術を用いて金属ワイ
ヤ104の一端がボンディングパッド部の金属電極102に接
続され、他端がリードフレームの電極端子に接続され
る。しかる後に当該半導体基板101,金属ワイヤ104,リー
ドフレーム108,リードフレーム電極端子109の一部が樹
脂でおおわれ封止される。
上述した従来の半導体装置は、ボンディングパッド電極
が露出した状態で金属ワイヤが接続され、しかる後に樹
脂封止される。従って、ボンディングパッド部の金属電
極の表面は部分的に何らの保護膜も設けられないまま樹
脂にさらされる。従って,水分および不純物の侵蝕を直
接的に受けるため、当該ボンディングパッド電極の腐食
が容易に起き半導体装置の配線が切断され不良を発生し
易いという欠点がある。
が露出した状態で金属ワイヤが接続され、しかる後に樹
脂封止される。従って、ボンディングパッド部の金属電
極の表面は部分的に何らの保護膜も設けられないまま樹
脂にさらされる。従って,水分および不純物の侵蝕を直
接的に受けるため、当該ボンディングパッド電極の腐食
が容易に起き半導体装置の配線が切断され不良を発生し
易いという欠点がある。
本発明の半導体装置は半導体基板に設けられ外部と電気
的に接続される金属電極と、この金属電極に接続される
金属ワイヤと、この金属電極と金属ワイヤとの接続部分
を覆う保護膜とを有している。
的に接続される金属電極と、この金属電極に接続される
金属ワイヤと、この金属電極と金属ワイヤとの接続部分
を覆う保護膜とを有している。
また,本発明の半導体装置は,外部との電気的接続を行
うためのボンディングパッド電極部を除く半導体装置表
面全体を覆う第1の保護膜と,ボンディングパッド電極
部に金属ワイヤが接続された後にボンディングパッド電
極表面、金属ワイヤ表面を含む半導体装置表面全体を覆
う第2の保護膜とが設けられる。
うためのボンディングパッド電極部を除く半導体装置表
面全体を覆う第1の保護膜と,ボンディングパッド電極
部に金属ワイヤが接続された後にボンディングパッド電
極表面、金属ワイヤ表面を含む半導体装置表面全体を覆
う第2の保護膜とが設けられる。
さらに,封止用樹脂材とリードフレームとの密着性を高
めるために、この半導体基板を固定するリード・フレー
ムの表面(表面・裏面)にも第2の保護膜を形成するも
のである。
めるために、この半導体基板を固定するリード・フレー
ムの表面(表面・裏面)にも第2の保護膜を形成するも
のである。
次に本発明について図面を参照して説明する。第1図は
本発明の第1の実施例を説明する半導体装置の概略断面
図である。図に於て第4図と同記号は同一機能を有する
物質を示す。106は半導体装置101表面に設けられた第1
の保護膜,107は第2の保護膜である。通常、金属電極10
2およびボンディングパッド部103はアルミニウムを用
い、金属ワイヤ104は金又はアルミニウムを用いる。第
1の保護膜106としてはCVD法で形成されたPSG膜(膜厚
0.8μm程度)、あるいはプラズマCVD法で形成されたSi
N膜(膜厚0.4μm程度)を用いる。これらの膜は各々単
独に用いても両者を2層に設けても選択は自由である。
第1の保護膜106の一部が除去されボンディングパッド
部103が設けられた後に半導体装置101がリードフレーム
108上に固着され、しかる後に金属ワイヤ104がボンディ
ングパッド部に接続される。次に、当該金属ワイヤ104
が接続半導体装置101の表面に第2の保護膜105が形成さ
れる。当該第2の保護膜は極力低温で形成される必要が
あり、このため、第2の保護膜としては300nm以下の波
長のし紫外光を照射しつつ膜堆積を行う光CVD法によっ
て,220〜280℃の温度下で形成可能な絶縁膜を用いた。
上記第2の保護膜に用いる絶縁膜としては,SiO2膜、Si
N膜,SiON膜,Al2O3膜(酸化アルミニウム膜)の中のい
ずれかの膜が使用できる。かかる第2の保護膜が形成さ
れた後に樹脂封止が行われる。ここで、SiO2膜の厚みは
50〜500nmとし、SiN膜の厚みは100〜400nmとし、SiON膜
の厚みは50〜500nmとする。
本発明の第1の実施例を説明する半導体装置の概略断面
図である。図に於て第4図と同記号は同一機能を有する
物質を示す。106は半導体装置101表面に設けられた第1
の保護膜,107は第2の保護膜である。通常、金属電極10
2およびボンディングパッド部103はアルミニウムを用
い、金属ワイヤ104は金又はアルミニウムを用いる。第
1の保護膜106としてはCVD法で形成されたPSG膜(膜厚
0.8μm程度)、あるいはプラズマCVD法で形成されたSi
N膜(膜厚0.4μm程度)を用いる。これらの膜は各々単
独に用いても両者を2層に設けても選択は自由である。
第1の保護膜106の一部が除去されボンディングパッド
部103が設けられた後に半導体装置101がリードフレーム
108上に固着され、しかる後に金属ワイヤ104がボンディ
ングパッド部に接続される。次に、当該金属ワイヤ104
が接続半導体装置101の表面に第2の保護膜105が形成さ
れる。当該第2の保護膜は極力低温で形成される必要が
あり、このため、第2の保護膜としては300nm以下の波
長のし紫外光を照射しつつ膜堆積を行う光CVD法によっ
て,220〜280℃の温度下で形成可能な絶縁膜を用いた。
上記第2の保護膜に用いる絶縁膜としては,SiO2膜、Si
N膜,SiON膜,Al2O3膜(酸化アルミニウム膜)の中のい
ずれかの膜が使用できる。かかる第2の保護膜が形成さ
れた後に樹脂封止が行われる。ここで、SiO2膜の厚みは
50〜500nmとし、SiN膜の厚みは100〜400nmとし、SiON膜
の厚みは50〜500nmとする。
次に樹脂防止を行った本半導体装置の耐湿性を評価し
た。耐湿性試験は,150℃2気圧の水蒸気釜に試料を入れ
るPCT(プレッシャー・クッカー・テスト)を行い,試
料の不良発生率を調べた。第2図に耐湿性試験の結果を
示す。試料としては,第2の保護膜のない従来の半導体
装置,第2の保護膜として上述した光CVDで形成したSiO
2膜,SiN膜,SiON膜,Al2O3膜それぞれを0.2μmとした本
発明の半導体装置の5水準,各水準50個を調べた。第2
の保護膜のない従来の半導体装置に比べ,本発明の半導
体装置は耐湿性において各段に優れていることが示され
る。
た。耐湿性試験は,150℃2気圧の水蒸気釜に試料を入れ
るPCT(プレッシャー・クッカー・テスト)を行い,試
料の不良発生率を調べた。第2図に耐湿性試験の結果を
示す。試料としては,第2の保護膜のない従来の半導体
装置,第2の保護膜として上述した光CVDで形成したSiO
2膜,SiN膜,SiON膜,Al2O3膜それぞれを0.2μmとした本
発明の半導体装置の5水準,各水準50個を調べた。第2
の保護膜のない従来の半導体装置に比べ,本発明の半導
体装置は耐湿性において各段に優れていることが示され
る。
第3図は本発明の第2の実施例の概略断面図である。図
に於て、第1図,第3図と同記号は同一機能を有する物
質を示す。201は第2の保護膜,202は封止材であるエポ
キシ樹脂,203はプラスチックパッケージである。
に於て、第1図,第3図と同記号は同一機能を有する物
質を示す。201は第2の保護膜,202は封止材であるエポ
キシ樹脂,203はプラスチックパッケージである。
第2の保護膜201は半導体基板101表面に形成されると同
時にリードフレーム108の表裏の一部にも形成され
る、。第2の保護膜である金属酸化膜,シリコン酸化
膜,窒化膜はエポキシ樹脂との密着性がよい。本発明で
は半導体基板をこの表面および露出したリードフレーム
の表裏面に設けられた第2の保護膜である金属酸化膜あ
るいはシリコン酸化膜,あるいは窒化膜を介して,エポ
キシ樹脂と密着させることができる。従って、熱衝撃に
対し強く、エポキシ樹脂とリードフレームとの間に生ず
るクラックが極めて発生しにくい。一方第1の実施例で
説明した半導体装置ではリードフレーム裏面に第2の保
護膜が設けられていないためリードフレーム裏面におけ
るエポキシ樹脂との密着性が悪い。従って熱衝撃により
エポキシ樹脂に生ずるクラックが多く耐湿性は悪い。こ
れに対して本実施例ではリードフレームの表裏面に保護
膜を設けているからエポキシ樹脂との密着性にすぐれて
いる。このため熱衝撃等によりクラックが発生しにく
い。
時にリードフレーム108の表裏の一部にも形成され
る、。第2の保護膜である金属酸化膜,シリコン酸化
膜,窒化膜はエポキシ樹脂との密着性がよい。本発明で
は半導体基板をこの表面および露出したリードフレーム
の表裏面に設けられた第2の保護膜である金属酸化膜あ
るいはシリコン酸化膜,あるいは窒化膜を介して,エポ
キシ樹脂と密着させることができる。従って、熱衝撃に
対し強く、エポキシ樹脂とリードフレームとの間に生ず
るクラックが極めて発生しにくい。一方第1の実施例で
説明した半導体装置ではリードフレーム裏面に第2の保
護膜が設けられていないためリードフレーム裏面におけ
るエポキシ樹脂との密着性が悪い。従って熱衝撃により
エポキシ樹脂に生ずるクラックが多く耐湿性は悪い。こ
れに対して本実施例ではリードフレームの表裏面に保護
膜を設けているからエポキシ樹脂との密着性にすぐれて
いる。このため熱衝撃等によりクラックが発生しにく
い。
前述したPCT法による不良品発生時間を調べると,第1
の実施例1で説明した半導体装置では50時間前後で不良
品が出始めるが,第2の実施例の半導体装置では400時
間でも不良品の発生がなく,優れた耐湿性を示す。これ
は,エポキシ樹脂に生ずるクラックが少ないことと金属
電極上のワイヤ・ボンディング部が保護膜で覆われてい
るため腐食しにくいことによる。
の実施例1で説明した半導体装置では50時間前後で不良
品が出始めるが,第2の実施例の半導体装置では400時
間でも不良品の発生がなく,優れた耐湿性を示す。これ
は,エポキシ樹脂に生ずるクラックが少ないことと金属
電極上のワイヤ・ボンディング部が保護膜で覆われてい
るため腐食しにくいことによる。
以上説明したように本発明は,ボンディングパッド部の
金属電極に金属線を接続した後に半導体基板の表面を保
護膜で覆うことにより,半導体装置の耐湿性を飛躍的に
向上することができる。
金属電極に金属線を接続した後に半導体基板の表面を保
護膜で覆うことにより,半導体装置の耐湿性を飛躍的に
向上することができる。
【図面の簡単な説明】 第1図は本発明の第1の実施例の半導体装置の断面図,
第2図は本発明の第1の実施例の半導体装置の効果を示
す耐湿性試験の結果を示す図,第3図は本発明の第2の
実施例の半導体装置の断面図,第4図は従来の半導体装
置の断面図である。 101…半導体素子の形成された半導体装置, 102…金属電極,103…ボンディングパッド部,104…金属
ワイヤ,105…ワイヤ・ボンディング部,106…第1の保護
膜,107…第2の保護膜,108…リード・フレーム,201…第
2の保護膜,202…封止材(エポキシ樹脂),203…プラス
チックパッケージ
第2図は本発明の第1の実施例の半導体装置の効果を示
す耐湿性試験の結果を示す図,第3図は本発明の第2の
実施例の半導体装置の断面図,第4図は従来の半導体装
置の断面図である。 101…半導体素子の形成された半導体装置, 102…金属電極,103…ボンディングパッド部,104…金属
ワイヤ,105…ワイヤ・ボンディング部,106…第1の保護
膜,107…第2の保護膜,108…リード・フレーム,201…第
2の保護膜,202…封止材(エポキシ樹脂),203…プラス
チックパッケージ
Claims (1)
- 【請求項1】半導体基板に設けられ外部と電気的に接続
される金属電極と、前記金属電極に接続される金属ワイ
ヤと、前記金属電極と前記金属ワイヤとの接続部分を覆
う保護膜とを有する半導体装置において、前記保護膜
が、光化学気相成長法により形成されたSiON膜であっ
て、その膜厚が50〜500nmであることを特徴とする半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62167264A JPH0680695B2 (ja) | 1987-07-03 | 1987-07-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62167264A JPH0680695B2 (ja) | 1987-07-03 | 1987-07-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6411337A JPS6411337A (en) | 1989-01-13 |
JPH0680695B2 true JPH0680695B2 (ja) | 1994-10-12 |
Family
ID=15846511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62167264A Expired - Lifetime JPH0680695B2 (ja) | 1987-07-03 | 1987-07-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0680695B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5121187A (en) * | 1988-10-17 | 1992-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electric device having a leadframe covered with an antioxidation film |
JP2653511B2 (ja) * | 1989-03-30 | 1997-09-17 | 株式会社東芝 | 半導体装置の洗浄方法及びその洗浄装置 |
JPH0396633A (ja) * | 1989-09-07 | 1991-04-22 | Nissan Motor Co Ltd | 2ストロークエンジンの気筒数制御装置 |
JPH03132048A (ja) * | 1989-10-18 | 1991-06-05 | Matsushita Electron Corp | 半導体装置 |
US5695569A (en) * | 1991-02-28 | 1997-12-09 | Texas Instruments Incorporated | Removal of metal contamination |
US5718763A (en) * | 1994-04-04 | 1998-02-17 | Tokyo Electron Limited | Resist processing apparatus for a rectangular substrate |
JP4506478B2 (ja) * | 2005-01-18 | 2010-07-21 | 株式会社デンソー | 圧力センサ |
JP6579653B2 (ja) * | 2015-06-24 | 2019-09-25 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5852331B2 (ja) * | 1976-01-30 | 1983-11-22 | 株式会社日立製作所 | 半導体装置およびその製法 |
JPS53103375A (en) * | 1977-02-22 | 1978-09-08 | Toshiba Corp | Semiconductor device |
JPS56162844A (en) * | 1980-05-19 | 1981-12-15 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JPS5889930U (ja) * | 1981-12-12 | 1983-06-17 | 日本電気ホームエレクトロニクス株式会社 | 半導体装置 |
JPS6085548A (ja) * | 1983-10-17 | 1985-05-15 | Nec Corp | 集積回路装置 |
-
1987
- 1987-07-03 JP JP62167264A patent/JPH0680695B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6411337A (en) | 1989-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0680695B2 (ja) | 半導体装置 | |
US4229758A (en) | Package for semiconductor devices with first and second metal layers on the substrate of said package | |
JPS6140137B2 (ja) | ||
JPS594853B2 (ja) | 半導体装置 | |
US6479402B1 (en) | Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer | |
JPH0263148A (ja) | 半導体装置 | |
JPH0555199A (ja) | 半導体装置 | |
JPH0219625B2 (ja) | ||
JP3278926B2 (ja) | 半導体圧力センサ | |
JPH05234991A (ja) | 半導体装置 | |
JPH06333977A (ja) | 半導体装置及びその製造方法 | |
JP2674144B2 (ja) | 半導体装置の製造方法 | |
JP2751274B2 (ja) | 半導体装置 | |
JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
JPS58166748A (ja) | 半導体装置 | |
JPH07273248A (ja) | 樹脂封止型半導体装置 | |
JPH02146758A (ja) | 樹脂封止型半導体装置 | |
JP3354716B2 (ja) | 半導体集積回路装置の製造方法 | |
JPS59119862A (ja) | 半導体装置 | |
JP2551405B2 (ja) | 半導体装置の製造方法 | |
JPH08167634A (ja) | 半導体装置 | |
JPH0363228B2 (ja) | ||
JPH05251497A (ja) | 半導体装置 | |
JPH0326010A (ja) | 弾性表面波装置の製造方法 | |
JPS6244690B2 (ja) |