JPS5837722B2 - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPS5837722B2 JPS5837722B2 JP15008781A JP15008781A JPS5837722B2 JP S5837722 B2 JPS5837722 B2 JP S5837722B2 JP 15008781 A JP15008781 A JP 15008781A JP 15008781 A JP15008781 A JP 15008781A JP S5837722 B2 JPS5837722 B2 JP S5837722B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- control
- collector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は制御信号により利得を変化することの出来る可
変利得増幅器に関し、特に集積回路化に適し、直流レベ
ルの変動が少ないミューテイング回路として使用するこ
との出来る可変利得増幅器に関する。
変利得増幅器に関し、特に集積回路化に適し、直流レベ
ルの変動が少ないミューテイング回路として使用するこ
との出来る可変利得増幅器に関する。
従来第1図に示す如き電流反転回路が存在する,これは
トランジスタ1とダイオード2とから成り入力端子3に
供給される入力電流IINに等しい出力電流IOUTを
出力端子4に得ることの出来る回路であり、それを利用
した第2図に示す如き可変利得増幅器が存在する。
トランジスタ1とダイオード2とから成り入力端子3に
供給される入力電流IINに等しい出力電流IOUTを
出力端子4に得ることの出来る回路であり、それを利用
した第2図に示す如き可変利得増幅器が存在する。
第2図において、電流反転トランジスタ1のベースは入
力端子3に接続され、該トランジスタ1のコレクタは差
動増幅器を構成する一対のトランジスタ5及び6の共通
エミツタに接続される。
力端子3に接続され、該トランジスタ1のコレクタは差
動増幅器を構成する一対のトランジスタ5及び6の共通
エミツタに接続される。
又、前記差動増幅器の一方のトランジスタ5のベースに
は基準バイアス電圧が供給されるとともに、他方のトラ
ンジスタ6のベースには制御信号が供給され、該他方の
トランジスタ6のコレクタは出力端子7に接続されるよ
うに構成されている。
は基準バイアス電圧が供給されるとともに、他方のトラ
ンジスタ6のベースには制御信号が供給され、該他方の
トランジスタ6のコレクタは出力端子7に接続されるよ
うに構成されている。
従って電流反転トランジスタ1のコレクタ電流の値は入
力電流に等しく、又差動増幅器の両トランジスタ5及び
6のエミッタ電流の和が前記反転トランジスタ1のコレ
クタ電流に等しくなるので、出力端子7に得られる出力
電流は、差動増幅器の他方のトランジスタ6のベースへ
の制御信号に応答して得られる。
力電流に等しく、又差動増幅器の両トランジスタ5及び
6のエミッタ電流の和が前記反転トランジスタ1のコレ
クタ電流に等しくなるので、出力端子7に得られる出力
電流は、差動増幅器の他方のトランジスタ6のベースへ
の制御信号に応答して得られる。
しかしながらこのような可変利得増幅器は、回路構成が
複雑となり、又前後に接続される回路との関係で回路構
成の自由度が大巾に制限され、集積回路化にあまり適し
たものではなかった。
複雑となり、又前後に接続される回路との関係で回路構
成の自由度が大巾に制限され、集積回路化にあまり適し
たものではなかった。
本発明は上述の種々の点に鑑み成されたもので、簡略化
された回路構成を有する集積回路化に適した可変利得増
幅器を提供せんとするものである。
された回路構成を有する集積回路化に適した可変利得増
幅器を提供せんとするものである。
以下本発明の実施例に基き図面を参照しながら説明する
。
。
第3図は本発明の基本原理を示す回路図で、互いにベー
ス同志、及びエミツタ同志を共通接続された第1及び第
2トランジスタ8及び9と、該第?及び第2トランジス
タ8及び9と同一極性で、ベースを第1トランジスタ8
のコレクタに、エミツタを前記第1トランジスタ8のベ
ースに接続された第3トランジスタ10と、第1トラン
ジスタ8のコレクタに接続された入力端子32と、第2
トランジスタ9のコレクタに接続された出力端子11と
を備え、更にエミツタを前記入力端子32に、コレクタ
をアースに接続され、ベースを制御入力端子と成した前
記第1トランジスタ8とは逆極性の制御トランジスタ1
2を備えるものである。
ス同志、及びエミツタ同志を共通接続された第1及び第
2トランジスタ8及び9と、該第?及び第2トランジス
タ8及び9と同一極性で、ベースを第1トランジスタ8
のコレクタに、エミツタを前記第1トランジスタ8のベ
ースに接続された第3トランジスタ10と、第1トラン
ジスタ8のコレクタに接続された入力端子32と、第2
トランジスタ9のコレクタに接続された出力端子11と
を備え、更にエミツタを前記入力端子32に、コレクタ
をアースに接続され、ベースを制御入力端子と成した前
記第1トランジスタ8とは逆極性の制御トランジスタ1
2を備えるものである。
しかして電流増幅率をK、入力電流をINとすれば、出
力電流■。
力電流■。
UTはIOUT=KIIN ”−”−= (1)と
なり、制御トランジスタ12のエミツタ電流■Eは IB−(1−K)IIN ・・・・・・・・・・・・
・・・ (2)となる。
なり、制御トランジスタ12のエミツタ電流■Eは IB−(1−K)IIN ・・・・・・・・・・・・
・・・ (2)となる。
前記増幅率Kは、制御トランジスタ12のベースに印加
される制御入力電圧により変化し、第5図に示す如くな
る。
される制御入力電圧により変化し、第5図に示す如くな
る。
第5図に示すVcは制御トランジスタ12のベースに印
加される制御入力電圧であり、横軸に入力電流IINを
縦軸に出力電流IOUTをとってある。
加される制御入力電圧であり、横軸に入力電流IINを
縦軸に出力電流IOUTをとってある。
第3図において、制御トランジスタ12には十分な電流
が流れる必要があり、その為第1、第2及び第3トラン
ジスタ8,9及び10と制御トランジスタ12とは逆極
性のトランジスタを用い、入力インピーダンスを低くし
てある。
が流れる必要があり、その為第1、第2及び第3トラン
ジスタ8,9及び10と制御トランジスタ12とは逆極
性のトランジスタを用い、入力インピーダンスを低くし
てある。
又、第1図の回路においてはトランジスタ1のベース電
流が無視出来ず、従って入力電流と出力電流とがその分
だけ一致しないが、第3図に示すように第3トランジス
タ10を設けることにより前記ベース電流が1/β(た
だしβは電流増幅率を示す。
流が無視出来ず、従って入力電流と出力電流とがその分
だけ一致しないが、第3図に示すように第3トランジス
タ10を設けることにより前記ベース電流が1/β(た
だしβは電流増幅率を示す。
)となるので十分無視出来、回路の精度を向上すること
が出来る。
が出来る。
本発明は、上述の第3図の如き原理回路を改良し、更に
特性の良い可変利得増幅器を提供せんとするものであり
、第4図においてUは〆−ス及びエミツタを共通接続し
た第1及び第2トランジスタ14及び15と、第1トラ
ンジスタ14のコレクタにベースを、ベースにエミツタ
をそれぞれ接続された第3トランジスタ16とから或る
第1電流反転回路、17はベース及びエミツクを共通接
続した第4及び第5トランジスタ18及び19と、第4
トランジスタ18のコレクタにベースを、ベースにエミ
ツタを接続された第6トランジスタ20とから成る第2
電流反転回路、21は前記第2トランジスタ15のコレ
クタにベースを、前記第5トランジスタ19のコレクタ
にコレクタをそれぞれ接続された第7トランジスタ22
とダイオード23とから成る第3電流反転回路、24は
第1電流反転回路13の増幅率を制御する第1制御トラ
ンジスタ25と、第2電流反転回路17の増幅率を制御
する第2制御トランジスタ26及び両制御トランジスタ
25及び26のベース電流を制御する第3トランジスタ
27から成る制御回路である。
特性の良い可変利得増幅器を提供せんとするものであり
、第4図においてUは〆−ス及びエミツタを共通接続し
た第1及び第2トランジスタ14及び15と、第1トラ
ンジスタ14のコレクタにベースを、ベースにエミツタ
をそれぞれ接続された第3トランジスタ16とから或る
第1電流反転回路、17はベース及びエミツクを共通接
続した第4及び第5トランジスタ18及び19と、第4
トランジスタ18のコレクタにベースを、ベースにエミ
ツタを接続された第6トランジスタ20とから成る第2
電流反転回路、21は前記第2トランジスタ15のコレ
クタにベースを、前記第5トランジスタ19のコレクタ
にコレクタをそれぞれ接続された第7トランジスタ22
とダイオード23とから成る第3電流反転回路、24は
第1電流反転回路13の増幅率を制御する第1制御トラ
ンジスタ25と、第2電流反転回路17の増幅率を制御
する第2制御トランジスタ26及び両制御トランジスタ
25及び26のベース電流を制御する第3トランジスタ
27から成る制御回路である。
しかして一対の信号入力端子28及び29の一方28は
、前記第4トランジスタ18のコレクタに接続され、他
方29は第1トランジスタ14のコレクタに接続され、
出力端子30は第7トランジスタ22のコレクタに、制
御信号入力端子31は第3制御トランジスタ27のベー
スにそれぞれ接続される。
、前記第4トランジスタ18のコレクタに接続され、他
方29は第1トランジスタ14のコレクタに接続され、
出力端子30は第7トランジスタ22のコレクタに、制
御信号入力端子31は第3制御トランジスタ27のベー
スにそれぞれ接続される。
いま信号入力端子28及び29にそれぞれ■+△i,■
一△iの入力信号が供給されるとし、電流増幅率をKと
すれば、第1トランジスタ14及び第2トランジスタ1
5のコレクタ電流はK(I−△i)となり、第4トラン
ジスタ1B及び第5トランジスタ19のコレクタ電流は
K(I+△i)となる。
一△iの入力信号が供給されるとし、電流増幅率をKと
すれば、第1トランジスタ14及び第2トランジスタ1
5のコレクタ電流はK(I−△i)となり、第4トラン
ジスタ1B及び第5トランジスタ19のコレクタ電流は
K(I+△i)となる。
又第1制御トランジスタ25のエミツタ電流は(1−K
)(I−△i)、第2制御トランジスタ26のエミツタ
電流は(1−K)(I+△i)となり、第3制御トラン
ジスタ27のコレクタ電流は2I ( 1−K)/(
1+β)となる。
)(I−△i)、第2制御トランジスタ26のエミツタ
電流は(1−K)(I+△i)となり、第3制御トラン
ジスタ27のコレクタ電流は2I ( 1−K)/(
1+β)となる。
すなわち、前記第3制御トランジスタ27のコレクタ電
流は該第3制御トランジスタ27のベースに印加される
制御入力信号によって制御され、増幅率Kが変化される
。
流は該第3制御トランジスタ27のベースに印加される
制御入力信号によって制御され、増幅率Kが変化される
。
その時第1及び第2制御トランジスタ25及び26のベ
ース電流の交流成分は互いに相殺されるので、回路に伺
らの悪影響も及ぼさない。
ース電流の交流成分は互いに相殺されるので、回路に伺
らの悪影響も及ぼさない。
更に第2トランジスタ15の出力電流は第3電流反転回
路21によって反転され、第7トランジスタ22のコレ
クタで第5トランジスタ19のコレクタ電流に加算され
る。
路21によって反転され、第7トランジスタ22のコレ
クタで第5トランジスタ19のコレクタ電流に加算され
る。
すなわち、加算点Aにおいて、第7トランジスタ22の
コレクタ電流K(I一△i)は流入方向に、第5トラン
ジスタ19のコレクタ電流は流出方向に流れるので出力
電流IOUTは IOUT=K(I−△i)−K(I+△i)=−2Ka
i(3) となり、点Aに流入する方向に流れる出力電流が出力端
子30に得られる。
コレクタ電流K(I一△i)は流入方向に、第5トラン
ジスタ19のコレクタ電流は流出方向に流れるので出力
電流IOUTは IOUT=K(I−△i)−K(I+△i)=−2Ka
i(3) となり、点Aに流入する方向に流れる出力電流が出力端
子30に得られる。
すなわち、出力端子30には交流成分しか現われないの
で、制御量によって発生する直流レベルの変動による悪
影響の心配は全く無くなる。
で、制御量によって発生する直流レベルの変動による悪
影響の心配は全く無くなる。
この可変利得増幅器をミューテイグ回路として使用する
場合は、制御入力端子31にミューテイグ信号を印加し
てやればよい。
場合は、制御入力端子31にミューテイグ信号を印加し
てやればよい。
そして前記ミューテイング信号の大きさを犬とすれば、
第3制御トランジスタ2Tのコレクタ電流が増加し、従
って第1及び第2制御トランジスタ25及び26のエミ
ツタ電流が増加するので第1及び第4トランジスタ14
及び18のコレクタ電流が減少し、第2及び第5トラン
ジスタ15及び19のコレクタ電流も減少する。
第3制御トランジスタ2Tのコレクタ電流が増加し、従
って第1及び第2制御トランジスタ25及び26のエミ
ツタ電流が増加するので第1及び第4トランジスタ14
及び18のコレクタ電流が減少し、第2及び第5トラン
ジスタ15及び19のコレクタ電流も減少する。
すなわち出力端子30に得られる出力電流は零、もしく
は極小となり、信号は後段に伝達されずミューテイング
がかかった状態となる。
は極小となり、信号は後段に伝達されずミューテイング
がかかった状態となる。
以上述べた如く、本発明に係る可変利得増幅器は、制御
トランジスタの付加に起因する交流成分変化を完全に補
償するとともに、制御量の変化に起因する直流レベルの
変動を完全に防止出来るもので、特にミューテイング回
路として使用するに適するとともに集積回路化に適した
ものである。
トランジスタの付加に起因する交流成分変化を完全に補
償するとともに、制御量の変化に起因する直流レベルの
変動を完全に防止出来るもので、特にミューテイング回
路として使用するに適するとともに集積回路化に適した
ものである。
第1図及び第2図は従来の可変利得増幅器の回路図、第
3図は本発明の基本原理を示す回路図、第4図は本発明
の一実施例を示す回路図、及び第5図は第3図回路の入
出力特性を示す特性図である。 主な図番の説明、13・・・・・・第1電流反転回路、
17・・・・・・第2電流反転回路、21・・・・・・
第3電流反転回路、24・・・・・・制御回路。
3図は本発明の基本原理を示す回路図、第4図は本発明
の一実施例を示す回路図、及び第5図は第3図回路の入
出力特性を示す特性図である。 主な図番の説明、13・・・・・・第1電流反転回路、
17・・・・・・第2電流反転回路、21・・・・・・
第3電流反転回路、24・・・・・・制御回路。
Claims (1)
- 1 人出力端子を有する第1電流反転回路と、該第1電
流反転回路の入力端子に印加される入力信号と逆相の入
力信号が印加される入力端子を有する第2電流反転回路
と、前記第1電流反転回路の出力端子に接続され、前記
第1電流反転回路の出力信号と前記第2電流反転回路の
出力信号とを結合する第3電流反転回路と、前記第1電
流反転回路の入力端子とアースとの間にコレクク・エミ
ツタ路が挿入された第1制御トランジスタと、前記第2
電流反転回路の入力端子とアースとの間にコレクタ・エ
ミツタ路が挿入された第2制御トランジスタとから成り
、前記第1及び第2制御トランジスタを単一の制御信号
により同時に制御することにより利得制御を行う様に成
したことを特徴とする可変利得増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15008781A JPS5837722B2 (ja) | 1981-09-22 | 1981-09-22 | 可変利得増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15008781A JPS5837722B2 (ja) | 1981-09-22 | 1981-09-22 | 可変利得増幅器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP49137168A Division JPS5836529B2 (ja) | 1974-11-27 | 1974-11-27 | カヘンリトクゾウフクキ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57111112A JPS57111112A (en) | 1982-07-10 |
JPS5837722B2 true JPS5837722B2 (ja) | 1983-08-18 |
Family
ID=15489224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15008781A Expired JPS5837722B2 (ja) | 1981-09-22 | 1981-09-22 | 可変利得増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5837722B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6093428U (ja) * | 1983-11-30 | 1985-06-26 | タツタ電線株式会社 | 電線ケ−ブルの耐火気密貫通部 |
JPS6244615U (ja) * | 1985-08-31 | 1987-03-18 | ||
JPS6281418U (ja) * | 1985-11-09 | 1987-05-25 |
-
1981
- 1981-09-22 JP JP15008781A patent/JPS5837722B2/ja not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6093428U (ja) * | 1983-11-30 | 1985-06-26 | タツタ電線株式会社 | 電線ケ−ブルの耐火気密貫通部 |
JPS6244615U (ja) * | 1985-08-31 | 1987-03-18 | ||
JPS6281418U (ja) * | 1985-11-09 | 1987-05-25 |
Also Published As
Publication number | Publication date |
---|---|
JPS57111112A (en) | 1982-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5857807A (ja) | 電圧制御可変利得回路 | |
JPS63240109A (ja) | 差動増幅器 | |
US4451800A (en) | Input bias adjustment circuit for amplifier | |
JP2733962B2 (ja) | 利得制御増幅器 | |
JPS5837722B2 (ja) | 可変利得増幅器 | |
EP0473370A1 (en) | Gain control circuit | |
JPH0346581Y2 (ja) | ||
JPS631768B2 (ja) | ||
JPS6228087Y2 (ja) | ||
JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
JP2732742B2 (ja) | 位相反転電流掛算・割算回路 | |
JP2572974B2 (ja) | 駆動回路 | |
JPH066607Y2 (ja) | 利得制御回路 | |
JPH0145766B2 (ja) | ||
JPS61157108A (ja) | 電圧−電流変換回路 | |
JP3272063B2 (ja) | 定電流回路 | |
US4047118A (en) | Transistor amplifier circuit | |
JPH0516208B2 (ja) | ||
JPS6259926B2 (ja) | ||
JPS5834045B2 (ja) | 電圧制御可変利得回路 | |
JP2532900Y2 (ja) | リミッタ回路 | |
JPS63117504A (ja) | トランジスタ差動増幅回路 | |
JPH066612Y2 (ja) | 可変利得回路 | |
JPH0241927Y2 (ja) | ||
JPH033404B2 (ja) |