JPH0661631A - 半導体装置及びその製造方法及びキャリア及びキャリアテープ及び試験治具 - Google Patents

半導体装置及びその製造方法及びキャリア及びキャリアテープ及び試験治具

Info

Publication number
JPH0661631A
JPH0661631A JP4347052A JP34705292A JPH0661631A JP H0661631 A JPH0661631 A JP H0661631A JP 4347052 A JP4347052 A JP 4347052A JP 34705292 A JP34705292 A JP 34705292A JP H0661631 A JPH0661631 A JP H0661631A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
carrier
resin
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4347052A
Other languages
English (en)
Inventor
Kazuto Tsuji
和人 辻
Junichi Kasai
純一 河西
Tetsuo Taniguchi
哲生 谷口
Takashi Masuko
隆 増子
Masao Sakuma
正夫 佐久間
Yukio Ando
幸男 安藤
Nobuaki Sato
信明 佐藤
Rikuro Sono
陸郎 薗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Miyachi Systems Co Ltd
Original Assignee
Fujitsu Ltd
Miyachi Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Miyachi Systems Co Ltd filed Critical Fujitsu Ltd
Priority to JP4347052A priority Critical patent/JPH0661631A/ja
Publication of JPH0661631A publication Critical patent/JPH0661631A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は樹脂封止型の多ピンの半導体装置に
関し、外部リードの変形を防止して確実な特性試験を可
能であり、リード位置精度の高いパッケージとすること
を目的とする。 【構成】 パッケージ７の上部樹脂７ａを下部樹脂７ｂ
より大に形成する。この場合、上部樹脂７ａと下部樹脂
７ｂの差部分における該上部樹脂７ａの下面縁端で外部
リード８を表出させて表出部８ａを形成する。そして、
表示部８ａに幅広部２１を形成して、千鳥状に配設す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型の多ピンの
半導体装置に関する。
【０００２】近年、半導体装置の高集積化より多ピン化
が進むと共に、小型化が常に要求される。これに伴い微
小ピッチで配列される外部リードの幅、厚みが小さくな
り、強度が極めて低くなってきている。そのため、製造
から実装まで、外部リードにストレスを加えないことが
重要となる。
【０００３】
【従来の技術】図２４（Ａ），（Ｂ）に従来の半導体装
置の断面図を示す。図２４（Ａ）は平面断面図、図２４
（Ｂ）は図２４（Ａ）のＡ−Ａ断面図である。図２４
（Ａ），（Ｂ）において、半導体装置１３０は、いわゆ
るＱＦＰ（Quad Flat Package)型のもので、リードフレ
ーム１３１の中央部分のステージ１３２上に半導体チッ
プ１３３が搭載される。そして、半導体チップ１３３と
リードフレーム１３１の内部リード１３４とがワイヤ１
３５によりボンディングされ、封止樹脂１３６によりモ
ールドされる。また、リードフレーム１３１の外部リー
ド１３７がＬ型形状に加工される。
【０００４】例えば、外部リード１３７がピッチ０．５
ｍｍで３００ピンを越えるものや、ピッチ０．４ｍｍ，
０．３ｍｍで１００ピンを越えるパッケージが開発され
ている。この場合の外部リード１３７の厚さも約２００
μｍから約１００μｍに移行してきている。
【０００５】このように、外部リード１３７の幅が狭
く、厚さが薄くなると、基板上での確実な実装強度を得
るために、半田フィレットを外部リード１３７の先端に
形成する必要がでてくる。従って、実装前に予め外部リ
ード１３７の先端を、半田、錫等でめっき処理が行われ
る。
【０００６】ここで、めっき処理を簡単に説明すると、
一つの方法として、リードフレーム１３１の外部リード
１３７の先端がつながっていないものである場合、半導
体チップ１３３が搭載される前のリードフレーム１３１
のみの段階又は樹脂モールド後に、めっき処理を行い、
その後外部リード１３７の折曲加工を行う。
【０００７】また、他の方法として、リードフレーム１
３１の外部リード１３７の先端がつながっている場合、
樹脂モールド後に外部リード１３７の先端を切り離して
めっき処理を行い、その後外部リード１３７の折曲加工
を行う方法である。
【０００８】このような半導体装置１３０について、メ
ーカーの出荷、ユーザーの受け入れ等の特性試験を行う
場合、試験装置におけるプローブ又はソケットにより、
当該半導体装置１３０の外部リード１３７の先端部をコ
ンタクトさせて行っている。
【０００９】
【発明が解決しようとする課題】しかし、上述のように
外部リード１３７の幅、厚みが小さくなって強度が極め
て低くなってきていることから、試験時におけるプロー
ブ又はソケットとのコンタクトの際に、外部リード１３
７が変形する危険性が高いという問題がある。
【００１０】また、上述の外部リード１３７のめっき処
理は、何れの方法も該外部リード１３７の折曲加工前の
段階で先端が切り離されている状態であることから、め
っき処理後に該外部リード１３７が変形して、位置精度
が大幅に劣化するという問題がある。
【００１１】さらに、外部リード整形後から実装のでの
間、特性試験の他、製造メーカー並びにユーザーの工程
内でのハンドリングや輸送等が行われる場合には、半導
体パッケージをトレイに入れていることから、外部リー
ド１３７を変形させる要因になるという問題がある。
【００１２】そこで、本発明は上記課題に鑑みなされた
もので、外部リードの変形を防止して確実な特性試験が
可能であり、リード位置精度の高いパッケージの半導体
装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題は、リードフレ
ームのステージ上にチップが搭載され、該リードフレー
ムの内部リードとの接続後、外部リードを延出させて樹
脂モールドによりパッケージングされる半導体装置にお
いて、前記パッケージングにより形成されるパッケージ
の、実装面に対する前記外部リードより上方の上部樹脂
と下部樹脂の大きさを異ならせ、該外部リードの一面の
表出部を表出させて形成すると共に、外部リードにおけ
る表出部の所定部分に幅広部を形成し、該幅広部を該表
出部で千鳥状に配設することにより解決される。
【００１４】また、上記半導体装置の搬送時及び試験時
に該半導体装置を、上部樹脂を固定し、外部リードを外
方向から側壁部により覆うキャリアに装着し、該キャリ
アに装着したまま特性試験を行う試験治具に装着する。
【００１５】
【作用】上述のように、パッケージの上部樹脂を下部樹
脂より大に形成し、その大きさの差部分で外部リードの
下面の表出部を表出させている。表出部には幅広部を形
成し、千鳥状に配設している。
【００１６】これにより、半導体装置の特性試験を行う
際、上記外部リードの表出した下面の表出部に試験を行
うためのプローブ又はソケットを接触導通させて行うこ
とが可能となる。すなわち、外部リードの先端で試験を
行なわないことから、該外部リードの幅が狭く、厚みが
小さくても、試験時に外部リードを変形させることを防
止することが可能となり、また、試験時に、外部リード
の表出部における幅広部とソケットのプローブの位置合
せを容易に行うことが可能となる。
【００１７】さらに、半導体装置をキャリアに装着して
外部リードを保護しつつ搬送することが可能となり、ま
た、キャリアに装着したまま試験治具に装着されること
から、試験時においても外部リードが接触させることな
く変形防止することが可能となる。また、外部リードに
外力を加えることなく、めっき処理を行うことも可能と
なる。
【００１８】
【実施例】図１に、本発明の第１の実施例の構成図を示
す。図１（Ａ）は側部断面図であり、図１（Ｂ）は底面
図、図１（Ｃ）は表出部の外部リードを示したものであ
る。
【００１９】図１（Ａ）〜（Ｃ）の半導体装置１におい
て、リードフレーム２のステージ３上にチップ４が搭載
され、リードフレーム２の内部リード５との間でワイヤ
６によりボンディングされる。そして、モールド樹脂に
よりパッケージ７が形成され、その後リードフレーム２
の外部リード８が回路基板の表面に実装が可能となるよ
うな形状に足曲げ加工される。
【００２０】この場合、パッケージ７の外部リード８よ
り上方の上部樹脂７ａは下部樹脂７ｂより大に形成さ
れ、上部樹脂７ａと下部樹脂７ｂとの大きさの差部分、
すなわち上部樹脂７ａの下面縁端部分で外部リード８の
下面が表出する表出部８ａが形成される。そして、表出
部８ａ周辺の面は上部樹脂７ａの下面縁端部分に埋設さ
れる。なお、該上部樹脂７ａの下面縁端部分における外
部リード８は少なくとも下面の表出部８ａが表出してい
ればよい。
【００２１】また、上部樹脂７ａに形成される外部リー
ド８の表出部８ａの所定部分に、それぞれ幅広部２１を
形成し、この幅広部２１を千鳥状に配置したものであ
る。
【００２２】例えば０．３ｍｍピッチの外部リード８の
幅を０．１ｍｍとすると、下部樹脂７ｂと上部樹脂７ａ
との寸法差を１．０ｍｍの間における表出部８ａに、幅
広部２１を０．３×０．３５ｍｍの大きさで、位置を変
えて千鳥状に形成するものである。この幅広部２１をリ
ードフレーム段階で予め形成することにより容易に実現
することができる。
【００２３】この幅広部２１を形成することにより、リ
ード数が増加してリード幅が狭くなっても、試験時にお
けるプローブとの接触（位置合せ）を容易に行うことが
できる。
【００２４】なお、図１（Ｂ）における上部樹脂７ａの
外部リード８の位置しない四隅にメタル部２２ａ〜２２
ｄを形成してもよい。このメタル部２２ａ〜２２ｄは、
位置決めに使用することができるもので、穴２３等が形
成される。また、メタル部２２ａ〜２２ｄは、リードフ
レームと一体で形成することができ、最終的な位置精度
を高くすることができるものである。
【００２５】ここで、図２に、図１の製造工程を説明す
るための図を示す。図２において、まず、リードフレー
ム２のステージ３上にチップ４を搭載して、内部リード
５とワイヤ６によりボンディング後、上金型９ａ及び下
金型９ｂにより形成されるキャビティ１０内にチップ４
周辺のモールド部分が位置される。
【００２６】この場合、上金型９ａの空間は下金型９ｂ
の空間より大に形成されており、リードフレーム２の内
部リード５と外部リード８の一部を上金型９ａにより覆
っている。そして、リードフレーム２の位置決めのため
に、下金型９ｂに突起１１が形成され、リードフレーム
２を貫通して上金型９ａに嵌合する。
【００２７】そして、上金型９ａに形成されているゲー
ト１２よりモールド樹脂を注入してパッケージングする
ものである。
【００２８】そこで、図３に、本発明による特性試験を
説明するための図を示す。図３において、試験装置１３
におけるソケット１４より、半導体装置１の外部リード
８の数に応じたプローブ１５が設けられている。そし
て、このプローブ１５上に、半導体装置１における外部
リード８の表出部８ａが接触導通するように載置される
ことにより特性試験が行われるものである。
【００２９】すなわち、半導体装置１の特性試験を行う
にあたり、ソケット１４上に載置すれば足り、また、プ
ローブ１５との接触を外部リード８の先端ではなく、上
部樹脂７ａに３面が埋設された外部リード８の表出部８
ａで行っている。これにより、外部リード８の強度が低
くても変形を防止して容易に特性試験を行うことができ
る。
【００３０】また、試験を行うに際し、信号経路となる
プローブ１５を長く設ける必要がなく、また該プローブ
１５とチップ４に近い位置で接触させることができるこ
とから、信号パスが短くなってインピーダンスの増加を
回避することができる。これにより、チップ４が高速素
子の場合に、インピーダンスの影響を受けず、特性変動
が防止されて正確な特性試験を行うことができるもので
ある。
【００３１】次に、図４に、図１のリード形状の変形例
の構成断面図を示す。図１では、外部リード８の表面実
装用にＬ型形状に形成した場合を示したが、図４（Ａ）
は、外部リード８A を下方に約直角に足曲げ加工したも
のである。また、図４（Ｂ）は外部リード８B を足曲げ
加工せずに直線形状としたものである。図４（Ａ），
（Ｂ）両方共に外部リード８A ，８B には、上述と同様
に、表出部８ａが形成されるもので、効果は図１と同様
である。
【００３２】なお、図１では、パッケージ７を上部樹脂
７ａを下部樹脂７ｂより大に形成する場合を示したが、
下部樹脂７ｂを上部樹脂７ａより大に形成してもよい。
この場合、表出部８ａは外部リード８の上面に形成され
るものである。
【００３３】ここで、図５に、本発明の一適用例の断面
構成図を示す。図５（Ａ）〜（Ｄ）は、図１における半
導体装置１の内部構成と異なる内部構成とした場合を示
したものである。
【００３４】図５（Ａ）は、下部樹脂７ｂ内に位置され
るパターン３１ａが形成された基板３１上にチップ４を
搭載し、該チップ４とパターン３１ａの内端とをワイヤ
３２によりボンディングする。そして、パターン３１ａ
の外端に、リードフレーム２の外部リード８を、例えば
アウタリードボンディング（ＯＬＢ）やレーザ溶接等で
固着したものである。
【００３５】図５（Ｂ）は、パターン３３の内端でチッ
プ４がバンプ３４でボンディングされ、パターン（例え
ば銅製）３３の外端に外部リード８がＯＬＢやレーザ溶
接等で固着される。この場合、製造時にパターン３３が
散り乱れるのを防止するために、該パターン３３にフィ
ルムキャリア３５が取り付けられる。
【００３６】図５（Ｃ）は、上部樹脂７ａに位置され
る、パターン３６ａが形成された基板３６が下向に配置
され、該基板３６のパターン３６ａが形成された面にチ
ップ４が搭載される。チップ４はパターン３６ａの内端
とワイヤ３７によりボンディングされる。この状態で樹
脂モールドされると、上部樹脂７ａに、下部樹脂７ｂと
の寸法差部分でパターン３６の一部が表出する。この表
出したパターン３６に外部リード８を、例えばはんだリ
フロー、ＯＬＢ、レーザ溶接等で固着するものである。
【００３７】また、図５（Ｄ）は、パターン３８上には
散り乱れるのを防止するフィルムキャリア３９が取り付
けられ、パターン３８の内端とチップ４がバンプ４０に
より吊り下げ状態でボンディングされる。この状態で樹
脂モールドされたときに、上部樹脂７ａに下部樹脂７ｂ
との寸法差部分でパターン３８が表出する。
【００３８】この表出したパターン３８に外部リード８
を、例えばはんだリフロー、ＯＬＢ、レーザ溶接等で固
着するものである。
【００３９】次に、図６に、本発明の第１の実施例の他
の実施例の構成図を示す。図６（Ａ）に示す半導体装置
１は、いわゆるテープキャリアパッケージを示したもの
で、リード部材の例えば厚さ１２５ｍｍ又は７５ｍｍの
ポリイミドのテープキャリア９１の両端側にスプロケッ
トホール９２が形成されており、スプロケットホール９
２間に一つの半導体装置１が形成される部分に、所定の
パターンの金属箔（例えば銅に錫、半田又は金等をめっ
き）のリード９３が接着剤（例えば厚さ２０ｎｍ）９４
により固着される（図６（Ｂ））。
【００４０】リード９３は、インナリード９３ａと、テ
ープキャリア９１に形成されたアウタリードホール９５
を通って形成されるアウタリード９３ｂにより構成さ
れ、アウタリード９３ｂの先端には試験用パッド９３ｃ
が形成される。
【００４１】また、図６（Ｂ）に示すように、リード９
３のインナリード９３ａの先端部分とチップ４が金等の
バンプ９６により接続され、樹脂モールドされて上部樹
脂７ａと下部樹脂７ｂ（図に表われず）が形成されてパ
ッケージ７を構成する。この場合、パッケージ７は、図
１と同様に、下部樹脂７ｂが上部樹脂７ａより小さく形
成され、該上部樹脂７ａの表出部８にそれぞれ幅広部２
１が千鳥状に形成されるものである。
【００４２】なお、図６（Ｂ）ではテープキャリア９１
にリード９３を接着剤９４で取り付けた場合を示してい
るが、テープキャリア９１上に蒸着やエッチング等で形
成してもよい。
【００４３】そして、出荷時に図６（Ａ）の破線Ａで切
断され、さらに実装時には破線Ｂで切断される。
【００４４】そこで、図７に図６の出荷時の構成図を示
し、図８に、図６の実装時の構成図を示す。
【００４５】図７（Ａ），（Ｂ）は、図６の破線Ａで切
断してアウタリード９３ｂを折曲したもので、それぞれ
のアウタリード９３ｂの先端はテープキャリア９１のテ
ープ９１ａに固着された状態となる。すなわち、アウタ
リード９３ｂは金属箔で形成されることから強度が弱
く、テープ９１ａに固着したまま出荷することでアウタ
リード９３ｂの変形を防止するものである。
【００４６】また、図８（Ａ），（Ｂ）において、図７
（Ａ），（Ｂ）の状態から図６及び図７（Ａ）の破線Ｂ
で切断して表面実装するものである。
【００４７】ここで、図９に、図６の製造工程を説明す
るための図を示す。図９において、まず、チップ４をテ
ープキャリア９１上のインナリード９３ａにバンプ９６
によりインナリードボンディングを行い（ステップ（Ｓ
Ｔ）１）、樹脂モールドを行う（ＳＴ２）。なお、この
段階でテープキャリア９１上の試験用パッド９３で試験
を行ってもよい。
【００４８】続いて、アウタリード９３ｂとテープキャ
リア９１の一部分を破線Ａにより切断し（ＳＴ３）、ア
ウタリード９３ｂを図７に示すように折曲する（ＳＴ
４）。なお、ＳＴ３における切断と、ＳＴ４における折
曲を同時に行ってもよい。
【００４９】この状態でキャリア（後述する）に挿入し
て（ＳＴ５）、上述の表出部８ａの幅広部２１で特性試
験を行い（ＳＴ６）、出荷する（ＳＴ７）。
【００５０】そして、アウタリード９３ｂを破線Ｂで切
断して、プリント基板上に実装するものである（ＳＴ
８）。
【００５１】次に、図１０に本発明の第２の実施例の構
成図を示し、図１１に図１０のキャリアに半導体装置を
装着した場合の図である。
【００５２】図１０（Ａ）〜（Ｄ）は、上述の第１の実
施例の半導体装置１を搬送するときに使用されるキャリ
アであり、図１０（Ａ）は平面図、図１０（Ｂ）は底面
図、図１０（Ｃ）は図１０（Ａ）のＡ−Ａ’断面図、図
１０（Ｄ）は図１０（Ａ）のＢ−Ｂ’断面図である。
【００５３】図１０（Ａ）〜（Ｄ）において、キャリア
４１は、四角筒状の側壁部４２の上方四隅より係止部４
３ａ〜４３ｄが形成されており、該係止部４３ａ〜４３
ｄは下方に押え爪４４ａ〜４４ｄを有する。
【００５４】また、側壁部４２の上面四隅には嵌合手段
である円形状の突起４５ａ〜４５ｃ及び四角形状の突起
４５ｄが形成され、下面四隅に嵌合手段である対応する
円形状の凹部４６ａ〜４６ｃ及び四角形状の凹部４６ｄ
が形成される。すなわち、この突起４５ａ〜４５ｄと凹
部４６ａ〜４６ｄとを嵌合させて、複数のキャリア４１
を積み重ねることができるようにしたものである。
【００５５】そこで、図１１（Ａ）〜（Ｄ）は、図１０
（Ａ）〜（Ｄ）に対応して半導体装置１を装着する場合
を示している。図１１（Ａ）〜（Ｄ）において、半導体
装置１の上部樹脂７ａの四隅を、キャリア４１の係止部
４３ａ〜４３ｄにより押え爪４４ａ〜４４ｄで固定す
る。
【００５６】この場合、図１１（Ａ）に示すように、上
部樹脂７ａの各辺の少なくとも一部が平面上表われる状
態にされる。また、図１１（Ｂ）に示すように、底面上
では下部樹脂７ｂ及び表出部８ａの全体が障害なく臨め
る状態にされる。
【００５７】すなわち、図１１（Ａ）の状態で半導体装
置１を、試験時、実装時に上方より押 える部分を確保
するものであり、図１１（Ｂ）の状態で試験時における
プローブ（ソケット）が接触可能とするものである。
【００５８】そして、側壁部４２が、装着された半導体
装置１の外部リード８を保護し、搬送時における外部リ
ード８の変形を防止するものである。
【００５９】また、半導体装置１を装着したキャリア４
１を複数個積み重ねて、搬送、出荷梱包等を容易に行う
ものである（図１２参照）。
【００６０】次に、図１２に、本発明のキャリアへの装
着を含めた製造工程を説明するための図を示す。図１２
（Ａ）は流れ工程図を示したもので、図１２（Ｂ）は図
１２（Ａ）による半導体装置の状態を示したものであ
る。
【００６１】図１２（Ａ）において、図１２（Ａ）〜
は型５１ａ，５１ｂとプレス５２により構成され、型
５１ｂはベルトコンベア５３内に位置される。図１２
（Ａ）はプレス５４とキャリア組合せ部５５ａ，５５
ｂ及びキャリア４１を供給する供給部５６により構成さ
れる。また、図１２（Ａ），は駆動部５７とハンド
５８により構成され、載置台５９上のキャリア４１と把
持する。なお、図１２（Ａ）には排出部５８が設けら
れている。
【００６２】そこで、図１２（Ａ），（Ｂ）において、
でリードフレーム６１からパッケージ６２を切離し、
でダムバー６３を切り落とす。また、で外部リード
８の第１曲げを行い、で第２曲げを行って、いわゆる
ガルウィング形状に形成する。
【００６３】また、で外部リード８の先端部８ｂを切
り落とし、でキャリア４１に装着する。そして、で
半導体装置を装着したキャリア４１を排出部５８におい
て積み重ねるものである。
【００６４】これにより、外部リード８の整形完了後、
直ちにキャリア４１を組み合せることができ、外部リー
ド８の変形を防止することができる。
【００６５】なお、図１２は、図１における半導体装置
について説明したが、図７及び図８のテープキャリアパ
ッケージの半導体装置についても同様である。
【００６６】ここで、図１３に、半導体装置が装着され
たキャリアの出荷、梱包を説明するための図を示す。図
１３（Ａ）は、トレイ１００に、キャリア４１よりやや
形状大の凹部１０１を所定数形成し、個別に該キャリア
４１を嵌入するものである。また、図１３（Ｂ）は、中
空のコンテナ１０２に所定数のキャリア４１を挿入する
もので、材質を適宜透明とすることにより状態を確認す
ることができる。
【００６７】図１３（Ｃ）は、ベーステープ１０３に接
着剤１０４を介してキャリア４１の上面を接着固定する
もので、キャリア４１間を適宜隔離させて、例えばロー
ルに巻回することが可能となる。
【００６８】また、図１３（Ｄ）は、ベーステープ１０
３上にキャリア４１を所定数配置させ、該キャリア４１
のそれぞれをエンボス加工された例えば紙製のテープ１
０５で押えてベーステープ１０３に固着させたもので、
図１３（Ｃ）と同様にロールに巻回することが可能とな
る。
【００６９】また、図１４及び図１５に、第２の実施例
の他形状のキャリアを説明するための図を示す。
【００７０】図１４（Ａ）〜（Ｃ）におけるキャリア４
１Ａは、ＰＳ（ポリスチレン）、アクリル等の非耐熱部
材又はＰＢＴ（ポリブチレンテレフタレート）、ＰＰ
（ポリプロピレン）、ＰＥＳ（ポリエーテルサルホン）
等の耐熱部材で成形された基部となる四角筒状の側壁部
１４２Ａ〜１４２Ｃの四隅近辺に、４つの押圧固定部１
４３ａ〜１４３ｄが形成され、半導体装置１を装着した
場合に、該半導体装置１の四隅を押圧固定部１４３ａ〜
１４３ｄが側方から押圧して固定するものである。
【００７１】このうち、図１４（Ｂ）には側壁部１４２
の厚さ方向に３つの固定穴１４４ａ〜１４４ｃが形成さ
れ、図１４（Ｃ）には側壁部１４２の厚さ方向に対向す
る側面にＵ字状の切欠溝１４５ａ，１４５ｂが形成され
る。
【００７２】また、図１５（Ａ）〜（Ｃ）におけるキャ
リア４１Ｂは、上述の側壁部１４２ａ〜１４２Ｃと同部
材で成形された板状の基部１４６Ａ〜１４６Ｃにパッケ
ージ凹部（図に表われず）が形成され、パッケージ凹部
の四辺にリード溝１４７が半導体装置１の外部リード８
にそれぞれ対応して形成されたものである。このキャリ
ア４１Ｂのパッケージ凹部に半導体装置１の下部樹脂７
ｂ（又は上部樹脂７ａ）を嵌合させると共に、リード溝
１４７のそれぞれに外部リード８をそれぞれ嵌合し、図
に表われない爪部（図１９（Ｂ）参照）により固定する
ものである。
【００７３】このうち、図１５（Ｂ）は基部１４６の厚
さ方向に３つの固定穴１４８ａ〜１４８ｃが形成され、
図１５（Ｃ）には基部１４６の厚さ方向に対向する側面
にＵ字状の切欠溝１４９ａ，１９４ｂが形成される。
【００７４】そこで、図１６及び図１７に、第２の実施
例のキャリアの他の出荷、梱包を説明するための図を示
す。図１６が図１５（Ａ），（Ｂ）に対応し、図１７が
図１５（Ｃ）に対応するものであるが、それぞれ図１４
（Ａ）〜（Ｃ）についても同様である（図１８及び図１
９も同様）。
【００７５】図１６（Ａ）において、ＰＶＣ（ポリ塩化
ビニル）、ＰＣ、ＰＥＴ（ポリエチレンテレフタレー
ト）等の非耐熱部材又はＰＣ（ポリカーボネート）、Ｐ
ＢＴ等の耐熱部材で成形された巻回自在なテープ状可撓
部材であるキャリアテープ１５０Ａの両端にはスプロチ
ットホール１５１が形成されると共に、エンボス加工に
よりキャリア４１Ｂを嵌合する嵌合部である凹部１５２
が長手方向に複数個形成される。また、凹部１５２の各
辺には固定部である突部１５３がそれぞれ２個ずつ形成
される。
【００７６】このキャリアテープ１５０Ａの凹部１５２
に、半導体装置１が装着された摺動１５（Ａ）に示すキ
ャリア４１Ｂが嵌合されるもので、このとき突部１５３
がキャリア４１Ｂの側部を押し付けて固定する。
【００７７】そして、キャリアテープ１５０Ａの複数個
の凹部１５２にキャリア４１Ｂをそれぞれ嵌合した状態
で、該キャリアテープ１５０Ａを巻回して出荷、梱包を
行うものである。
【００７８】また、図１６（Ｂ）において、図１６
（Ａ）と同部材で成形されたキャリアテープ１５０Ｂが
図１６（Ａ）と同様にスプロケットホール１５１及び凹
部１５２が形成されると共に、凹部１５２の底部分に固
定部である３つの突出部１５４ａ〜１５４ｃを形成した
ものである。この突出部１５４ａ〜１５４ｃは先端がや
や太く形成される。
【００７９】そこで、図１５（Ｂ）に示すキャリア４１
Ｂを凹部１５２に嵌合させるときに、キャリア４１Ｂに
形成された固定穴１４８ａ〜１４８ｃに上述の突出部１
５４ａ〜１５４ｃを貫入して固定するものである。そし
て、図１５（Ａ）と同様にキャリアテープ１５０Ｂを巻
回して出荷、梱包を行う。
【００８０】一方、図１７（Ａ）において、上述と同部
材のキャリアテープ１５０Ｃにスプロケット１５１と共
に形成された凹部１５２の対向する側面に固定部である
半円柱形状の突起部１５５ａ，１５５ｂを形成したもの
である。この突起部１５５ａ，１５５ｂは、図１７
（Ｂ）に示すように、図１５（Ｃ）に示すキャリア４１
Ｂが凹部１５２に嵌合するときに、切欠溝１４９ａ，１
４９ｂと嵌合して固定するためのもので、従って切欠溝
１４９ａ，１４９ｂよりやや幅広に形成される。
【００８１】そして、上述と同様にキャリア４１Ｂを嵌
合させてキャリアテープ１５０Ｃを巻回して出荷、梱包
を行う。
【００８２】ここで、図１８に、図１７の突起部の他の
形状を説明するための図を示す。図１８（Ａ）は、キャ
リアテープ１５０Ｃの凹部１５２に形成された半円柱形
状の突起部１５５ａ1 を、所定部分で幅を太く形成させ
たもので、キャリア４１Ｂのキャリアテープ１５０Ｃか
らの外れを防止するものである。
【００８３】また、図１８（Ｂ）は、凹部１５２に形成
する突起部１５５ａ2 を略三角柱状とし、かつその幅を
所定部分で太く形成させたもので、これによってもキャ
リア４１Ｂのキャリアテープ１５０Ｃからの外れを防止
することができるものである。
【００８４】続いて、図１９に、図１７の凹部の他の形
状を説明するための図を示す。図１９（Ａ）において、
図１７に示すキャリアテープ１５０Ｃに形成した凹部１
５２の底面に開口部１５６を形成したものである。
【００８５】このキャリアテープ１５０Ｃの凹部１５２
には、図１５（Ｃ）に示すような半導体装置１を爪部１
５７により嵌合、固定したキャリア４１Ｂが嵌合され
る。
【００８６】そこで、図１９（Ｂ）に示すように、キャ
リアテープ１５０Ｃの裏面の開口部１５６より、実装機
（又は自動機、治工具）１５８の押出部１５８ａ（４
本）により、半導体装置１を固定している爪部１５７を
開き、該半導体装置１を押し出して取り出すものであ
る。また、開口部１５６から、テスタのプローブを半導
体装置１の幅広部２１に接触させることができ、該半導
体装置をキャリア４１，４１Ａ，４１Ｂに固定された状
態で試験を行うことができる。
【００８７】なお、このような開口部１５６は、図１６
（Ａ）に示すキャリアテープ１５０Ａについても適用す
ることができるものである。
【００８８】このようにキャリアテープ１５０Ａ〜１５
０Ｂでキャリア４１Ａ，４１Ｂ（キャリア４１でもよ
い）を嵌合、固定して出荷、梱包することにより取扱い
個数の増大が図られると共に、開口部１５６を形成する
ことにより取り出し時間の短縮から実装の迅速可撓性を
図ることができるものである。
【００８９】また、一般にエンポス加工したキャリアテ
ープに半導体装置を搭載したキャリアを、接着又は溶着
されるカバーテープによりシールする構成としており、
一度剥離したカバーテープ及びキャリアテープは再利用
不能状態となるが、本発明のキャリアテープ１５０Ａ〜
１５０Ｃはカバーテープでのシールが不要であり、キャ
リアテープ１５０Ａ〜１５０Ｃの再利用が可能である。
また、キャリアが破損した場合であっても、キャリアの
取り外しが容易であり交換により再利用を容易にするこ
とができるものである。
【００９０】すなわち、半導体製造における搬送工程、
実装工程内の自動化、再利用化が可能になることによ
り、工程の削減、統一化を図ることができるものであ
る。
【００９１】なお、上述のキャリアテープ１５０Ａ〜１
５０Ｃに嵌合するキャリア４１Ａ，４１Ｂに、図１に示
す半導体装置１を搭載する場合を示したが、原理的に
は、上下樹脂部の大きさが同じ半導体装置にも適用する
ことができるものである。
【００９２】次に、図２０に、本発明のめっき処理を説
明するための図を示す。図２０において、めっき槽８１
内にはめっき液８２が満たされており、例えばＳｎ，Ｐ
ｂＳｎを含むめっき液８２内に陽極８３及び陰極８４の
電極が配置される。陰極８４は、めっき処理される半導
体装置１の表出部８ａ全体に接触するように凹型箱形状
に形成される。また、接触部分以外の部分には絶縁体８
５により被覆される。そして、陽極８３と陰極８４に直
流電源８６が接続される。
【００９３】このめっき槽８１のめっき液８２内に、キ
ャリア４１に装着された半導体装置１が浸漬される。こ
の場合、半導体装置１の下部樹脂７ｂは陰極８４の凹型
箱形状に嵌合し、該陰極８４と表出部８ａが接触する。
【００９４】そこで、直流電源８６より陽極８３及び陰
極８４間に電圧を印加することにより、外部リード８に
Ｓｎ，ＰｂＳｎ等のめっき層８ｃが形成される。すなわ
ち、外部リード８に電解めっきによりめっき層８ｂを形
成するものである。
【００９５】なお、上記めっき処理は、半導体装置１を
キャリア４１に装着させた後に行う場合を示しており、
キャリア４１に装着した後の方がめっき槽８１内に搬送
することが容易なためである。但し、装着前であっても
パッケージ（上部樹脂７ａ，下部樹脂７ｂ）をロボット
等で把持して、めっき槽８１内の陰極８４上に搬送して
めっき処理を行ってもよい。ところで、図２０のめっき
処理は、半導体装置１の製造段階でリードフレーム２に
予めＡｇ，Ａｕ，Ｐｂ等のめっき前処理が施されている
場合の最終めっき処理であるが、外部リード８先端部８
ｂの切離し切断面ではめっきのない状態である。従っ
て、該切断面に軽い前処理を行ってもよいが、めっき前
処理を行わなくてもよい。これは、外部リード８先端の
切断面にも施される最終めっき処理において、他のめっ
き前処理が施されている部分より密着性が劣るが、外部
リード８先端の切断面は実装時に半田フィレットを生成
するきっかけとなるものであり、機能上は十分であるか
らである。
【００９６】一方、リードフレームにＡｇ等のめっき処
理が施されていない場合には、図２０の最終めっき処理
以前にめっき前処理を行い、最終めっき処理の密着性を
高める必要がある。
【００９７】この場合のめっき前処理は、上部樹脂７
ａ、下部樹脂７ｂのパッケージングの後に、ダムバー６
３や外部リード先端部８ｂの不要部分で導通されている
状態で、酸洗浄等を十分に行うものである。また、洗浄
等の後に、Ｓｎ，ＰｂＳｎ等の電解めっき又は無電解め
っき（化学めっき）を行ってもよい。
【００９８】そして、図１２に示すように、上記不要部
分の切り離し等を行ってキャリア４１に装着し、図２０
に示すように最終めっき処理を行うものである。
【００９９】なお、上述の図２０に示すめっき前処理を
含むめっき処理を、電解めっきで行った場合を示してい
るが、無電解めっき（化学めっき）で行ってもよい。
【０１００】このように、半導体装置１の基板上への実
装を確実にするためのめっき処理を、外部リード８の折
曲加工後であっても、外力を加えずに行うことができ、
該外部リード８の変形を防止して位置精度の劣化を防止
することができるものである。
【０１０１】次に、図２１に本発明の半導体装置の特性
試験に使用されるソケットの構成図を示し、図２２に図
２１の動作を説明するための図を示す。
【０１０２】図２１において、試験治具であるソケット
６１は、本体６２がキャリア４１の外形より若干大きめ
の箱状に形成され、側部６３でキャリア４１の大略な位
置決めを行う。本体６２の底部には、半導体装置１の下
部樹脂７ｂを位置決めするベース６４が設けられ、ベー
ス６４の周辺に、接触手段である端子６５に導通される
プローブ６６が、半導体装置１の外部リード８に対応し
て設けられる。そして、本体６２には、半導体装置１の
上部樹脂７ａを押圧する蓋部６７が回動自在に設けられ
る。
【０１０３】そこで、図２２（Ａ）において、本体６２
内にキャリア４１を挿入することでキャリア４１におけ
る大略の位置決めが行われ、このときにベース６４に半
導体装置１の下部樹脂７ｂが載置されて位置決めが行わ
れる。このとき、外部リード８の表出部８ａ（図１参
照）がプローブ６６に接触する。
【０１０４】そして、図２２（Ｂ）に示すように、蓋部
６７により半導体装置１A の上部樹脂７ａを押圧固定し
て、試験状態可能にするものである。
【０１０５】これにより、キャリア４１に半導体装置１
を装着したままで、ソケット６１に装着することができ
ることから、外部リード８がソケット６１に接触するこ
とが防止され、リード変形を防止することがてきるもの
である。
【０１０６】次に、図２３に、本発明の半導体装置の実
装を説明するための図を示す。まず、ハンド７１によ
り、積み重ねられているキャリア４１を取り出し（図２
３（Ａ））、位置決め台７２に位置決めされて載置され
る。位置決め台７２は、キャリア４１の外形より若干大
きめの箱状に形成されたもので、大略的な位置決めを行
う。そして、位置決め台７２に形成されている位置決め
ベース７３上に、押下部７４により半導体装置１の上部
樹脂７ａを押下してキャリア４１より分離し、位置決め
ベース７３上に下部樹脂７ｂを載置させて半導体装置１
の位置決めを行う（図２３（Ｂ））。
【０１０７】続いて、ハンド７１によりキャリア４１の
みを除去し、ハンド７５により上部樹脂７ａを把持する
（図２３（Ｃ））。そして、ハンド７５により基板７６
上の所定位置に半導体装置１を載置させ（図２３
（Ｄ）、はんだリフロー等で実装を行うものである。
【０１０８】このように、実装時においても外部リード
８の接触を回避することができ、リード変形を防止する
ことができる。
【０１０９】
【発明の効果】以上のように本発明によれば、パッケー
ジの上部樹脂を下部樹脂より大に形成し、その大きさの
差部分で外部リードの下面を表出させ、表示部に幅広部
を形成して千鳥状に配設することにより、また、表出部
間に突出部を形成することにより、特性試験時における
外部リードの変形を防止して、確実に試験を行うことが
できる。
【０１１０】また、表出部に幅広部を形成して千鳥状に
配置することにより、プローブとの接触を確実にするこ
とができる。
【０１１１】さらに、本発明の半導体装置を装置するキ
ャリア及びキャリアごと試験を行うソケットにより、試
験から実装まで外部リードを保護することができ、リー
ド変形を防止することができる。また、実装のための外
部リードのめっき処理を、外力を加えずに行うことがで
き、リード変形を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成図である。
【図２】図１の製造を説明するための図である。
【図３】本発明による特性試験を説明するための図であ
る。
【図４】図１のリード形状の変形例の構成断面図であ
る。
【図５】本発明の一適用例の構成図である。
【図６】本発明の第１の実施例の他の実施例の構成図で
ある。
【図７】図６の出荷時の構成図である。
【図８】図６の実装時の構成図である。
【図９】図６の製造工程を説明するための図である。
【図１０】本発明の第２実施例の構成図である。
【図１１】図１０のキャリアに半導体装置を装着した場
合の図である。
【図１２】本発明のキャリアへの装着を含めた製造工程
を説明するための図である。
【図１３】半導体装置が装着されたキャリアの出荷、梱
包を説明するための図である。
【図１４】第２の実施例の他形状のキャリアを説明する
ための図である。
【図１５】第２の実施例の他形状のキャリアを説明する
ための図である。
【図１６】第２の実施例のキャリアの他の出荷、梱包を
説明するための図である。
【図１７】第２の実施例のキャリアの他の出荷、梱包を
説明するための図である。
【図１８】図１７の突起部の他の形状を説明するための
図である。
【図１９】図１７の凹部の他の形状を説明するための図
である。
【図２０】本発明のめっき処理を説明するための図であ
る。
【図２１】本発明の半導体装置の特性試験に使用するソ
ケットの構成図である。
【図２２】図２１の動作を説明するための図である。
【図２３】本発明の半導体装置の実装を説明するための
図である。
【図２４】従来の半導体装置の断面図である。
【符号の説明】
１ 半導体装置 ２ リードフレーム ３ ステージ ４ チップ ５ 内部リード ６ ワイヤ ７ パッケージ ７ａ 上部樹脂 ７ｂ 下部樹脂 ８ 外部リード ８ａ 表出部 １６ 突出部 ２１ 幅広部 ４１ キャリア １５０Ａ〜１５０Ｃ キャリアテープ
フロントページの続き (72)発明者 谷口 哲生 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 増子 隆 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 佐久間 正夫 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 安藤 幸男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 佐藤 信明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 薗 陸郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 リード部材（２，９１）上にチップ
    （４）が搭載され、該リード部材（２，９１）の内部リ
    ード（５，９３ａ）との接続後、外部リード（８，９３
    ｂ）を延出させて樹脂モールドによりパッケージングさ
    れる半導体装置において、 前記パッケージングにより形成されるパッケージ（７）
    の、実装面に対する前記外部リード（８，９３ｂ）より
    上方の上部樹脂（７ａ）と下部樹脂（７ｂ）の大きさを
    異ならせ、該外部リード（８，９３ｂ）の一面の表出部
    （８ａ）を表出させて形成すると共に、 該外部リード（８，９３ｂ）における表出部（８ａ）の
    所定部分に幅広部（２１）を形成し、該幅広部（２１）
    を千鳥状に配設することを特徴とする半導体装置。
  2. 【請求項２】 前記上部樹脂（７ａ）と前記下部樹脂
    （７ｂ）との大きさの差部分で、前記外部リード（８，
    ９３ｂ）の下面の表出部（８ａ）をリード長で少なくと
    も４００μｍ表出させることを特徴とする請求項１記載
    の半導体装置。
  3. 【請求項３】 前記上部樹脂（７ａ）と前記下部樹脂
    （７ｂ）との大きさの差部分による前記外部リードの前
    記一面の表出部（８ａ）周辺の面を、大きく形成された
    該上部樹脂（７ａ）又は該下部樹脂（７ｂ）に埋没させ
    ることを特徴とする請求項１又は２記載の半導体装置。
  4. 【請求項４】 前記リード部材を、リードフレーム
    （２）で形成することを特徴とする請求項１乃至３記載
    の半導体装置。
  5. 【請求項５】 前記リード部材を、テープ部材上に形成
    された所定パターンの金属箔リード（９３）のテープキ
    ャリア（９１）で構成することを特徴とする請求項１乃
    至３記載の半導体装置。
  6. 【請求項６】 前記テープキャリア（９１）のリード
    （９３）における外部リード（９３ｂ）を切断する際、
    該外部リード（９３ｂ）の先端を、実装時に除去される
    テープ（９１ｂ）に、固定した状態に形成することを特
    徴とする請求項５記載の半導体装置。
  7. 【請求項７】 請求項１記載の半導体装置（１）の外部
    リード（８，９３ｂ）を保護する筒状の側壁部（４２）
    と、 該側壁部（４２）の一端に形成され、該半導体装置
    （１）の前記上部樹脂（７ａ）と下部樹脂（７ｂ）の大
    きさの差部分の四隅を固定する係止部（４３ａ〜４３
    ｄ）と、 を有することを特徴とするキャリア。
  8. 【請求項８】 前記係止部（４３ａ〜４３ｄ）に固定さ
    れる前記半導体装置（１）を、前記上部樹脂（７ａ）の
    各辺の一部が表出可能に位置されることを特徴とする請
    求項７記載のキャリア。
  9. 【請求項９】 前記係止部（４３ａ〜４３ｄ）に固定さ
    れる半導体装置（１）を、前記側壁部（４２）の該係止
    部（４３ａ〜４３ｄ）が形成される他方の端部より、該
    半導体装置（１）の外部リード（８，９３ｂ）の表出部
    （８ａ）の全体が望めるように位置させることを特徴と
    する請求項７又は８記載のキャリア。
  10. 【請求項１０】 前記側壁部（４２）の上端及び下端
    に、嵌め込みにより積み重ね可能な嵌合手段（４５ａ〜
    ４５ｄ，４６ａ〜４６ｄ）を形成することを特徴とする
    請求項７乃至９記載のキャリア。
  11. 【請求項１１】 巻回自在なテープ状可撓部材の長手方
    向に、 多ピン型の半導体装置が装着されたキャリア（４１Ａ，
    ４１Ｂ）を嵌合する嵌合部（１５２）と、 該嵌合部（１５２）に所定数形成され、該キャリア（４
    １Ａ，４１Ｂ）を固定する固定部（１５３，１５４ａ〜
    １５４ｃ，１５５ａ，１５５ｂ）と、 が所定数設けられることを特徴とするキャリアテープ。
  12. 【請求項１２】 前記固定部として、前記嵌合部（１５
    ２）の側面に前記キャリア（４１Ａ，４１Ｂ）を押圧固
    定する突部（１５３）を所定数設けることを特徴とする
    請求項１１記載のキャリアテープ。
  13. 【請求項１３】 前記固定部として、前記嵌合部（１５
    ２）の側面に所定幅の突起部（１５５ａ，１５５ｂ）を
    設けると共に、前記キャリア（４１Ａ，４１Ｂ）に該突
    起部（１５５ａ，１５５ｂ）に対応する切欠溝（１４９
    ａ，１４９ｂ）を形成することを特徴とする請求項１１
    記載のキャリアテープ。
  14. 【請求項１４】 前記固定部として、前記嵌合部（１５
    ２）の底面に突出部（１５４ａ〜１５４ｃ）を設けると
    共に、前記キャリア（４１Ａ，４１Ｂ）に該突出部（１
    ５４ａ〜１５４ｃ）に対応する固定穴（１４８ａ〜１４
    ８ｃ）を形成することを特徴とする請求項１１記載のキ
    ャリアテープ。
  15. 【請求項１５】 前記嵌合部（１５２）の底面に、嵌合
    される前記キャリア（４１Ａ，４１Ｂ）に装着された前
    記半導体装置を試験し、又は押出して取り出すための開
    口部（１５６）を形成することを特徴とする請求項１１
    乃至１３記載のキャリアテープ。
  16. 【請求項１６】 リード部材（２，９１）上にチップ
    （４）が搭載され、該リード部材（２，９１）の内部リ
    ード（５，９３）との接続後、外部リード（８，９３
    ｂ）を延出させて樹脂モールドによりパッケージングさ
    れる半導体装置の製造方法において、 前記パッケージングにより形成されるパッケージ（７）
    の、実装面に対する前記外部リード（８，９３ｂ）より
    上方の上部樹脂（７ａ）を、該外部リード（８，９３）
    の下面の表出部（８ａ）を表出させて下部樹脂（７ｂ）
    より大に形成する工程と、 該外部リード（８，９３ｂ）の不要部分を除去する工程
    と、 該不要部分が除去された外部リード（８，９３ｂ）を所
    定形状に折曲加工する工程と、 該折曲加工した半導体装置（１）をキャリア（４１）に
    装着し、積み重ねる工程と、 を含むことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 前記リード部材を、リードフレーム
    （２）で形成することを特徴とする請求項１６記載の半
    導体装置の製造方法。
  18. 【請求項１８】 前記リード部材を、テープ部材上に所
    定パターンの金属箔リード（９３）を形成することを特
    徴とする請求項１６記載の半導体装置の製造方法。
  19. 【請求項１９】 前記外部リード（９３ｂ）の不要部分
    を除去する際、該外部リード（９３ｂ）の先端をテープ
    （９１ｂ）により固定した状態で行うことを特徴とする
    請求項１８記載の半導体装置の製造方法。
  20. 【請求項２０】 前記半導体装置（１）をキャリア（４
    １）に装着した後、実装時に前記テープ（９１ｂ）を除
    去することを特徴とする請求項１９記載の半導体装置の
    製造方法。
  21. 【請求項２１】 前記半導体装置（１）の前記キャリア
    （４１）への装着前又は装着後、前記外部リード（８）
    の無電解めっき処理を行う工程を含むことを特徴とする
    請求項１６又は１７記載の半導体装置の製造方法。
  22. 【請求項２２】 前記半導体装置（１）の前記キャリア
    （４１）の装着前又は装着後、前記外部リード（８）の
    表出部（８ａ）に一方の電極を接触させて電解めっき処
    理を行う工程を含むことを特徴とする請求項１６又は１
    ７記載の半導体装置の製造方法。
  23. 【請求項２３】 前記上部樹脂（７ａ）及び下部樹脂
    （７ｂ）を形成する工程の後、前記不要部分で導通され
    ている前記外部リード（８）のめっき前処理を行う工程
    を含むことを特徴とする請求項２１又は２２記載の半導
    体装置の製造方法。
  24. 【請求項２４】 前記リードフレーム（２）の前記外部
    リード（８）は、前記パッケージング前にめっき処理が
    施されていることを特徴とする請求項２１又は２２記載
    の半導体装置の製造方法。
  25. 【請求項２５】 請求項１記載の前記半導体装置（１）
    が装着された請求項４記載の前記キャリア（４１）を装
    着脱可能な本体（６２）と、 該半導体装置（１）を上方より押圧する蓋部（６７）と
    により構成され、 前記蓋体（６２）に、前記半導体装置（１）を位置決め
    して載置させるベース（６４）と、該半導体装置（１）
    の前記表出部（８ａ）と対応し、該キャリア（４１）の
    下方より接触する接触手段（６５，６６）とが設けられ
    ることを特徴とする試験治具。
  26. 【請求項２６】 前記半導体装置（１）の請求項１記載
    の千鳥状に配設した幅広部（２１）に対応して接触する
    ように前記接触手段を千鳥状に配設することを特徴とす
    る請求項２５記載の試験治具。
JP4347052A 1992-02-12 1992-12-25 半導体装置及びその製造方法及びキャリア及びキャリアテープ及び試験治具 Pending JPH0661631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4347052A JPH0661631A (ja) 1992-02-12 1992-12-25 半導体装置及びその製造方法及びキャリア及びキャリアテープ及び試験治具

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2539992 1992-02-12
JP4-25399 1992-06-12
JP15384292 1992-06-12
JP4-153842 1992-06-12
JP4347052A JPH0661631A (ja) 1992-02-12 1992-12-25 半導体装置及びその製造方法及びキャリア及びキャリアテープ及び試験治具

Publications (1)

Publication Number Publication Date
JPH0661631A true JPH0661631A (ja) 1994-03-04

Family

ID=27284993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4347052A Pending JPH0661631A (ja) 1992-02-12 1992-12-25 半導体装置及びその製造方法及びキャリア及びキャリアテープ及び試験治具

Country Status (1)

Country Link
JP (1) JPH0661631A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052149A1 (de) * 1998-04-06 1999-10-14 Infineon Technologies Ag Verwendung der baulichen beschaffenheit eines elektronischen bauteils als referenz bei der positionierung des bauteils
WO2010084861A1 (ja) * 2009-01-23 2010-07-29 芝浦メカトロニクス株式会社 電子部品の供給装置及び供給方法
JP2022140870A (ja) * 2021-03-15 2022-09-29 株式会社村田製作所 回路モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052149A1 (de) * 1998-04-06 1999-10-14 Infineon Technologies Ag Verwendung der baulichen beschaffenheit eines elektronischen bauteils als referenz bei der positionierung des bauteils
US6541311B1 (en) 1998-04-06 2003-04-01 Infineon Technologies Ag Method of positioning a component mounted on a lead frame in a test socket
WO2010084861A1 (ja) * 2009-01-23 2010-07-29 芝浦メカトロニクス株式会社 電子部品の供給装置及び供給方法
JP2022140870A (ja) * 2021-03-15 2022-09-29 株式会社村田製作所 回路モジュール

Similar Documents

Publication Publication Date Title
US5475259A (en) Semiconductor device and carrier for carrying semiconductor device
US5023202A (en) Rigid strip carrier for integrated circuits
US6731010B2 (en) Resin sealed stacked semiconductor packages with flat surfaces
JP2856647B2 (ja) 半導体チップバーンイン用ソケット
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
JP2682936B2 (ja) 半導体装置
US4897602A (en) Electronic device package with peripheral carrier structure of low-cost plastic
US5541447A (en) Lead frame
KR19990079702A (ko) 노운 굿 다이 제조장치
US20030140487A1 (en) Method for producing a carrier strip comprising a large number of electrical units, each having a chip and contact elements
KR100206026B1 (ko) 반도체 집적회로장치
JP3074264B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US6130110A (en) Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, and method of making the same, mounted board, and electronic device
JPH0661631A (ja) 半導体装置及びその製造方法及びキャリア及びキャリアテープ及び試験治具
JPH0661363A (ja) 半導体装置及びその製造方法及び半導体製造装置並びにキャリア及び試験治具
US5347709A (en) Method of making lead frame
JP2003023235A (ja) 陥沈印刷回路基板及びその製造方法
JPH03185754A (ja) 半導体装置
JPH04177753A (ja) 樹脂封止型半導体装置
US5242838A (en) Method of manufacturing a semiconductor device
JPS6333853A (ja) 集積回路パツケ−ジ
JPH02106059A (ja) リードフレームの製造方法
JPH0669277A (ja) 電子部品搭載装置
JPH0272643A (ja) 半導体装置の実装方式
JPH02266550A (ja) 面実装形ｉｃパッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330