JPH02106059A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH02106059A
JPH02106059A JP25988588A JP25988588A JPH02106059A JP H02106059 A JPH02106059 A JP H02106059A JP 25988588 A JP25988588 A JP 25988588A JP 25988588 A JP25988588 A JP 25988588A JP H02106059 A JPH02106059 A JP H02106059A
Authority
JP
Japan
Prior art keywords
lead frame
lead
metal
wire bonding
flat bottom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25988588A
Other languages
English (en)
Other versions
JP2504141B2 (ja
Inventor
Sunao Kawanobe
直 川野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP63259885A priority Critical patent/JP2504141B2/ja
Publication of JPH02106059A publication Critical patent/JPH02106059A/ja
Application granted granted Critical
Publication of JP2504141B2 publication Critical patent/JP2504141B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体集積回路(IC)に使用するリードフ
レームとその製造方法に関し、さらに詳しくは、確実性
高くボンディングを行うことができ、信頼性の高いリー
ドフレームとその製造方法に関する。
〈従来の技術〉 IC等を搭載するリードフレームにおいて、ワイヤボン
ディングを行うリード部先端部には、第3図に示すよう
に、ボンディングを確実に行わしめることを目的とし、
コイニング加工等のプレス加工により、ワイヤボンディ
ング部となる段差部7を設けている。 あるいは、エツ
チング加工により、段差部7を形成している。 この段
差部7と他の面6との段差1は、10〜50μm程度で
ある。
以上の加工によりワイヤボンディング部となる段差部7
を形成後、その部分にAu、Ag等のめっきを施してい
るが、通常のめっき処理では、特定範囲のみをめっき処
理するために、めっきを必要とする部分に開孔を設けた
ゴム等の軟質材性のマスクを押し当て、このマスクによ
ってめっき液をシールし、めっきの位置を決める方法が
行われている。
しかし、このシール方法に用いるマスクは、0.5〜2
mm厚程度のゴム等による軟質材である場合が多く、こ
の軟質材を非めっき部分に押し付ける際の変形により、
寸法や位置がくるい、精度を低下させ、めっきのにじみ
やめっき不要部分へのめっき金属の付着等を生じるさせ
ている。
また、マスクとリードフレームの位置合わせには、マス
クに立てたピンをリードフレームのパイロットホールに
入れて行うことが多いが、各′部の加工誤差が累積し、
結果的には位置精度が低下してしまい、めっきのにじみ
ゃめっき不要部分へのめっき金属の付着等を生じさせて
いる。
そこで、通常は、剥離液等を用い、めっきのにじみやめ
っき不要部分に付着しためっき金属を溶かすことによフ
て対応しているが、めっきが必要な特定部分のめっき金
属も同一速度で溶かしてしまうため、ある程度以上の厚
さのめっきのにじみや不要の付着めっき金属を完全に除
去することはできない。
〈発明が解決しようとする課題〉 上述のように、リードフレームのリード部先端部にある
ワイヤボンディング部のみを高い位置精度でめっき処理
を行うことは出来ず、その後に剥離液による処理を行っ
ても、めっきのにじみやめっき不要部分に付着しためっ
き金属の完全な除去は行い得ない。 しかし、めっきの
にじみや、めフき不要部分に付着しためっき金属は、リ
ードフレームが樹脂モールドされた後の半導体装置の信
頼性を著しく損ねる。
即ち、モールド外のアクタ−リード部にめっき金属が付
着していると、いわゆるマイグレーション現象により、
リード間で短絡事故を8起し、一方、モールド内のイン
ナーリード部のワイヤボンディング部以外の部分に付着
しためっき金属は、モールド時、リードと樹脂との密着
性を損ね、耐湿性等を悪化させることが知られている。
 従って、ワイヤボンディング部のみに位置精度良くめ
っぎを施すことは、非常に重要である。
本発明は、上記の事実に鑑みてなされたものであり、リ
ード部先端部のワイヤボンディング部以外には、めっき
等の方法で処理される処理金属の付着のないリードフレ
ームとその製造方法の提供を目的とする。
く課題を解決するための手段〉 本発明は、半導体素子を搭載するタブ部と、リード部と
を有するリードフレームにおいて、リード部先端部に設
けられるワイヤボンディング部が、平坦底部とこれを包
囲する周壁で構成される陥凹部であって、該陥凹部が、
Au。
Ag%Cu、AILのうちから選ばれる少なくとも1種
の金属で表面処理されていることを特徴とするリードフ
レームを提供するものである。
また、本発明は、半導体素子を搭載するタブ部と、リー
ド部とを有するリードフレームを製造するに際し、リー
ド部先端部に、平坦底部とこれを包囲する周壁で構成さ
れる陥凹部を形成し、該陥凹部を、A u 、 A g
 s Cu %A ltのうちから選ばれる少なくとも
1種の金属で表面処理した後、該陥凹部以外の部分に付
着した不要の処理金属を、剥離液を用いて溶解すること
を特徴とするリードフレームの製造方法を提供するもの
である。
以下に、本発明の詳細な説明する。
第1図は、本発明のリードフレーム10の一実施例を示
す平面図である。
本発明のリードフレーム10は、IC素子等を搭載する
タブ部4と、リード部13とを有し、リード部13のタ
ブ部4に近い位置にあるリード部先端部3には、ワイヤ
ボンディング部である陥凹部5が形成されているが、該
陥凹部は、Au、Ag、Cu%Aj2のうちから選ばれ
る少なくとも1種の金属で表面処理されている。 タブ
部4に搭載されたIC素子1は、ボンディングワイヤ2
によって、ワイヤボンディング部5と電気的に接続され
る。
本発明のリードフレーム10の特徴は、ワイヤボンディ
ング部5が平坦底部とこれを包囲する周壁で構成される
陥凹部であって、該陥凹部5の少なくとも平坦底部が、
Au、Ag、Cu%A1のうちから選ばれる少なくとも
1 fflの金属で表面処理されていることである。
ワイヤボンディング部5の形状は、平坦な底部とこれを
包囲する周壁で構成される陥凹部であればよいが、金属
による表面処理やワイヤボンディングのし易さの点から
、例えば第2a図および第2b図に示すように、四角形
や円形の平坦な底部を有する陥凹部が好ましい。
ワイヤボンディング部5の大きさは、リードフレーム1
0の大ぎさやビン数によって異なるが、平坦底部の四角
形の一辺nまたは円の直径nが、リード部先端部の幅m
の50%以上であることが好ましく、50μm以上であ
ることが・好ましい。 段差りは、リードフレームを構
成している金属板の厚みPの5%以上であることが好ま
しく、10μm以上であることが好ましい。
また、ワイヤボンディング部5は、導電性を良くするた
めに、Au、Ag、Cu%Anのうちから選ばれる少な
くとも1種の金属で表面処理されているが、表面処理金
属り厚さは、機能とコストとの関係から、1〜20μm
程度が好ましい。
本発明のリードフレームは、いかなる方法で製造しても
よいが、以下に示す本発明の製造方法が好ましい。
本発明の方法によれば、リードフレーム10は、リード
部先端部3に、平坦底部とこれを包囲する周壁で構成さ
れる陥凹部5を形成し、該陥凹部5を、Au、Ag、、
Cu、Allのうちから選ばれる少なくとも1種の金属
で表面処理した後、該陥凹部5周辺の処理金属のにじみ
部分や、該陥凹部5以外の部分に付着した不要の処理金
属を、剥離液を用いて溶解することによって製造される
陥凹部5の形成は、コイニング加工等のプレス加工また
はエツチング加工によるが、平坦性よく加工できるプレ
ス、加工が好ましい。
金属による表面処理は、電気めっき、溶融めっきのほか
、真空蒸着、スパッタリング、イオンブレーティング等
の真空めっきや気相めっき等の方法で行えばよいが、処
理金属の厚さの点から、電気めっき等の方法が好ましい
金属による表面処理の前段として、非処理部にマスクを
行う、 マスク開孔の大きさは、陥凹部5と同じ大きさ
、形状、あるいは陥凹部5よりもやや大ぎめとし、マス
クをシール状態に当接する。
この時、リードフレームとマスクとの位置合せはパイロ
ットビンを用いて行うが、注意深く合わせたとしても、
マスク開孔の加工誤差もあるので、合せ誤差を生じる。
 従って、陥凹部5を完全に金属で処理するためには、
マスクの開孔の大きさは、陥凹部5よりもやや大きめで
あることが好ましい。
尚、このようにして金属により表面処理を行うと、にじ
みやマスク開孔の合せ誤差等に由来する処理金属不要部
分への処理金属の付着があるが、にじみや不要部分に付
着した処理金属は、後述する方法で除去することができ
るのでかまわない。
金属による表面処理後に行う処理金属のにじみ部分や処
理金属不要部分に付着した処理金属の除去は、剥離液を
用いて行う。
具体的には、リードフレーム上を水平方向に剥離液を流
すか、または、第4図に示すように、リードフレーム1
0上に、リードフレーム10の非処理部表面9と0〜1
mm程度離して遮蔽板8をおいた状態で剥離液に浸漬す
る。
この際、剥離液はfの方向に流動させる。 また、剥離
液は通常使用されているものでよく、例えば0.5〜5
%NaOH溶液、10%KOH溶液等があげられる。
このような方法で、処理金属のにじみ部分や処理金属不
要部分に付着した処理金属の除去を行うと、陥凹部5内
の処理金属の溶解速度は、にじみ部分や処理金属不要部
分に付着したものよりも極度に遅いので、にじみ部分や
処理金属不要部分の処理金属が完全に溶解するまで剥離
液と接触させても、陥凹部5内の処理金属の大部分は残
存する。 従って、陥凹部すなわちワイヤボンディング
部5の寸法精度の高い本発明のリードフレームが容易に
得られる。
本発明のリードフレームは、上述の本発明ノ方法で作る
ことが最も好ましいが、他の好適な製造方法として、以
下に述べる方法がある。
即ち、リードフレームのリード部先端部に、プレス加工
によって平坦底部とこれを包囲する周壁で構成される陥
凹部を形成すると同時に、該陥凹部に、Au、Ag、C
u%AjZのうちから選ばれる少なくとも1種の金属の
箔を圧接する工程を含む方法である。
この方法によれば、金属箔の端部の剥れが少なく、金属
箔が良好に接合する。
〈実施例〉 以下に、実施例により、本発明を具体的に説明する。
(実施例1) タブ部の大きさが7mmX 10mmの60ビンのリー
ドフレーム材料のリード部先端部に、コイニング加工に
より、直径100μmの円形の平坦底部とこれを包囲す
る周壁で構成される段差20μmの陥凹部を形成した。
 これに直径120μmの円形の開孔部を有するマスク
を当接し、電気めっき法によって銀をめっぎした。 続
いて、このリードフレームの非銀めっき部表面と0.5
mm#した位置に遮蔽板をおき、遮蔽板と共に、リード
フレームを5%NaOH溶液に浸漬した。  1分間で
不要部分の銀が溶解したので、剥離液から引き上げ、水
洗、乾燥を行い、リード部先端部が第2b図に示す形状
のリードフレームを得た。 陥凹部の銀層の厚さは、4
〜7μmであった。
(実施例2) 実施例1と同様のリードフレーム材料を用い、プレス加
工により、−辺の長さが60μmの正方形の平坦底部と
これを包囲する周壁で構成される陥凹部を形成すると同
時に、厚さ10μmのアルミニウム箔を圧接し、陥凹部
の段差が15μmのリード部先端部が第2a図に示す形
状のリードフレームを得た。
(比較例) 実施例1と同様のリードフレーム材料を用い、エツチン
グ加工により、リード部先端から0.6mmの位置まで
が段差部であり、段差が20μmのリードフレームを得
た。  これに、段差部と同じ形状、大きさの開孔部を
有するマスクを当接し、電気めっき法によって銀をめっ
きし、厚さ7μmの銀層を形成し、リード部先端部が第
3図に示す形状のリードフレームを得た。
以上のリードフレームを用い、ワイヤボンディング法で
ICの組立実装を行った。 出来上がった半導体装置を
検査したところ、実施例1のリードフレームを用いた半
導体装置の歩留りは100%、実施例2のリードフレー
ムを用いた半導体装置の歩留りは100%、比較例のリ
ードフレームを用いた半導体装置の歩留りは96%であ
った。
〈発明の効果〉 本発明により、ボンディング部の処理金属の寸法精度の
高いリードフレームとその製造方法が1是供される。
本発明のリードフレームを用いると、ワイヤボンディン
グ時にボンディングポイントのずれが生じにくく、また
、導電部の寸法精度が高いために、信頼性の高い半導体
装置が得られる。
本発明の製造方法は、従来の金属処理方法を適用して寸
法精度の高い金属処理部を形成することができるので、
実用性が高い。
【図面の簡単な説明】
第1図は、本発明のリードフレームにIC素子を搭載し
、ワイヤボンディングした状態を示す平面図である。 第2a図および第2b図は、本発明のリードフレームの
リード部先端部を示す斜視図である。 第3図は、従来のリードフレームのリード部先端部を示
す斜視図である。 第4図は、本発明のリードフレームの製造工程における
処理金属不要部分に付着した処理金属を選択的に溶解す
る方法を示す模式図である。 符号の説明 1・・・IC素子、 2・・・ボンディングワイ忙 3・・・リード部先端部、 4・・・タブ部、 5・・・ワイヤボンディング部(陥凹部)、6・・・他
の面、 7・・・段差部、 8・・・遮蔽板、 9・・・非処理部表面、 10・・・リードフレーム、 13・・・リード部 FIG、1 FIG、3 FIG、4

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子を搭載するタブ部と、リード部とを有
    するリードフレームにおいて、リード部先端部に設けら
    れるワイヤボンディング部が、平坦底部とこれを包囲す
    る周壁で構成される陥凹部であって、該陥凹部が、Au
    、Ag、Cu、Alのうちから選ばれる少なくとも1種
    の金属で表面処理されていることを特徴とするリードフ
    レーム。
  2. (2)半導体素子を搭載するタブ部と、リード部とを有
    するリードフレームを製造するに際し、リード部先端部
    に、平坦底部とこれを包囲する周壁で構成される陥凹部
    を形成し、該陥凹部を、Au、Ag、Cu、Alのうち
    から選ばれる少なくとも1種の金属で表面処理した後、
    該陥凹部以外の部分に付着した不要の処理金属を、剥離
    液を用いて溶解することを特徴とするリードフレームの
    製造方法。
JP63259885A 1988-10-14 1988-10-14 リ―ドフレ―ムの製造方法 Expired - Lifetime JP2504141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63259885A JP2504141B2 (ja) 1988-10-14 1988-10-14 リ―ドフレ―ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63259885A JP2504141B2 (ja) 1988-10-14 1988-10-14 リ―ドフレ―ムの製造方法

Publications (2)

Publication Number Publication Date
JPH02106059A true JPH02106059A (ja) 1990-04-18
JP2504141B2 JP2504141B2 (ja) 1996-06-05

Family

ID=17340292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63259885A Expired - Lifetime JP2504141B2 (ja) 1988-10-14 1988-10-14 リ―ドフレ―ムの製造方法

Country Status (1)

Country Link
JP (1) JP2504141B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448942A1 (en) * 1990-03-15 1991-10-02 International Business Machines Corporation Semiconductor package
US5391439A (en) * 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
EP0698922A1 (en) * 1994-08-12 1996-02-28 STMicroelectronics S.r.l. Leadframe for supporting integrated semiconductor devices
JP2014175578A (ja) * 2013-03-12 2014-09-22 Sh Materials Co Ltd 半導体素子搭載用リードフレーム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101059A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd リ−ドフレ−ム
JPS61236147A (ja) * 1985-04-12 1986-10-21 Toppan Printing Co Ltd リ−ドフレ−ムの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101059A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd リ−ドフレ−ム
JPS61236147A (ja) * 1985-04-12 1986-10-21 Toppan Printing Co Ltd リ−ドフレ−ムの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0448942A1 (en) * 1990-03-15 1991-10-02 International Business Machines Corporation Semiconductor package
US5391439A (en) * 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
EP0698922A1 (en) * 1994-08-12 1996-02-28 STMicroelectronics S.r.l. Leadframe for supporting integrated semiconductor devices
JPH0870078A (ja) * 1994-08-12 1996-03-12 Sgs Thomson Microelettronica Spa 半導体装置用支持フレームおよび半導体装置の構造
JP2014175578A (ja) * 2013-03-12 2014-09-22 Sh Materials Co Ltd 半導体素子搭載用リードフレーム

Also Published As

Publication number Publication date
JP2504141B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
US6510976B2 (en) Method for forming a flip chip semiconductor package
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US10707154B2 (en) Semiconductor device and method for manufacturing the same
JPH0846116A (ja) リードフレーム及びその製造方法
JPH0394431A (ja) 半導体装置およびその製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
US5731547A (en) Circuitized substrate with material containment means and method of making same
JPH02106059A (ja) リードフレームの製造方法
KR100252788B1 (ko) 반도체장치의 제조방법
KR100204746B1 (ko) 리드프레임 처리 방법
JP2875562B2 (ja) 半導体装置及びその製造方法
JPH0362542A (ja) 半導体装置及びその製造方法
JP2885723B2 (ja) リードフレームを用いた半導体装置の製造方法
JPH03185754A (ja) 半導体装置
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JP2718146B2 (ja) 電子部品の製造方法
JPH08139252A (ja) 半導体装置の製造方法およびそれに用いるリードフレーム
JPS62154658A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPH0521695A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
JPH02250364A (ja) リードフレーム及びその製造方法
JPH0582593A (ja) テープキヤリヤ及びその製造方法
JPS5845189B2 (ja) 樹脂封止形半導体装置の製造方法
JPH02184059A (ja) ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法
JPH06291232A (ja) リードフレーム及びその製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法