JPH0272643A - 半導体装置の実装方式 - Google Patents

半導体装置の実装方式

Info

Publication number
JPH0272643A
JPH0272643A JP63222459A JP22245988A JPH0272643A JP H0272643 A JPH0272643 A JP H0272643A JP 63222459 A JP63222459 A JP 63222459A JP 22245988 A JP22245988 A JP 22245988A JP H0272643 A JPH0272643 A JP H0272643A
Authority
JP
Japan
Prior art keywords
semiconductor chip
fingers
device hole
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63222459A
Other languages
English (en)
Inventor
Hisanori Maruyama
久則 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63222459A priority Critical patent/JPH0272643A/ja
Publication of JPH0272643A publication Critical patent/JPH0272643A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、フィルムキャリアを用いた半導体装置の実装
方式に関するものである。
[従来の技術] 半導体装置は、一般にリードフレームに設けたダイパッ
ドに半導体チップを取付け、半導体チ・ツブの外部電極
とリードフレームの端子とをそれぞれワイヤで接続し、
これをエポキシ樹脂の如き熱硬化性樹脂でパッケージし
たのち各端子を切断し、製造している。
ところで、最近では電子機器の小形化、薄形化に伴ない
、これに使用する半導体装置も高密度実装するため、厚
くかつ比較的大形な従来の半導体装置に代えて、薄くか
つ小形の半導体装置の出現が望まれている。このような
要請に応えるべく、フィルムキャリアのデバイスホール
に半導体チップを配設し、半導体チップの電極をフィル
ムキャリアのフィンガーに直接接続し、これに液状の樹
脂(例えばエポキシ樹脂)からなる封止材料を印刷ある
いはボッティングしてパッケージした方式(以下印刷方
式という)の半導体装置が使用されるようになった。
第4図(a)は従来の印刷方式による半導体装置を説明
するための平面図、(b)はそのB−B拡大断面図であ
る。図において、1は長さ方向に等間隔に、後述の半導
体チップ5.5a、 5b、・・・の表面積より大きい
面積のデバイスホール2.2a、 2b。
・・・が設けられた厚さ75〜too IIf11程度
のフィルムキャリア(以下フィルムという)である。3
はフィルム1に設けられた銅の如き導電率の高い厚さ3
0〜4fluo 、幅50〜300−程度の金属箔から
なる多数のフィンガーで、先端部はデバイスホール2内
に突出して自由端となっている。4はフィルム1を搬送
するためのスプロケット穴である。
上記のようなフィルム1を使用して半導体装置を製造す
るには、先ずデバイスホール2〜2b内にそれぞれ半導
体チップ5〜5bを配設してその電極をそれぞれフィン
ガー3に接続する。ついで、スキージ印刷、ポツティン
グ等により半導体チップ5及びフィンガー3の一部を液
状の封止用樹脂で封止し、半導体装置を製造する。
[発明が解決しようとする課題] 上記のような印刷方式によれば、半導体装置を薄くかつ
小形にできるという特長を有するが、半導体チップ5に
比べてデバイスホール2が大きく、きわめて薄く幅の狭
いフィンガー3がデバイスホール2内に突出して自由状
態にあるため、次のような問題が発生している。
(1)フィンガー3の製造工程から半導体チップ5の電
極への接続工程までの間に、第5図(a)に示すように
フィンガー3が変形したり折れたりする不良品が屡々発
生する。
(2)半導体チップ5との接続時に、フィンガー3の突
出部のフォーミングを行なっているが、全てのフィンガ
ー3を均一にフォーミングすることが困難で、第5図(
b)に示すように、フォーミングの不均一により半導体
チップ5かフィルム1に対して傾いて実装されることが
ある。
(3)半導体チップ5の実装後のフィルム1の搬送工程
や巻取工程において、フィルム1に引張りやねじれ等の
外力か加わると、第5図(e)に示すように、フィンガ
ー3と半導体チップ5の接続部6にストレスが集中して
変形やダメージを生じ易く、接続の信頼性が低下する。
り4)半導体チップ5を実装したのち液状の封止用樹脂
で封止する工程において、第5図(d)に示すようにフ
ィルム1と半導体チップ5とのすき間から封止用樹脂7
が流れ出し、所望の封止形状が得にくい。
本発明は、上記の問題点を解決すべくなされたもので、
フィンガーが変形したり折れたりすることがなく、また
フィンガーと半導体チップとの接続部か変形したりダメ
ージを受けることのない、信頼性の高い半導体装置の実
装方式を得ることを目的としたものである。
[課題を解決するための手段] 本発明に係る半導体装置の実装方式は、フィルムキャリ
アに設けたデバイスホールの少なくとも2辺の長さをこ
れに配設される半導体チップの少なくとも2辺の長さと
等しいか又はこれより短く形成したものである。
また、本発明に係る半導体装置の実装方式は、デバイス
ホールの無いフィルムキャリアにこれに実装される半導
体チップの端子に対応して多数のフィンガーを設け、前
記半導体チップの各端子とフィンガーをそれぞれ接続し
て該半導体チップとフィンガーとを樹脂でパッケージし
たものである。
[作 用] デバイスホールが半導体チップとほぼ等しい場合は、半
導体チップをデバイスホールに挿入してフィンガーと接
続する。
またデバイスホールが半導体チップより小さい場合は、
半導体チップをデバイスホールの直下においてフィルム
の下面に当接し、フィンガーと接続する。
さらに、デバイスホールがない場合は、フィンガーの表
面に半導体チップを接続する。
[発明の実施例] 本発明は、半導体チップが実装されるフィルムのデバイ
スホールの大きさを、半導体チップの大きさとほぼ等し
くするか、これより小さくするか又は無くしたものであ
る。以下、図面を用いてこれらを詳細に説明する。
第1図(a)は本発明実施例の平面図、(b)はそのA
−A拡大断面図である。なお、第3図の従来例と同−又
は相当部分には、同じ符号が付しである。
本実施例は、デバイスホール2を半導体チップ5と同じ
大きさに形成したもので、フィルム1の下方からデバイ
スホール2内に半導体チップ5を挿入し、その電極とフ
ィンガー3とをそれぞれ接続したものである。
このように構成したことにより、デバイスホール2内へ
のフィンガー3の突出量が少なくなったため、半導体チ
ップ5の実装前におけるフィンガー3の変形や切断が大
幅に減少した。また、半導体チップ5をデバイスホール
2に挿入して実装するため位置決めが容易であり、また
これによりフィルム1に引張りやねじれ等の外力が作用
しても接続部6にストレスが集中せず、このため接続部
が変形したりダメージを受けることがなく、接続部6の
信頼性が向上した。
さらに、フィルム1と半導体チップ5との間にすき間が
ないので、封止の際封止用樹脂が流れ出すことがなく、
所望の封止形状が得られるため歩留りが向上した。
第2図(a)は本発明の他の実施例の拡大断面図である
。本実施例においては、デバイスホール2を半導体チッ
プ5より若干小さく形成し、半導体チップ5をフィルム
1の裏面に当接してフィンガー3と接続したものである
本実施例によれば、フィンガー3の変形や切断が減少す
ることは勿論、半導体チップ5をフィルム1の下面に当
接して実装するため、位置決めが容易である。また、フ
ィンガー3のフォーミング量はフィルム1と厚さによっ
て決定されるため、均一にフォーミングすることができ
る。さらに、封止用樹脂が下方に流れ出すことがないの
で、所望の封止形状が得られる。また、フィルム1に加
わる引張りやねじれ等によるストレスを、フィルム1と
半導体チップ5との接触面でも負担するため、接続部6
に与えるダメージが少なくなり、接続部6の信頼性が向
上する。
第2図(b)は本発明のさらに他の実施例の拡大断面図
である。本実施例は、デバイスホールを無くしてフィン
ガー3の表面に半導体チップ5の端子を接続したもので
ある。
本実施例においては、フィンガー3はフィルム1に完全
に保持されているため、フィンガー3の変形や切断が皆
無になり、またデバイスホールが無いので、フィルム1
の強度が向上した。また、フィルム1に加えられる引張
りやねじれ等によるストレスの大部分をフィルム1が負
担するので、接続部6のダメージが少なく、接続信頼性
が向上する。
上記の各実施例では、フィルム1のデバイスホール2を
半導体チップ5と相似形で、かつ半導体チップ5と等し
い大きさか又はこれより小さく形成した場合について説
明したが、例えば第3図(a)に示すように、デバイス
ホール2のフィンガー3が多い辺を半導体チップ5と当
接させ、フィンガー3の少ない辺と半導体チップ5との
間にすき間を設けるようにしてもよい。即ち、デバイス
ホール2と半導体チップ5の2辺(図では上下方向)の
長さを等しくし、他方の2辺(図では左方方向)はデバ
イスホール2の方を長くしたものである。
また、第3図(b)に示すように、図の左右方向の2辺
の長さを両者等しくし、上下方向はデバイスホール2の
辺を半導体チップ5の辺より短く形成してもよく、ある
いは(C)図に示すように、デバイスホール2の上下方
向の2辺は半導体チップ5のそれより短く、左右方向の
2辺はそれより長くするなど、適宜変形することができ
る。
なお、上記の説明では、フィルム1に半導体チップ5を
実装したのち、半導体チップ5及びフィンガー3を液状
の封止用樹脂により封止する場合を示したが、合成樹脂
によりモールド成型してもよい。
[発明の効果コ 以上詳述したように、本発明はフィルムキャリアに半導
体チップを実装してなる実装方式において、フィルムキ
ャリアに設けるデバイスホールの少なくとも2辺を、半
導体装置の対応する辺と等しいか又はこれより小さく形
成したので、フィンガーが変形したり折損したりするお
それがなく、またフォーミングが確実に行なわれるので
、半導体チップが不正確にフィンガーに接続されること
もない。またフィルムに引張りやねじれの外力が作用し
ても、半導体チップとフィンガーとの接続部が変形した
りダメージを受けることがなく、接続部の信頼性を向上
することができる。
さらに、半導体チップを液状の対土用樹脂で封止する際
、樹脂が流れ出すおそれがないので、正確な封止形状か
得られる等、実施による効果大である。
【図面の簡単な説明】
第1図(a)は本発明実施例の平面図、(b)はそのA
−A拡大断面図、第2図(a) 、 (b)は本発明の
他の実施例の拡大断面図、第3図(a) 、(b) 、
(c)はさらに本発明の他の実施例の平面図、第4図(
a)は従来のフィルムキャリアへの半導体チップの実装
例を示す平面図、(b)はそのB−B拡大断面図、第5
図(a) 、(b) 、(c) 、(d)は従来方式の
問題点を示す説明図である。 1:フィルム、2:デバイスホール、3:フィンガー、
5:半導体チップ、6:接続部。

Claims (2)

    【特許請求の範囲】
  1. (1)フィルムキャリアに設けたデバイスホールに半導
    体チップを配設し、該半導体チップと前記デバイスホー
    ルに突出したフィンガーとをそれぞれ接続して前記半導
    体チップとフィンガーとを樹脂でパッケージしてなる半
    導体装置において、前記デバイスホールの少なくとも2
    辺の長さをこれに配設される半導体チップの少なくとも
    2辺の長さと等しいか又はこれより短く形成したことを
    特徴とする半導体装置の実装方式。
  2. (2)デバイスホールの無いフィルムキャリアにこれに
    実装される半導体チップの端子に対応して多数のフィン
    ガーを設け、前記半導体チップの各端子とフィンガーを
    それぞれ接続して該半導体チップとフィンガーとを樹脂
    でパッケージしてなる半導体装置の実装方式。
JP63222459A 1988-09-07 1988-09-07 半導体装置の実装方式 Pending JPH0272643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63222459A JPH0272643A (ja) 1988-09-07 1988-09-07 半導体装置の実装方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63222459A JPH0272643A (ja) 1988-09-07 1988-09-07 半導体装置の実装方式

Publications (1)

Publication Number Publication Date
JPH0272643A true JPH0272643A (ja) 1990-03-12

Family

ID=16782747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63222459A Pending JPH0272643A (ja) 1988-09-07 1988-09-07 半導体装置の実装方式

Country Status (1)

Country Link
JP (1) JPH0272643A (ja)

Similar Documents

Publication Publication Date Title
US5665652A (en) Method for manufacturing a semiconductor device wherein electrodes on a semiconductor chip are electrically connected to lead terminals by plating bonding
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
US7002240B2 (en) Semiconductor leadframe for staggered board attach
JP2002222906A (ja) 半導体装置の製造方法および半導体装置
US6037662A (en) Chip scale package
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
JPH01196153A (ja) 樹脂封止半導体装置
US5107324A (en) Two-terminal semiconductor device of surface installation type
EP0204102A2 (en) Direct connection of lead frame having flexible, tapered leads and mechanical die support
JPH0272643A (ja) 半導体装置の実装方式
JPH0730042A (ja) 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
US5242838A (en) Method of manufacturing a semiconductor device
JP2546431B2 (ja) フィルムキャリアテープ
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH11297729A (ja) 半導体パッケ―ジおよびその形成方法
JP2504194B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6343897B2 (ja)
CN118380402A (zh) 制造半导体器件的方法、对应带状件、装置和器件
JPH03152965A (ja) リードフレーム及び半導体装置の製造方法
KR0177006B1 (ko) 복합 리드 구성을 가진 반도체 장치
JPH02224362A (ja) 半導体装置の製造方法
JPS61168947A (ja) 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム
JPH0258359A (ja) 電子部品装置