JPH0645386A - 半導体回路装置 - Google Patents
半導体回路装置Info
- Publication number
- JPH0645386A JPH0645386A JP4218572A JP21857292A JPH0645386A JP H0645386 A JPH0645386 A JP H0645386A JP 4218572 A JP4218572 A JP 4218572A JP 21857292 A JP21857292 A JP 21857292A JP H0645386 A JPH0645386 A JP H0645386A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pads
- semiconductor circuit
- bonding
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】半導体回路素子をコンパクトに実装した半導体
回路装置を提供する。 【構成】半導体回路素子11と導体パターン16を接続
するセカンドパットの配置として、セカンドパットを2
列に配置するとともに、半導体回路素子11より遠い領
域の第1のセカンドパット13の間に2本の導体パター
ン16を配置し、その導体パターン16と連続して第2
のセカンドパット14を設けた。第2のセカンドパット
14と接続する導体パターン16は第2のセカンドパッ
ト14の一辺と導体パターン16の一辺が一直線となる
ように、第2のセカンドパット14の中心線よりずらし
て接続するとともに、第2のセカンドパット14の幅広
となった方向の一辺が、隣接する第1のセカンドパット
13のある方向を向くように配置した。
回路装置を提供する。 【構成】半導体回路素子11と導体パターン16を接続
するセカンドパットの配置として、セカンドパットを2
列に配置するとともに、半導体回路素子11より遠い領
域の第1のセカンドパット13の間に2本の導体パター
ン16を配置し、その導体パターン16と連続して第2
のセカンドパット14を設けた。第2のセカンドパット
14と接続する導体パターン16は第2のセカンドパッ
ト14の一辺と導体パターン16の一辺が一直線となる
ように、第2のセカンドパット14の中心線よりずらし
て接続するとともに、第2のセカンドパット14の幅広
となった方向の一辺が、隣接する第1のセカンドパット
13のある方向を向くように配置した。
Description
【0001】
【産業上の利用分野】この発明は、ICチップ等の半導
体回路素子で電極と導体パターン側の電極をワイヤボン
ディング法で接続した半導体回路装置に関する。
体回路素子で電極と導体パターン側の電極をワイヤボン
ディング法で接続した半導体回路装置に関する。
【0002】
【従来の技術】従来より用いられているICチップ等の
半導体回路素子と導体パターンの接続方法には様々なも
のがあるが、その中で最も一般的に使われているワイヤ
ボンディング法による接続は次のようになる。
半導体回路素子と導体パターンの接続方法には様々なも
のがあるが、その中で最も一般的に使われているワイヤ
ボンディング法による接続は次のようになる。
【0003】図5に示すように、セラミック等の絶縁材
料からなるプリント配線板(図示せず)の上に導体パタ
ーン46をフォトエッチング等の手段により形成する。
この導体パターン46と連続してダイボンディング領域
47を設け、このダイボンディング領域47の上に半導
体回路素子41を接着固定する。そして前述のダイボイ
ンディング領域47の外周に導体パターン46の先端、
すなわちセカンドパット43を配置する。この際のセカ
ンドパット43の配置は、半導体回路素子41とセカン
ドパット43との間の距離をできるだけ短くできるよう
にダイボンディング領域47の外周に整列させて配置す
る。このように配置したセカンドパット43と半導体回
路素子41の側の電極、すなわちファーストパット42
を電気的に接続するために、ファーストパット42とセ
カンドパット43とをそれぞれ金あるいはアルミニウム
の細線よりなるボンディングワイヤで超音波ボンディン
グ等の方法により電気的に接続を行う。
料からなるプリント配線板(図示せず)の上に導体パタ
ーン46をフォトエッチング等の手段により形成する。
この導体パターン46と連続してダイボンディング領域
47を設け、このダイボンディング領域47の上に半導
体回路素子41を接着固定する。そして前述のダイボイ
ンディング領域47の外周に導体パターン46の先端、
すなわちセカンドパット43を配置する。この際のセカ
ンドパット43の配置は、半導体回路素子41とセカン
ドパット43との間の距離をできるだけ短くできるよう
にダイボンディング領域47の外周に整列させて配置す
る。このように配置したセカンドパット43と半導体回
路素子41の側の電極、すなわちファーストパット42
を電気的に接続するために、ファーストパット42とセ
カンドパット43とをそれぞれ金あるいはアルミニウム
の細線よりなるボンディングワイヤで超音波ボンディン
グ等の方法により電気的に接続を行う。
【0004】このようにして行うワイヤボンディング法
では、その作業性や信頼性を考慮するとセカンドパット
の幅は0.15mm程度の幅を必要とし、また、隣接す
る各導体パターンの幅も0.05mm程度の幅を必要と
する。また、セカンドパット同士の距離も0.05mm
程度の距離を必要とする。
では、その作業性や信頼性を考慮するとセカンドパット
の幅は0.15mm程度の幅を必要とし、また、隣接す
る各導体パターンの幅も0.05mm程度の幅を必要と
する。また、セカンドパット同士の距離も0.05mm
程度の距離を必要とする。
【0005】ところで、LSIのように多数の回路素子
を有しボンディングワイヤも多数必要とするような場合
には従来の実装手段では極めて不都合である。すなわち
ボンディングパットが多数になるとセカンドパットを配
列した長さが半導体回路素子の大きさに比べ大きなもの
となってしまい、半導体回路素子を実装する面積が、全
体として大きなものとなる。そしてそれは電子機器の小
型化を阻害する原因の一つとなっていた。
を有しボンディングワイヤも多数必要とするような場合
には従来の実装手段では極めて不都合である。すなわち
ボンディングパットが多数になるとセカンドパットを配
列した長さが半導体回路素子の大きさに比べ大きなもの
となってしまい、半導体回路素子を実装する面積が、全
体として大きなものとなる。そしてそれは電子機器の小
型化を阻害する原因の一つとなっていた。
【0006】また、図6に示すように、セカンドパット
43を配列の長さが長くなると、最も端部にあるセカン
ドパット43と接続するボンディングワイヤ48は、フ
ァーストパット42付近で、ボンディングワイヤ48同
士が非常に接近して配置されるようになる。このように
近接して配置するためには、製造の際に高度な精度が求
められ、製造コストの上昇を引き起こすことになる。ま
た、ボンディングワイヤ同士の接触等も発生しやすくな
り、半導体回路装置の品質の低下や、歩留りの低下等の
問題を引き起こすことになる。
43を配列の長さが長くなると、最も端部にあるセカン
ドパット43と接続するボンディングワイヤ48は、フ
ァーストパット42付近で、ボンディングワイヤ48同
士が非常に接近して配置されるようになる。このように
近接して配置するためには、製造の際に高度な精度が求
められ、製造コストの上昇を引き起こすことになる。ま
た、ボンディングワイヤ同士の接触等も発生しやすくな
り、半導体回路装置の品質の低下や、歩留りの低下等の
問題を引き起こすことになる。
【0007】そこで、セカンドパットの配列の長さを短
縮し、半導体回路素子全体の小型化を図るため、例えば
特公昭54−20315号に示されたようにセカンドパ
ットを千鳥型に配置することが提案されている。このよ
うにセカンドパットを千鳥型に配置することによって、
セカンドパットと導体パターンが隣合って配置されるこ
とになり、全体としてセカンドパットの配列の幅が短縮
されるようになる。
縮し、半導体回路素子全体の小型化を図るため、例えば
特公昭54−20315号に示されたようにセカンドパ
ットを千鳥型に配置することが提案されている。このよ
うにセカンドパットを千鳥型に配置することによって、
セカンドパットと導体パターンが隣合って配置されるこ
とになり、全体としてセカンドパットの配列の幅が短縮
されるようになる。
【0008】
【発明が解決しようとする課題】しかし、最近では電子
機器の小型化の要求はさらに高まり、それに伴い電子部
品の小型化や、電子部品のさらなる高密度実装が要求さ
れている。そして、半導体回路素子の分野でもよりコン
パクトな実装が要求されている。そこでこの発明では、
半導体回路素子をコンパクトに実装することを目的とす
る。
機器の小型化の要求はさらに高まり、それに伴い電子部
品の小型化や、電子部品のさらなる高密度実装が要求さ
れている。そして、半導体回路素子の分野でもよりコン
パクトな実装が要求されている。そこでこの発明では、
半導体回路素子をコンパクトに実装することを目的とす
る。
【0009】
【課題を解決するための手段】そこでこの発明では、半
導体回路素子側の電極であるファーストパットとプリン
ト配線板上に設けられたセカンドパットをボンディング
ワイヤで電気的に接続するものにおいて、セカンドパッ
トを複数の列に配置するもので、半導体回路素子よりも
っとも離れた位置に一列に配列された第1のセカンドパ
ットを構成するセカンドパットのうちの任意のセカンド
パットの間に複数の導体パターンを配設するとともに、
該導体パターンとそれぞれ連続してセカンドパットを形
成し、順次半導体回路素子に近づくように第2、第3、
・・・、第Nのセカンドパットを形成した。さらに第
2、第3、・・・、第Nのセカンドパットと接続する導
体パターンはそれぞれのセカンドパットの中心線よりも
ずれた位置に接続するとともに、それぞれのセカンドパ
ットの幅広となった方向の端面が、隣接するセカンドパ
ットでより外周に位置するセカンドパットの方向に向く
ように配設したことを特徴とする。
導体回路素子側の電極であるファーストパットとプリン
ト配線板上に設けられたセカンドパットをボンディング
ワイヤで電気的に接続するものにおいて、セカンドパッ
トを複数の列に配置するもので、半導体回路素子よりも
っとも離れた位置に一列に配列された第1のセカンドパ
ットを構成するセカンドパットのうちの任意のセカンド
パットの間に複数の導体パターンを配設するとともに、
該導体パターンとそれぞれ連続してセカンドパットを形
成し、順次半導体回路素子に近づくように第2、第3、
・・・、第Nのセカンドパットを形成した。さらに第
2、第3、・・・、第Nのセカンドパットと接続する導
体パターンはそれぞれのセカンドパットの中心線よりも
ずれた位置に接続するとともに、それぞれのセカンドパ
ットの幅広となった方向の端面が、隣接するセカンドパ
ットでより外周に位置するセカンドパットの方向に向く
ように配設したことを特徴とする。
【0010】また、それぞれのセカンドパットと半導体
回路素子とを電気的に接続するワイヤボンディング法と
して、半導体回路素子により近い領域に位置するセカン
ドパットと接続するボンディングワイヤは、より遠い領
域に位置するセカンドパットと接続するボンディングワ
イヤよりも低い軌道を描くようにボンディングしたこと
を第2の特徴とする。
回路素子とを電気的に接続するワイヤボンディング法と
して、半導体回路素子により近い領域に位置するセカン
ドパットと接続するボンディングワイヤは、より遠い領
域に位置するセカンドパットと接続するボンディングワ
イヤよりも低い軌道を描くようにボンディングしたこと
を第2の特徴とする。
【0011】
【作用】以上のように、半導体回路装置のセカンドパッ
トを配列したことにより、例えばセカンドパットを2列
に配列した場合では、第1のセカンドパットのセカンド
パットの両脇に第2のセカンドパットに連続する導電パ
ターンが存在する。そして第2のセカンドパットは、隣
接する第1のセカンドパットがある方向に第2のセカン
ドパットの幅広部分が向くようになる。従って、第2の
セカンドパットのうち任意の2つのセカンドパットと、
その2つのセカンドパットの間に挟まれた第1のセカン
ドパットをみると、第2のセカンドパットの幅広の部分
が、第1のセカンドパットと重なるように配置され、3
つのセカンドパットは全体として小さく配置されるよう
になる。このような3つのセカンドパットが連続して配
置される半導体回路装置では従来よりもセカンドパット
をより高密度に配設できるようになる。
トを配列したことにより、例えばセカンドパットを2列
に配列した場合では、第1のセカンドパットのセカンド
パットの両脇に第2のセカンドパットに連続する導電パ
ターンが存在する。そして第2のセカンドパットは、隣
接する第1のセカンドパットがある方向に第2のセカン
ドパットの幅広部分が向くようになる。従って、第2の
セカンドパットのうち任意の2つのセカンドパットと、
その2つのセカンドパットの間に挟まれた第1のセカン
ドパットをみると、第2のセカンドパットの幅広の部分
が、第1のセカンドパットと重なるように配置され、3
つのセカンドパットは全体として小さく配置されるよう
になる。このような3つのセカンドパットが連続して配
置される半導体回路装置では従来よりもセカンドパット
をより高密度に配設できるようになる。
【0012】また、半導体回路素子に近い領域に位置す
るセカンドパットとのボンディングでは、ボンディンク
ワイヤがより低い軌道を描くようにボンディングしたこ
とにより、半導体回路素子に近い領域に位置するセカン
ドパットと接続するボンディングワイヤの上に半導体回
路素子に遠い領域に位置するセカンドパットと接続する
ボンディングワイヤが位置するようになる。従って、ボ
ンディングワイヤ同士の距離を充分にとることができる
ようになり、ボンディングワイヤが互いに接触すること
がなくなる。
るセカンドパットとのボンディングでは、ボンディンク
ワイヤがより低い軌道を描くようにボンディングしたこ
とにより、半導体回路素子に近い領域に位置するセカン
ドパットと接続するボンディングワイヤの上に半導体回
路素子に遠い領域に位置するセカンドパットと接続する
ボンディングワイヤが位置するようになる。従って、ボ
ンディングワイヤ同士の距離を充分にとることができる
ようになり、ボンディングワイヤが互いに接触すること
がなくなる。
【0013】
【実施例】次にこの発明の実施例を説明する。図1はこ
の発明の半導体回路装置のセカンドパットの配列の第1
の実施例を示す図面であり、図2は第1の実施例の半導
体回路素子とセカンドパットの間をワイヤボンディング
した状態を示す斜視図である。また図3はこの発明の第
2の実施例を示す図面である。
の発明の半導体回路装置のセカンドパットの配列の第1
の実施例を示す図面であり、図2は第1の実施例の半導
体回路素子とセカンドパットの間をワイヤボンディング
した状態を示す斜視図である。また図3はこの発明の第
2の実施例を示す図面である。
【0014】図1に示すように、セラミック等の絶縁材
料からなるプリント配線板(図示せず)の上には導体パ
ターン16をフォトエッチング等の手段により形成して
ある。そして、このプリント配線板には半導体回路素子
11を接続するためのダイボンディング領域17が導体
パターン16と連続して形成してあり、ダイボンディン
グ領域17に半導体回路素子11を接着固定する。ま
た、前述のダイボンディング領域17の外周には半導体
回路素子11と導体パターン16を電気的に接合するた
めに、導体パターン16と連続したセカンドパットを配
置する。配設するセカンドパットは例えば幅が0.15
mm、長さが0.42mmの大きさで設け、ワイヤボン
ディングに必要な面積を確保する。また、導体パターン
16は0.05mmの幅で設けるとともに、セカンドパ
ット同士、あるいはセカンドパットと導体パターン16
の距離は0.05mmの距離をあけて配設するようにし
た。セカンドパットの配置としてはセカンドパットを2
列に配置し、半導体回路素子より遠い領域に第1のセカ
ンドパット13を配置した。そしてそれぞれの第1のセ
カンドパット13の間に2本の導体パターン16を配設
し、それぞれの導体パターン16と連続して第2のセカ
ンドパット14を設けた。第2のセカンドパット14と
導体パターン16の接続はセカンドパットの一辺と導体
パターン16の一方の辺が一直線となるように、第2の
セカンドパット14のそれぞれの中心線とはずらして配
設した。さらに第2のセカンドパット14と連続した導
体パターン16からみて第2のセカンドパット14の中
心線方向、すなわち第2のセカンドパット14の幅広と
なった方向の辺が、隣接する第1のセカンドパット13
のある方向を向いて配設するようにした。このようにセ
カンドパットを配列することにより、1.2mmの間に
9個のセカンドパットを配設することができる。
料からなるプリント配線板(図示せず)の上には導体パ
ターン16をフォトエッチング等の手段により形成して
ある。そして、このプリント配線板には半導体回路素子
11を接続するためのダイボンディング領域17が導体
パターン16と連続して形成してあり、ダイボンディン
グ領域17に半導体回路素子11を接着固定する。ま
た、前述のダイボンディング領域17の外周には半導体
回路素子11と導体パターン16を電気的に接合するた
めに、導体パターン16と連続したセカンドパットを配
置する。配設するセカンドパットは例えば幅が0.15
mm、長さが0.42mmの大きさで設け、ワイヤボン
ディングに必要な面積を確保する。また、導体パターン
16は0.05mmの幅で設けるとともに、セカンドパ
ット同士、あるいはセカンドパットと導体パターン16
の距離は0.05mmの距離をあけて配設するようにし
た。セカンドパットの配置としてはセカンドパットを2
列に配置し、半導体回路素子より遠い領域に第1のセカ
ンドパット13を配置した。そしてそれぞれの第1のセ
カンドパット13の間に2本の導体パターン16を配設
し、それぞれの導体パターン16と連続して第2のセカ
ンドパット14を設けた。第2のセカンドパット14と
導体パターン16の接続はセカンドパットの一辺と導体
パターン16の一方の辺が一直線となるように、第2の
セカンドパット14のそれぞれの中心線とはずらして配
設した。さらに第2のセカンドパット14と連続した導
体パターン16からみて第2のセカンドパット14の中
心線方向、すなわち第2のセカンドパット14の幅広と
なった方向の辺が、隣接する第1のセカンドパット13
のある方向を向いて配設するようにした。このようにセ
カンドパットを配列することにより、1.2mmの間に
9個のセカンドパットを配設することができる。
【0015】そして、図2に示すように、半導体回路素
子のファーストパット12とセカンドパットをワイヤボ
ンディングを行って電気的に接続する。ワイヤボンディ
ングに用いるボンディングワイヤ18は例えば直径が2
5μm程度の金線を用いる。ワイヤボンディングは超音
波ボンディング法等の従来より知られている方法によっ
てボンディングを行うが、第1のセカンドパット13と
接続するボンディングワイヤ18は、第2のセカンドパ
ット14と接続するボンディングワイヤ18よりも高い
軌道を描くようにボンディングを行った。
子のファーストパット12とセカンドパットをワイヤボ
ンディングを行って電気的に接続する。ワイヤボンディ
ングに用いるボンディングワイヤ18は例えば直径が2
5μm程度の金線を用いる。ワイヤボンディングは超音
波ボンディング法等の従来より知られている方法によっ
てボンディングを行うが、第1のセカンドパット13と
接続するボンディングワイヤ18は、第2のセカンドパ
ット14と接続するボンディングワイヤ18よりも高い
軌道を描くようにボンディングを行った。
【0016】セカンドパットの配置の設計仕様によって
は、半導体回路素子の直上から見ると、例えば最端部に
位置する第2のセカンドパットと接続するボンデンィグ
ワイヤと、その隣の第1のセカンドパットとの接続する
ボンディングワイヤは極めて近接して、場合によっては
交差しているようになる。しかし、第1のセカンドパッ
トと接続するボンディングワイヤは、第2のセカンドパ
ットと接続するボンディングワイヤよりも高い軌道を描
いているので、実際にはボンディングワイヤ同士は離れ
て配置されるようになり、ボンディングワイヤ同士が接
触することはない。
は、半導体回路素子の直上から見ると、例えば最端部に
位置する第2のセカンドパットと接続するボンデンィグ
ワイヤと、その隣の第1のセカンドパットとの接続する
ボンディングワイヤは極めて近接して、場合によっては
交差しているようになる。しかし、第1のセカンドパッ
トと接続するボンディングワイヤは、第2のセカンドパ
ットと接続するボンディングワイヤよりも高い軌道を描
いているので、実際にはボンディングワイヤ同士は離れ
て配置されるようになり、ボンディングワイヤ同士が接
触することはない。
【0017】また、ワイヤボンディングに用いるボンデ
ィングワイヤとして絶縁被覆したボンディングワイヤを
用いることにより、ボンディングワイヤ同士が接触した
場合でも電気的に短絡することはなく、さらに信頼性の
向上を図ることができる。
ィングワイヤとして絶縁被覆したボンディングワイヤを
用いることにより、ボンディングワイヤ同士が接触した
場合でも電気的に短絡することはなく、さらに信頼性の
向上を図ることができる。
【0018】その後に、半導体回路素子の周辺に樹脂を
充填してチップコートを行い、半導体回路素子及びボン
ディングしたボンディングワイヤを汚染から保護すると
ともに機械的にも保護する。またこのチップコートによ
って耐湿性の向上の向上も図ることができる。
充填してチップコートを行い、半導体回路素子及びボン
ディングしたボンディングワイヤを汚染から保護すると
ともに機械的にも保護する。またこのチップコートによ
って耐湿性の向上の向上も図ることができる。
【0019】次に、この発明の第2の実施例について説
明する。プリント配線板への導体パターンの形成方法や
ダイボンディングについては第1の実施例と全く同様の
方法で行った。さらに、セカンドパットや導体パターン
の幅、セカンドパットと導体パターンの距離も全く同じ
条件で行った。セカンドパットの配列方法としては、図
3に示すように、それぞれの第1のセカンドパット23
の間に4本の導体パターン26を配設し、それぞれの導
体パターン26と連続してセカンドパットを設けた。そ
のセカンドパットは4本の導体パターン26のうち第1
のセカンドパット23に隣接する導体パターン26と連
続したセカンドパットを第2のセカンドパット24と
し、第2のセカンドパット24に連続した導体パターン
26に挟まれる2本の導体パターン26と連続するセカ
ンドパットを第3のセカンドパット25とするようにし
た。導電パターン26との接続は第2のセカンドパット
24、第3のセカンドパット25ともにそれぞれに接続
されるセカンドパットの中心線よりずらして、セカンド
パットの一辺と導体パターン26の一辺が一直線となる
ように接続した。さらに第2のセカンドパット24の導
体パターンからみて中心線の方向、すなわち、第2のセ
カンドパット24の幅広となった方向の辺が、隣接する
第1のセカンドパット23をある方向を向くように、第
3のセカンドパット25の幅広となった方向の辺が、前
述の隣接する第2のセカンドパット24がある方向を向
くように配設した。このようにセカンドパットを配列す
ることにより1.2mmの間に10個のセカンドパット
を配列することができるようになる。
明する。プリント配線板への導体パターンの形成方法や
ダイボンディングについては第1の実施例と全く同様の
方法で行った。さらに、セカンドパットや導体パターン
の幅、セカンドパットと導体パターンの距離も全く同じ
条件で行った。セカンドパットの配列方法としては、図
3に示すように、それぞれの第1のセカンドパット23
の間に4本の導体パターン26を配設し、それぞれの導
体パターン26と連続してセカンドパットを設けた。そ
のセカンドパットは4本の導体パターン26のうち第1
のセカンドパット23に隣接する導体パターン26と連
続したセカンドパットを第2のセカンドパット24と
し、第2のセカンドパット24に連続した導体パターン
26に挟まれる2本の導体パターン26と連続するセカ
ンドパットを第3のセカンドパット25とするようにし
た。導電パターン26との接続は第2のセカンドパット
24、第3のセカンドパット25ともにそれぞれに接続
されるセカンドパットの中心線よりずらして、セカンド
パットの一辺と導体パターン26の一辺が一直線となる
ように接続した。さらに第2のセカンドパット24の導
体パターンからみて中心線の方向、すなわち、第2のセ
カンドパット24の幅広となった方向の辺が、隣接する
第1のセカンドパット23をある方向を向くように、第
3のセカンドパット25の幅広となった方向の辺が、前
述の隣接する第2のセカンドパット24がある方向を向
くように配設した。このようにセカンドパットを配列す
ることにより1.2mmの間に10個のセカンドパット
を配列することができるようになる。
【0020】その後のワイヤボンディングは第1の実施
例と同様に、半導体回路素子に近い領域のセカンドパッ
トと接続するボンデンィグワイヤは、より遠い領域のセ
カンドパットと接続するボンデンィグワイヤよりも低い
軌道を描くようにワイヤボンディングを行った。また、
その後のチップコート等の処理は第1の実施例と全く同
様の方法で行った。
例と同様に、半導体回路素子に近い領域のセカンドパッ
トと接続するボンデンィグワイヤは、より遠い領域のセ
カンドパットと接続するボンデンィグワイヤよりも低い
軌道を描くようにワイヤボンディングを行った。また、
その後のチップコート等の処理は第1の実施例と全く同
様の方法で行った。
【0021】図4に示すように、比較例として従来の千
鳥型配置によりセカンドパットを形成してみる。セカン
ドパットの幅、導体パターンの幅、セカンドパット同士
や、セカンドパットと導体パターンの距離は前述の実施
例と同じ条件で行った。従来の千鳥型配置では、1.2
mmの間にセカンドパットを8個形成することができ
る。
鳥型配置によりセカンドパットを形成してみる。セカン
ドパットの幅、導体パターンの幅、セカンドパット同士
や、セカンドパットと導体パターンの距離は前述の実施
例と同じ条件で行った。従来の千鳥型配置では、1.2
mmの間にセカンドパットを8個形成することができ
る。
【0022】以上説明したように、この発明によると従
来の千鳥型配置に比べ、セカンドパットを高密度に実装
することができるようになる。しかも、半導体回路素子
と接続するボンディングワイヤ同士も充分な距離をとる
ことができるために、ボンディングワイヤ同士が接触す
ることがない。
来の千鳥型配置に比べ、セカンドパットを高密度に実装
することができるようになる。しかも、半導体回路素子
と接続するボンディングワイヤ同士も充分な距離をとる
ことができるために、ボンディングワイヤ同士が接触す
ることがない。
【0023】
【発明の効果】この発明の半導体回路装置では、従来の
セカンドパットの配置よりも高密度にセカンドパットを
配置することができるようになり、半導体回路装置全体
の小型化を図ることができるようになる。また、セカン
ドパットの配置が短くなることにより、最端部のセカン
ドパット接続するボンデンィングワイヤと、隣接するセ
カンドパットと接続するボンディングワイヤ同士の距離
も充分にとることができるようになる。また、半導体回
路素子に近い領域に位置するセカンドパットとのボンデ
ィングでは、ボンディンクワイヤがより低い軌道を描く
ようにボンディングしたことにより、半導体回路素子に
近い領域に位置するセカンドパットと接続するボンディ
ングワイヤの上に半導体回路素子に遠い領域に位置する
セカンドパットと接続するボンディングワイヤが位置す
るようになる。従ってボンディングワイヤ同士の距離を
充分にとることができるようになり、ボンディングワイ
ヤ同士が接触することがなくなり、半導体回路装置の信
頼性の向上を図ることができる。
セカンドパットの配置よりも高密度にセカンドパットを
配置することができるようになり、半導体回路装置全体
の小型化を図ることができるようになる。また、セカン
ドパットの配置が短くなることにより、最端部のセカン
ドパット接続するボンデンィングワイヤと、隣接するセ
カンドパットと接続するボンディングワイヤ同士の距離
も充分にとることができるようになる。また、半導体回
路素子に近い領域に位置するセカンドパットとのボンデ
ィングでは、ボンディンクワイヤがより低い軌道を描く
ようにボンディングしたことにより、半導体回路素子に
近い領域に位置するセカンドパットと接続するボンディ
ングワイヤの上に半導体回路素子に遠い領域に位置する
セカンドパットと接続するボンディングワイヤが位置す
るようになる。従ってボンディングワイヤ同士の距離を
充分にとることができるようになり、ボンディングワイ
ヤ同士が接触することがなくなり、半導体回路装置の信
頼性の向上を図ることができる。
【図1】この発明の半導体回路装置のセカンドパットの
配列の第1の実施例を示す図面である。
配列の第1の実施例を示す図面である。
【図2】この発明の半導体回路装置の第1の実施例でワ
イヤボンディングした状態を示す斜視図である。
イヤボンディングした状態を示す斜視図である。
【図3】この発明の半導体回路装置のセカンドパットの
配列の第2の実施例を示す図面である。
配列の第2の実施例を示す図面である。
【図4】この発明の比較例で従来の半導体回路装置のセ
カンドパットの配列を示す図面である。
カンドパットの配列を示す図面である。
【図5】従来の半導体回路装置のセカンドパットの配列
を示す図面である。
を示す図面である。
【図6】従来の半導体回路装置の要部を示す図面であ
る。
る。
11、21、31、41 半導体回路素子 12、22、32、42 ファーストパット 33、43 セカンドパット 13、23 第1のセカンドパット 14、24 第2のセカンドパット 25 第3のセカンドパット 16、26、36、46 導体パターン 17、27、37、47 ダイボンディング領域 18、48 ボンディングワイヤ
Claims (2)
- 【請求項1】半導体回路素子の電極であるファーストパ
ットとプリント配線板に設けたセカンドパットをボンデ
ィングワイヤで電気的に接続するものにおいて、セカン
ドパットが複数の列に配置されるセカンドパットの配置
方法として、半導体回路素子より最も離れた位置に一列
に配置された第1のセカンドパットのうちの任意のセカ
ンドパットの間に複数の導体パターンを配設するととも
に、該導体パターンとそれぞれ連続してセカンドパット
を形成し、順次半導体回路素子に近づくように第2、第
3、・・・、第Nのセカンドパットを配設するものであ
って、前記第2、第3、・・・、第Nのセカンドパット
と接続する導体パターンはそれぞれが接続されるセカン
ドパットの中心線よりも一方にずれた位置に接続すると
ともに、それぞれのセカンドパットの幅広となった方向
の一辺が、隣接するセカンドパットでより外周に位置す
るセカンドパットの方向を向くように配設したことを特
徴とする半導体回路装置。 - 【請求項2】第1のセカンドパットと接続するボンディ
ングワイヤが最も高い軌道を描き、半導体回路素子に近
づくほどボンディングワイヤの軌道が低くなるようにワ
イヤボンディングした請求項1記載の半導体回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4218572A JPH0645386A (ja) | 1992-07-24 | 1992-07-24 | 半導体回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4218572A JPH0645386A (ja) | 1992-07-24 | 1992-07-24 | 半導体回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0645386A true JPH0645386A (ja) | 1994-02-18 |
Family
ID=16722052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4218572A Pending JPH0645386A (ja) | 1992-07-24 | 1992-07-24 | 半導体回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0645386A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100484551B1 (ko) * | 1997-07-07 | 2005-08-12 | 프리스케일 세미컨덕터, 인크. | 반도체패키지본드포스트의배치및설계방법 |
-
1992
- 1992-07-24 JP JP4218572A patent/JPH0645386A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100484551B1 (ko) * | 1997-07-07 | 2005-08-12 | 프리스케일 세미컨덕터, 인크. | 반도체패키지본드포스트의배치및설계방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8039320B2 (en) | Optimized circuit design layout for high performance ball grid array packages | |
US5451815A (en) | Semiconductor device with surface mount package adapted for vertical mounting | |
KR100372153B1 (ko) | 다층리드프레임 | |
JP3516608B2 (ja) | 半導体装置 | |
US8637975B1 (en) | Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area | |
JP2509027B2 (ja) | 半導体装置 | |
US20040124545A1 (en) | High density integrated circuits and the method of packaging the same | |
JPH1092972A (ja) | 集積回路用パッケージ | |
US20090091019A1 (en) | Memory Packages Having Stair Step Interconnection Layers | |
KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
US5650660A (en) | Circuit pattern for a ball grid array integrated circuit package | |
US5399904A (en) | Array type semiconductor device having insulating circuit board | |
JP2001156251A (ja) | 半導体装置 | |
US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
JP2004119684A (ja) | 半導体装置 | |
US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
JPH0645386A (ja) | 半導体回路装置 | |
US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
JP2882396B2 (ja) | 半導体装置 | |
KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 | |
JP2990120B2 (ja) | 半導体装置 | |
KR100206975B1 (ko) | 반도체 패키지 |