JPH0645386A - 半導体回路装置 - Google Patents

半導体回路装置

Info

Publication number
JPH0645386A
JPH0645386A JP4218572A JP21857292A JPH0645386A JP H0645386 A JPH0645386 A JP H0645386A JP 4218572 A JP4218572 A JP 4218572A JP 21857292 A JP21857292 A JP 21857292A JP H0645386 A JPH0645386 A JP H0645386A
Authority
JP
Japan
Prior art keywords
pad
pads
semiconductor circuit
bonding
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4218572A
Other languages
English (en)
Inventor
Takuya Konno
卓哉 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP4218572A priority Critical patent/JPH0645386A/ja
Publication of JPH0645386A publication Critical patent/JPH0645386A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】半導体回路素子をコンパクトに実装した半導体
回路装置を提供する。 【構成】半導体回路素子１１と導体パターン１６を接続
するセカンドパットの配置として、セカンドパットを２
列に配置するとともに、半導体回路素子１１より遠い領
域の第１のセカンドパット１３の間に２本の導体パター
ン１６を配置し、その導体パターン１６と連続して第２
のセカンドパット１４を設けた。第２のセカンドパット
１４と接続する導体パターン１６は第２のセカンドパッ
ト１４の一辺と導体パターン１６の一辺が一直線となる
ように、第２のセカンドパット１４の中心線よりずらし
て接続するとともに、第２のセカンドパット１４の幅広
となった方向の一辺が、隣接する第１のセカンドパット
１３のある方向を向くように配置した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＩＣチップ等の半導
体回路素子で電極と導体パターン側の電極をワイヤボン
ディング法で接続した半導体回路装置に関する。
【０００２】
【従来の技術】従来より用いられているＩＣチップ等の
半導体回路素子と導体パターンの接続方法には様々なも
のがあるが、その中で最も一般的に使われているワイヤ
ボンディング法による接続は次のようになる。
【０００３】図５に示すように、セラミック等の絶縁材
料からなるプリント配線板（図示せず）の上に導体パタ
ーン４６をフォトエッチング等の手段により形成する。
この導体パターン４６と連続してダイボンディング領域
４７を設け、このダイボンディング領域４７の上に半導
体回路素子４１を接着固定する。そして前述のダイボイ
ンディング領域４７の外周に導体パターン４６の先端、
すなわちセカンドパット４３を配置する。この際のセカ
ンドパット４３の配置は、半導体回路素子４１とセカン
ドパット４３との間の距離をできるだけ短くできるよう
にダイボンディング領域４７の外周に整列させて配置す
る。このように配置したセカンドパット４３と半導体回
路素子４１の側の電極、すなわちファーストパット４２
を電気的に接続するために、ファーストパット４２とセ
カンドパット４３とをそれぞれ金あるいはアルミニウム
の細線よりなるボンディングワイヤで超音波ボンディン
グ等の方法により電気的に接続を行う。
【０００４】このようにして行うワイヤボンディング法
では、その作業性や信頼性を考慮するとセカンドパット
の幅は０．１５ｍｍ程度の幅を必要とし、また、隣接す
る各導体パターンの幅も０．０５ｍｍ程度の幅を必要と
する。また、セカンドパット同士の距離も０．０５ｍｍ
程度の距離を必要とする。
【０００５】ところで、ＬＳＩのように多数の回路素子
を有しボンディングワイヤも多数必要とするような場合
には従来の実装手段では極めて不都合である。すなわち
ボンディングパットが多数になるとセカンドパットを配
列した長さが半導体回路素子の大きさに比べ大きなもの
となってしまい、半導体回路素子を実装する面積が、全
体として大きなものとなる。そしてそれは電子機器の小
型化を阻害する原因の一つとなっていた。
【０００６】また、図６に示すように、セカンドパット
４３を配列の長さが長くなると、最も端部にあるセカン
ドパット４３と接続するボンディングワイヤ４８は、フ
ァーストパット４２付近で、ボンディングワイヤ４８同
士が非常に接近して配置されるようになる。このように
近接して配置するためには、製造の際に高度な精度が求
められ、製造コストの上昇を引き起こすことになる。ま
た、ボンディングワイヤ同士の接触等も発生しやすくな
り、半導体回路装置の品質の低下や、歩留りの低下等の
問題を引き起こすことになる。
【０００７】そこで、セカンドパットの配列の長さを短
縮し、半導体回路素子全体の小型化を図るため、例えば
特公昭５４−２０３１５号に示されたようにセカンドパ
ットを千鳥型に配置することが提案されている。このよ
うにセカンドパットを千鳥型に配置することによって、
セカンドパットと導体パターンが隣合って配置されるこ
とになり、全体としてセカンドパットの配列の幅が短縮
されるようになる。
【０００８】
【発明が解決しようとする課題】しかし、最近では電子
機器の小型化の要求はさらに高まり、それに伴い電子部
品の小型化や、電子部品のさらなる高密度実装が要求さ
れている。そして、半導体回路素子の分野でもよりコン
パクトな実装が要求されている。そこでこの発明では、
半導体回路素子をコンパクトに実装することを目的とす
る。
【０００９】
【課題を解決するための手段】そこでこの発明では、半
導体回路素子側の電極であるファーストパットとプリン
ト配線板上に設けられたセカンドパットをボンディング
ワイヤで電気的に接続するものにおいて、セカンドパッ
トを複数の列に配置するもので、半導体回路素子よりも
っとも離れた位置に一列に配列された第１のセカンドパ
ットを構成するセカンドパットのうちの任意のセカンド
パットの間に複数の導体パターンを配設するとともに、
該導体パターンとそれぞれ連続してセカンドパットを形
成し、順次半導体回路素子に近づくように第２、第３、
・・・、第Ｎのセカンドパットを形成した。さらに第
２、第３、・・・、第Ｎのセカンドパットと接続する導
体パターンはそれぞれのセカンドパットの中心線よりも
ずれた位置に接続するとともに、それぞれのセカンドパ
ットの幅広となった方向の端面が、隣接するセカンドパ
ットでより外周に位置するセカンドパットの方向に向く
ように配設したことを特徴とする。
【００１０】また、それぞれのセカンドパットと半導体
回路素子とを電気的に接続するワイヤボンディング法と
して、半導体回路素子により近い領域に位置するセカン
ドパットと接続するボンディングワイヤは、より遠い領
域に位置するセカンドパットと接続するボンディングワ
イヤよりも低い軌道を描くようにボンディングしたこと
を第２の特徴とする。
【００１１】
【作用】以上のように、半導体回路装置のセカンドパッ
トを配列したことにより、例えばセカンドパットを２列
に配列した場合では、第１のセカンドパットのセカンド
パットの両脇に第２のセカンドパットに連続する導電パ
ターンが存在する。そして第２のセカンドパットは、隣
接する第１のセカンドパットがある方向に第２のセカン
ドパットの幅広部分が向くようになる。従って、第２の
セカンドパットのうち任意の２つのセカンドパットと、
その２つのセカンドパットの間に挟まれた第１のセカン
ドパットをみると、第２のセカンドパットの幅広の部分
が、第１のセカンドパットと重なるように配置され、３
つのセカンドパットは全体として小さく配置されるよう
になる。このような３つのセカンドパットが連続して配
置される半導体回路装置では従来よりもセカンドパット
をより高密度に配設できるようになる。
【００１２】また、半導体回路素子に近い領域に位置す
るセカンドパットとのボンディングでは、ボンディンク
ワイヤがより低い軌道を描くようにボンディングしたこ
とにより、半導体回路素子に近い領域に位置するセカン
ドパットと接続するボンディングワイヤの上に半導体回
路素子に遠い領域に位置するセカンドパットと接続する
ボンディングワイヤが位置するようになる。従って、ボ
ンディングワイヤ同士の距離を充分にとることができる
ようになり、ボンディングワイヤが互いに接触すること
がなくなる。
【００１３】
【実施例】次にこの発明の実施例を説明する。図１はこ
の発明の半導体回路装置のセカンドパットの配列の第１
の実施例を示す図面であり、図２は第１の実施例の半導
体回路素子とセカンドパットの間をワイヤボンディング
した状態を示す斜視図である。また図３はこの発明の第
２の実施例を示す図面である。
【００１４】図１に示すように、セラミック等の絶縁材
料からなるプリント配線板（図示せず）の上には導体パ
ターン１６をフォトエッチング等の手段により形成して
ある。そして、このプリント配線板には半導体回路素子
１１を接続するためのダイボンディング領域１７が導体
パターン１６と連続して形成してあり、ダイボンディン
グ領域１７に半導体回路素子１１を接着固定する。ま
た、前述のダイボンディング領域１７の外周には半導体
回路素子１１と導体パターン１６を電気的に接合するた
めに、導体パターン１６と連続したセカンドパットを配
置する。配設するセカンドパットは例えば幅が０．１５
ｍｍ、長さが０．４２ｍｍの大きさで設け、ワイヤボン
ディングに必要な面積を確保する。また、導体パターン
１６は０．０５ｍｍの幅で設けるとともに、セカンドパ
ット同士、あるいはセカンドパットと導体パターン１６
の距離は０．０５ｍｍの距離をあけて配設するようにし
た。セカンドパットの配置としてはセカンドパットを２
列に配置し、半導体回路素子より遠い領域に第１のセカ
ンドパット１３を配置した。そしてそれぞれの第１のセ
カンドパット１３の間に２本の導体パターン１６を配設
し、それぞれの導体パターン１６と連続して第２のセカ
ンドパット１４を設けた。第２のセカンドパット１４と
導体パターン１６の接続はセカンドパットの一辺と導体
パターン１６の一方の辺が一直線となるように、第２の
セカンドパット１４のそれぞれの中心線とはずらして配
設した。さらに第２のセカンドパット１４と連続した導
体パターン１６からみて第２のセカンドパット１４の中
心線方向、すなわち第２のセカンドパット１４の幅広と
なった方向の辺が、隣接する第１のセカンドパット１３
のある方向を向いて配設するようにした。このようにセ
カンドパットを配列することにより、１．２ｍｍの間に
９個のセカンドパットを配設することができる。
【００１５】そして、図２に示すように、半導体回路素
子のファーストパット１２とセカンドパットをワイヤボ
ンディングを行って電気的に接続する。ワイヤボンディ
ングに用いるボンディングワイヤ１８は例えば直径が２
５μｍ程度の金線を用いる。ワイヤボンディングは超音
波ボンディング法等の従来より知られている方法によっ
てボンディングを行うが、第１のセカンドパット１３と
接続するボンディングワイヤ１８は、第２のセカンドパ
ット１４と接続するボンディングワイヤ１８よりも高い
軌道を描くようにボンディングを行った。
【００１６】セカンドパットの配置の設計仕様によって
は、半導体回路素子の直上から見ると、例えば最端部に
位置する第２のセカンドパットと接続するボンデンィグ
ワイヤと、その隣の第１のセカンドパットとの接続する
ボンディングワイヤは極めて近接して、場合によっては
交差しているようになる。しかし、第１のセカンドパッ
トと接続するボンディングワイヤは、第２のセカンドパ
ットと接続するボンディングワイヤよりも高い軌道を描
いているので、実際にはボンディングワイヤ同士は離れ
て配置されるようになり、ボンディングワイヤ同士が接
触することはない。
【００１７】また、ワイヤボンディングに用いるボンデ
ィングワイヤとして絶縁被覆したボンディングワイヤを
用いることにより、ボンディングワイヤ同士が接触した
場合でも電気的に短絡することはなく、さらに信頼性の
向上を図ることができる。
【００１８】その後に、半導体回路素子の周辺に樹脂を
充填してチップコートを行い、半導体回路素子及びボン
ディングしたボンディングワイヤを汚染から保護すると
ともに機械的にも保護する。またこのチップコートによ
って耐湿性の向上の向上も図ることができる。
【００１９】次に、この発明の第２の実施例について説
明する。プリント配線板への導体パターンの形成方法や
ダイボンディングについては第１の実施例と全く同様の
方法で行った。さらに、セカンドパットや導体パターン
の幅、セカンドパットと導体パターンの距離も全く同じ
条件で行った。セカンドパットの配列方法としては、図
３に示すように、それぞれの第１のセカンドパット２３
の間に４本の導体パターン２６を配設し、それぞれの導
体パターン２６と連続してセカンドパットを設けた。そ
のセカンドパットは４本の導体パターン２６のうち第１
のセカンドパット２３に隣接する導体パターン２６と連
続したセカンドパットを第２のセカンドパット２４と
し、第２のセカンドパット２４に連続した導体パターン
２６に挟まれる２本の導体パターン２６と連続するセカ
ンドパットを第３のセカンドパット２５とするようにし
た。導電パターン２６との接続は第２のセカンドパット
２４、第３のセカンドパット２５ともにそれぞれに接続
されるセカンドパットの中心線よりずらして、セカンド
パットの一辺と導体パターン２６の一辺が一直線となる
ように接続した。さらに第２のセカンドパット２４の導
体パターンからみて中心線の方向、すなわち、第２のセ
カンドパット２４の幅広となった方向の辺が、隣接する
第１のセカンドパット２３をある方向を向くように、第
３のセカンドパット２５の幅広となった方向の辺が、前
述の隣接する第２のセカンドパット２４がある方向を向
くように配設した。このようにセカンドパットを配列す
ることにより１．２ｍｍの間に１０個のセカンドパット
を配列することができるようになる。
【００２０】その後のワイヤボンディングは第１の実施
例と同様に、半導体回路素子に近い領域のセカンドパッ
トと接続するボンデンィグワイヤは、より遠い領域のセ
カンドパットと接続するボンデンィグワイヤよりも低い
軌道を描くようにワイヤボンディングを行った。また、
その後のチップコート等の処理は第１の実施例と全く同
様の方法で行った。
【００２１】図４に示すように、比較例として従来の千
鳥型配置によりセカンドパットを形成してみる。セカン
ドパットの幅、導体パターンの幅、セカンドパット同士
や、セカンドパットと導体パターンの距離は前述の実施
例と同じ条件で行った。従来の千鳥型配置では、１．２
ｍｍの間にセカンドパットを８個形成することができ
る。
【００２２】以上説明したように、この発明によると従
来の千鳥型配置に比べ、セカンドパットを高密度に実装
することができるようになる。しかも、半導体回路素子
と接続するボンディングワイヤ同士も充分な距離をとる
ことができるために、ボンディングワイヤ同士が接触す
ることがない。
【００２３】
【発明の効果】この発明の半導体回路装置では、従来の
セカンドパットの配置よりも高密度にセカンドパットを
配置することができるようになり、半導体回路装置全体
の小型化を図ることができるようになる。また、セカン
ドパットの配置が短くなることにより、最端部のセカン
ドパット接続するボンデンィングワイヤと、隣接するセ
カンドパットと接続するボンディングワイヤ同士の距離
も充分にとることができるようになる。また、半導体回
路素子に近い領域に位置するセカンドパットとのボンデ
ィングでは、ボンディンクワイヤがより低い軌道を描く
ようにボンディングしたことにより、半導体回路素子に
近い領域に位置するセカンドパットと接続するボンディ
ングワイヤの上に半導体回路素子に遠い領域に位置する
セカンドパットと接続するボンディングワイヤが位置す
るようになる。従ってボンディングワイヤ同士の距離を
充分にとることができるようになり、ボンディングワイ
ヤ同士が接触することがなくなり、半導体回路装置の信
頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の半導体回路装置のセカンドパットの
配列の第１の実施例を示す図面である。
【図２】この発明の半導体回路装置の第１の実施例でワ
イヤボンディングした状態を示す斜視図である。
【図３】この発明の半導体回路装置のセカンドパットの
配列の第２の実施例を示す図面である。
【図４】この発明の比較例で従来の半導体回路装置のセ
カンドパットの配列を示す図面である。
【図５】従来の半導体回路装置のセカンドパットの配列
を示す図面である。
【図６】従来の半導体回路装置の要部を示す図面であ
る。
【符号の説明】
１１、２１、３１、４１ 半導体回路素子 １２、２２、３２、４２ ファーストパット ３３、４３ セカンドパット １３、２３ 第１のセカンドパット １４、２４ 第２のセカンドパット ２５ 第３のセカンドパット １６、２６、３６、４６ 導体パターン １７、２７、３７、４７ ダイボンディング領域 １８、４８ ボンディングワイヤ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体回路素子の電極であるファーストパ
    ットとプリント配線板に設けたセカンドパットをボンデ
    ィングワイヤで電気的に接続するものにおいて、セカン
    ドパットが複数の列に配置されるセカンドパットの配置
    方法として、半導体回路素子より最も離れた位置に一列
    に配置された第１のセカンドパットのうちの任意のセカ
    ンドパットの間に複数の導体パターンを配設するととも
    に、該導体パターンとそれぞれ連続してセカンドパット
    を形成し、順次半導体回路素子に近づくように第２、第
    ３、・・・、第Ｎのセカンドパットを配設するものであ
    って、前記第２、第３、・・・、第Ｎのセカンドパット
    と接続する導体パターンはそれぞれが接続されるセカン
    ドパットの中心線よりも一方にずれた位置に接続すると
    ともに、それぞれのセカンドパットの幅広となった方向
    の一辺が、隣接するセカンドパットでより外周に位置す
    るセカンドパットの方向を向くように配設したことを特
    徴とする半導体回路装置。
  2. 【請求項２】第１のセカンドパットと接続するボンディ
    ングワイヤが最も高い軌道を描き、半導体回路素子に近
    づくほどボンディングワイヤの軌道が低くなるようにワ
    イヤボンディングした請求項１記載の半導体回路装置。
JP4218572A 1992-07-24 1992-07-24 半導体回路装置 Pending JPH0645386A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4218572A JPH0645386A (ja) 1992-07-24 1992-07-24 半導体回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4218572A JPH0645386A (ja) 1992-07-24 1992-07-24 半導体回路装置

Publications (1)

Publication Number Publication Date
JPH0645386A true JPH0645386A (ja) 1994-02-18

Family

ID=16722052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4218572A Pending JPH0645386A (ja) 1992-07-24 1992-07-24 半導体回路装置

Country Status (1)

Country Link
JP (1) JPH0645386A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484551B1 (ko) * 1997-07-07 2005-08-12 프리스케일 세미컨덕터, 인크. 반도체패키지본드포스트의배치및설계방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484551B1 (ko) * 1997-07-07 2005-08-12 프리스케일 세미컨덕터, 인크. 반도체패키지본드포스트의배치및설계방법

Similar Documents

Publication Publication Date Title
US8039320B2 (en) Optimized circuit design layout for high performance ball grid array packages
US5451815A (en) Semiconductor device with surface mount package adapted for vertical mounting
KR100372153B1 (ko) 다층리드프레임
JP3516608B2 (ja) 半導体装置
US8637975B1 (en) Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area
JP2509027B2 (ja) 半導体装置
US20040124545A1 (en) High density integrated circuits and the method of packaging the same
JPH1092972A (ja) 集積回路用パッケージ
US20090091019A1 (en) Memory Packages Having Stair Step Interconnection Layers
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
US5650660A (en) Circuit pattern for a ball grid array integrated circuit package
US5399904A (en) Array type semiconductor device having insulating circuit board
JP2001156251A (ja) 半導体装置
US6020631A (en) Method and apparatus for connecting a bondwire to a bondring near a via
JP2004119684A (ja) 半導体装置
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH0645386A (ja) 半導体回路装置
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP3174238B2 (ja) 半導体装置およびその製造方法
JP2882396B2 (ja) 半導体装置
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JP2990120B2 (ja) 半導体装置
KR100206975B1 (ko) 반도체 패키지