JP3516608B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3516608B2 JP3516608B2 JP11973299A JP11973299A JP3516608B2 JP 3516608 B2 JP3516608 B2 JP 3516608B2 JP 11973299 A JP11973299 A JP 11973299A JP 11973299 A JP11973299 A JP 11973299A JP 3516608 B2 JP3516608 B2 JP 3516608B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode pad
- semiconductor pellet
- center
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 239000008188 pellet Substances 0.000 claims description 102
- 239000002184 metal Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000008602 contraction Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
- H01L2224/49173—Radial fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
極パッドの配置及び構造に関するもので、特に半導体ペ
レットの周辺部に複数の列をなして配置された電極パッ
ドを有する半導体ペレットに関するものである。
の信号の入出力や電位の供給のために電極パッドが設け
られている。この電極パッドは、半導体集積回路の入出
力端子となるリードフレームやボールグリッドアレイ
(BGA)用基板などにワイヤボンディングにより電気
的に接続される。ワイヤボンディングにより接続する距
離を短くするため、電極パッドは一般的に半導体ペレッ
トの外周部に形成される。ワイヤボンディングは金など
の金属球を電極パッドに押し付けて接続し、その後細線
を中空上で橋渡し、リードフレームなどに再度押し付け
て接続する。このため、電極パッドは金属球が押し付け
られる部分の面積に更に余裕を持った広さの領域が必要
である。一方、集積回路の微細化が進むにつれて、一つ
の半導体ペレットに設ける電極パッドの数も増加してい
る。このため、電極パッドを半導体ペレットの外周部に
一列に配置することが難しくなり、電極パッド数の多い
半導体ペレットでは電極パッドを2列に配置している。
なお、2列に電極パッドを配置した従来技術としては、
特開平2−119233号、特開平2−186650号
などがある。
ような2列構成の電極パッドを有する半導体ペレットに
おいては、電極パッドとリードフレームまたは基板とを
ワイヤボンディングによって電気的に接続(配線)する
とき、半導体ペレットの位置ずれなどが要因でワイヤボ
ンディングの金属細線間が電気的にショートしてしまう
不良が発生するといった問題点があった。
め、この発明では、中央部に集積回路が形成され、周辺
部に第1の電極パッドが列状に配置され、第2の電極パ
ッドが第1の電極パッドより外側で第1の電極パッド列
と並行に列状に設けられた半導体ペレットにおいて、第
2の電極パッドの配置を工夫した。具体的には、第1の
電極パッド列と第2の電極パッド列を間隔C(ここで、
間隔Cはある電極の中心から他の電極の中心までの距
離)だけ離間させ、第1の電極パッドは一定の間隔P
(ここで、間隔Pはある電極の中心から他の電極の中心
までの距離)を有して配置し、それぞれの電極幅をS1
としたとき、第2の電極パッドを幅Lの配線に接続し、
その幅を幅S2(P>S2>S1+L)として、半導体
ペレットの中心から引かれた線と半導体ペレットの一片
とのなす角θ(θ<90°)がθ>tan-1(2C/
(P−S1))の範囲内にある第2の電極パッドは、前
記第1の電極パッド間の中央にその中心が位置するよう
配置し、これ以外の第2の電極パッドの中心は、第1の
電極パッド間の中央よりも前半導体ペレットの角部より
にずれて位置させた。
の発明の第1の実施例の半導体ペレットを示す図であ
る。図1(A)に示すように、半導体ペレット1には周
辺部の内側には略正方形の第1の電極パッド2が均一な
間隔をもって列状に設けられている。第1の電極パッド
2の外側には長方形の第2の電極パッド3がやはり列状
に設けられている。なお、図には明記していないが、半
導体ペレット1の中央部には集積回路が形成されてい
る。ここで、半導体ペレットは4本の直線によって2つ
の領域に区分される。直線によって挟まれた狭い領域、
即ち半導体ペレットの各辺の中央部の領域を領域A、そ
れ以外の領域(半導体ペレットの角部に近い領域)を領
域Bとする。領域Aと領域Bとでは第2の電極パッド3
の配置が異なる。具体的には、図1(B)及び図2を用
いて説明する。
レットの領域Aにおける第1及び第2の電極パッド2、
3の配置関係を詳細に示した図である。一片の長さS1
の略正方形の第1の電極パッド2は、それぞれが集積回
路と配線4を介して電気的に接続されている。配線4は
その用途によって様々な幅を有するが、ここではL=
0.04mmの幅を有している。第1の電極パッド2は
一定の間隔P(ここで間隔Pは、第1の電極パッド2の
中心間の距離である)だけ離間されて直線上(列状)に
配置されている。短辺の長さが第1の電極パッドの一片
の長さS1と等しい長方形の第2の電極パッド3は、第
1の電極パッド2の間を通過するよう配置された配線4
を介して集積回路と電気的に接続されている。第2の電
極パッド3は第1の電極パッド2よりも外側の直線上
(列状)に配置されている。ここで、第1の電極パッド
が並んでいる仮想中心線5と第2の電極パッドが並んで
いる仮想中心線6とは平行であり、その距離CはS1よ
り電極パッドを配置する為の余裕分だけ大きな数値とな
っている。さらに、第2の電極パッド3は、ある第1の
電極パッド1の中心の位置に対応する位置近傍から隣の
第1の電極パッド1の中心の位置に対応する位置近傍ま
でその長辺が延在する長方形の形状を有している。即
ち、第2の電極パッド3は第1の電極パッド2の間の中
央にその中心が位置するよう配置されているのである。
このため、第2の電極パッド3の長辺の長さS2は、
P>S2>S1+L という関係を有している。
1(A)に示した半導体ペレットの領域B(一部の領域
Aを含む)における第1及び第2の電極パッド2、3の
配置関係を詳細に示した図である。第1の電極パッド2
に関しては、領域Aと同一であるためその説明を省略す
る。第2の電極パッド3は、その形状、配線4との接続
及び直線状に並んでいる点は領域Aと同一である。領域
Bの第2の電極パッド3に関して、領域Aと異なる点
は、第2の電極パッド3の第1の電極パッド2に対する
位置関係である。すなわち、第2の電極パッド3の中心
の位置が、第1の電極パッド2間の中心位置ではなく、
角部にずらせた位置になる。この実施例においては、領
域Bにおいて、第2の電極パッド3の短辺のうち半導体
ペレット1の角部に近い方は、第1の電極パッド1の辺
のうち半導体ペレット1の角部に近い方と半導体ペレッ
ト1の辺と垂直な線において揃っている。
第2の電極パッド3の配置を換えた理由及び領域の設定
について説明する。図3は第1の実施例の半導体ペレッ
トの領域の設定限界を説明する図である。図3において
は領域Aのような第1及び第2の電極パッド2、3の配
置関係で、領域Bにおいてワイヤボンディングした場合
のワイヤボンディングの方向を示している。ここで、従
来の技術でも説明したように、ワイヤボンディングの始
点もしくは終点(端部:すなわち電極パッド及びリード
フレームまたは基板)には金属球が物理的に押し付けら
れる。電極パッドにおいてはその中心に金属球がくるよ
う位置合わせされるが、機械の精度などにより位置ずれ
が起こる。略正方形状の第1の電極パッドは、この位置
ずれマージンを縦方向及び横方向とも考慮してその大き
さが決められている。一方、第2の電極パッドにおいて
は、短辺が第1の電極パッドの一辺と同じ長さの長方形
になっている。これは、縦方向の位置ずれマージンを第
1の電極と同様にして、横方向についてはワイヤボンデ
ィングする対象(一般に、同一種の半導体ペレットをリ
ードフレームにワイヤボンディングしたり、基板にワイ
ヤボンディングしてBGAにパッケージングすることは
よく行われる)の変化に対応できるようにしているので
ある。
レットの中心からの放射線の方向にワイヤボンドされ
る。すなわち、半導体ペレットの辺の中央部(領域A)
ではこの辺に対してほぼ垂直な方向にボンディングされ
る。したがって、図1(B)に示したように第2の電極
パッド3を第1の電極パッド2の間の中央にその中心が
位置するよう配置すればワイヤボンディングした金属細
線がショートする可能性は低くなる。しかしながら、半
導体ペレットの角部に近い領域Bにおいてはこのような
位置関係ではうまく行かない。図3で示すように、領域
Bでは第1及び第2の電極パッド2、3から角度をもっ
てリードフレームなどにワイヤボンドされるため、第2
の電極パッド3からワイヤボンドされる金属細線が第1
の電極パッド2からワイヤボンドされる金属細線のほぼ
中央に位置するためには第2の電極パッド3の中央部か
ら大きくずれた位置に金属球を位置させなければならな
い。横方向の位置ずれマージンを考慮して、金属球の中
心が位置できる限界の位置は、第2の電極パッド3の半
導体ペレット1の角部側の短辺から第1の電極パッドの
辺の長さS1の半分、即ちS1/2の位置である。な
お、ここでは隣接する第2の電極パッドを離間させるた
めのマージンを考慮せず計算している。このマージンδ
を考慮した場合は、以下の式においてP/2−S1/2
の代わりにP/2−S1/2−δとすれば良い。限界の
位置を通る直線20が半導体ペレットの辺21と交わっ
てできる角θ(θ<90°)は次の式で表すことができ
る。 tanθ=C/(P/2−S1/2) ∴θ= tan-1(2C/(P−S1) 角度θがこの値よりも小さくなると領域Aにおける第1
及び第2の電極パッド2、3の位置関係ではワイヤボン
ディングできなくなる。そこで、第2の電極パッド3の
半導体ペレット1の角部側の短辺をさらに半導体ペレッ
ト1の角部側にずらした領域Bにおける第1及び第2の
電極パッド2、3の位置関係では、上述のような問題な
くワイヤボンディングを行うことができる。
第1の実施例の変形例の半導体ペレットを示す図であ
る。なお、図4(A)、(B)及び図5において図1
(A)、(B)及び図2と同一部分には同一符号を付し
てその説明を省略する。図4(A)に示すように、第1
の実施例の変形例では、第1の電極パッド32が半導体
ペレットの中心方向に向かう辺を長辺とした長方形に形
成されている。その他の構成は第1の実施例と同一であ
る。なお、第1の電極パッド32の短辺は第1の実施例
で用いた長さS1である。第1の実施例の変形例では、
第1の実施例の効果に加えて第1の電極パッド32での
ワイヤボンディングの位置を半導体ペレットの中心方向
(またはその逆方向)にずらすことができるため、より
大きな自由度をもってワイヤボンディングすることが可
能になる。
(B)はこの発明の第2の実施例の半導体ペレットを示
す図である。なお、図6(A)、(B)及び図7(A)
において図1(A)、(B)及び図2と同一部分には同
一符号を付してその説明を省略する。図6(A)に示す
ように、第2の実施例の半導体ペレットには、第2の電
極パッド3の外側にダミー電極パッド40が列状に形成
されている。このダミー電極パッド40は図6(B)に
示すように領域Aにおいては第2の電極パッド3に一致
した外側の位置に形成されている。領域Bにおいては、
図7(A)に示すようにダミー電極パッド40は第2電
極パッド3から半導体ペレット1の角部側にややずれて
形成されている。このダミー電極パッド40には円柱状
の金属層41が設けられている。この金属層41はワイ
ヤボンディングの金属球と同様に物理的に押し付けられ
て設けられている。なお、図7(B)に示すように金属
層41の厚さdは3〜10μmに形成されている。半導
体ペレット1はその表面が樹脂で覆われる。一般的に半
導体ペレットを樹脂とは熱膨張係数に差がある。樹脂は
熱収縮によりワイヤボンディングされた金属球と第1及
び第2電極パッド2、3の接続界面にストレスを与え
る。金属層41はこの熱収縮によるストレスを低減する
ために設けたものである。熱収縮によるストレスはワイ
ヤボンディングされた金属球ばかりではなく金属層41
にも与えられる。熱収縮によるストレスは半導体ペレッ
トの外側に行くほど強くなる。金属層41は金属球より
外側に設けられているため、熱収縮によるストレスは金
属層41がその大部分を受け、結果としてワイヤボンデ
ィングされた金属球が受けるストレスは低減されるので
ある。以上説明したように第2の実施例の半導体ペレッ
トでは第1の実施例で得た効果に加えて、ワイヤボンデ
ィングされた金属球が受けるストレスは低減されるとい
う効果がある。
(B)はこの発明の第2の実施例の変形例の半導体ペレ
ットを示す図である。なお、図8(A)、(B)及び図
9(A)、(B)において図6(A)、(B)及び図7
(A)、(B)と同一部分には同一符号を付してその説
明を省略する。図8(A)に示すように、第2の実施例
の変形例の半導体ペレットには、第2の実施例と同様に
第2の電極パッド3の外側にダミー電極パッド40が列
状に形成されている。このダミー電極パッド40上には
同一形状の金属層51が設けられている。この金属層5
1は蒸着またはめっきなどの手段でダミー電極パッド4
0上に設けられている。金属層51の膜厚は第2の実施
例と同様に3〜10μmである。この第2の実施例の変
形例では、第2の実施例で得た効果に加えて、金属層が
蒸着またはめっきという手段で設けられているため生産
が短時間で容易にできるという効果がある。
(B)はこの発明の第3の実施例の半導体ペレットを示
す図である。なお、図10(A)、(B)及び図11
(A)、(B)において図8(A)、(B)及び図9
(A)、(B)と同一部分には同一符号を付してその説
明を省略する。第3の実施例の半導体ペレットでは、図
10(A)に示すように、第2の電極パッド3とその外
側に設けられたダミー電極パッド40とが配線64で電
気的に接続されている。その他の点については第2の実
施例の変形例と同じである。金属層51が設けられたダ
ミー電極パッド40は第2の電極パッド3と電気的に接
続されているため電気動作試験をするための電極パッド
として利用可能である。電気動作試験は、試験用端子を
電極パッドに接触させて行うプロービングと呼ばれる方
法が良く用いられている。試験用端子をその後ボンディ
ングが行われる第2の電極パッド3で行った場合、パッ
ドに試験用端子が接触することにより傷がつき信頼性上
問題になる可能性があった。しかし第3の実施例の半導
体ペレットによれば第2の電極パッドの電気動作試験に
おいてはダミー電極パッド40に設けられた金属層51
に試験用端子を接触させて行う。金属層51は3〜10
μmの厚さがあるため、試験用端子の接触による傷が金
属層51についたとしても特に問題にはならない。ま
た、試験用端子の高さ方向の位置合わせ精度に数μmの
余裕ができる。これにより試験端子の高さ方向の位置合
わせ時間を短縮できる効果もある。
(B)はこの発明の第3の実施例の変形例の半導体ペレ
ットを示す図である。なお、図12(A)、(B)及び
図13(A)、(B)において図10(A)、(B)及
び図11(A)、(B)と同一部分には同一符号を付し
てその説明を省略する。第3の実施例の変形例の半導体
ペレットでは、図12(A)に示すように、第1の電極
パッド2の内側に第2のダミー電極パッド70を設けて
いる。第2のダミー電極パッド70は配線4によって第
1の電極パッド2と電気的に接続されている。第2のダ
ミー電極パッド70上にはダミー電極パッド40と同様
に金属層71が設けられている。金属層71の厚さ及び
形成方法は金属層51と同様であるのでその説明は省略
する。金属層71が設けられた第2のダミー電極パッド
70はダミー電極パッド40と同様に電気動作試験をす
るための電極パッドとして利用可能である。第3の実施
例の変形例では、第3の実施例の効果に加えて、第1の
電極パッド2の電気動作試験においても第2の電極パッ
ドの電気動作試験と同様な効果が得られるという効果が
ある。
(B)はこの発明の第4の実施例の半導体ペレットを示
す図である。なお、図14(A)、(B)及び図15
(A)において図1(A)、(B)及び図2と同一部分
には同一符号を付してその説明を省略する。第4の実施
例の半導体ペレットでは、図14(A)に示すように、
第1の電極パッド2の内側に第3の電極パッド80が設
けている。第3の電極パッド80は配線4によって第2
の電極パッド3と電気的に接続されている。その他の点
については第1の実施例の半導体ペレットと同様である
のでその説明は省略する。図15(B)は第4の実施例
の半導体ペレットを外部端子にワイヤボンディングした
状態を示す断面図である。図15(B)に示すように、
ボールグリッドアレイなどのパッケージ構造に用いる外
部端子81では高さの異なる端子82、83が設けられ
ている場合がある。このような外部端子81と半導体ペ
レット1とをワイヤボンディングするとき、半導体ペレ
ット1の外側の第2の電極パッド3は外部端子81の低
い位置の端子82と低い軌道の金属細線84にてワイヤ
ボンディングされる。また、半導体ペレット1の内側の
第1の電極パッド2は外部端子81の高い位置の端子8
3と高い軌道の金属細線85にてワイヤボンディングさ
れる。このように第2の電極パッド3は低い位置の端子
82と、第1の電極パッド2は高い位置の端子83と接
続されるようそれぞれが割り当てられるが、外部端子8
1におけるそれぞれの端子の位置関係や配線などの都合
により、第2の電極パッド3が高い位置の端子83と接
続しなければならない場合もある。このような場合は、
図15(B)に示すように第3の電極パッド80を高い
位置の端子83と高い軌道の金属細線85にてワイヤボ
ンディングする。以上説明したように第4の実施例によ
れば、半導体ペレットの電極パッドから段差のある外部
端子へワイヤボンディングするとき、半導体ペレットの
外側の電極パッド3を高い位置の端子と接続しなければ
ならない場合でも金属細線間のショートを防止すること
ができる。
よれば半導体ペレットの電極パッドとリードフレームや
パッケージ用基板などの外部端子とをワイヤボンディン
グする時、ワイヤボンディングの金属細線間のショート
を防ぐことができる。
る。
である。
界を説明する図である。
図である。
を示す図である。
る。
である。
図である。
を示す図である。
る。
図である。
す図である。
部を示す図である。
る。
図である。
Claims (11)
- 【請求項1】中央部に集積回路が形成され、周辺部に複
数の第1の電極パッドが列状に配置され、複数の第2の
電極パッドが前記第1の電極パッドより外側で前記第1
の電極パッド列と並行に列状に設けられる半導体ペレッ
トにおいて、前記第1の電極パッド列と第2の電極パッ
ド列は間隔C(ここで、間隔Cはある電極の中心から他
の電極の中心までの距離)だけ離間しており、前記第1
の電極パッドは一定の間隔P(ここで、間隔Pはある電
極の中心から他の電極の中心までの距離)を有して配置
され、それぞれの電極は幅S1を有し、前記第2の電極
パッドは幅Lの配線に接続され、幅S2(P>S2>S
1+L)を有し、前記半導体ペレットの中心から引かれ
た線と前記半導体ペレットの一片とのなす角θ(θ<9
0°)がθ>tan-1(2C/(P−S1))の範囲内
にある前記第2の電極パッドは前記第1の電極パッド間
の中央にその中心が位置するよう配置され、これ以外の
第2の電極パッドの中心は、前記第1の電極パッド間の
中央よりも前記半導体ペレットの角部よりにずれて位置
することを特徴とする半導体ペレット。 - 【請求項2】中央部に集積回路が形成され、周辺部に複
数の第1の電極パッドが列状に配置され、複数の第2の
電極パッドが前記第1の電極パッドより外側で前記第1
の電極パッド列と並行に列状に設けられる半導体ペレッ
トにおいて、前記第1の電極パッド列と第2の電極パッ
ド列は間隔C(ここで、間隔Cはある電極の中心から他
の電極の中心までの距離)だけ離間しており、前記第1
の電極パッドは一定の間隔P(ここで、間隔Pはある電
極の中心から他の電極の中心までの距離)を有して配置
され、それぞれの電極は幅S1を有し、前記第2の電極
パッドは幅Lの配線に接続され、幅S2(P>S2>S
1+L)を有し、 前記半導体ペレットは、前記半導体ペレットの中心から
引かれた線と前記半導体ペレットの一片とのなす角θ
(θ<90°)がθ>tan-1(2C/(P−S1))
の範囲内にある第1の領域と、前記第1の領域以外の第
2の領域とを有し、 前記第1の領域内に設けられ、その中心が前記第1の領
域内に設けられた前記第1の電極パッド間の中央に位置
する前記第2の電極パッドと、前記第2の領域内に設け
られ、その中心が前記第2の領域内に設けられた前記第
1の電極パッド間の中央よりも前記半導体ペレットの角
部よりにずれて位置する前記第2の電極パッドとを有す
ることを特徴とする半導体ペレット。 - 【請求項3】前記これ以外の第2の電極パッドは、前記
第1の電極パッドの幅S1を規定する外側の辺とこの第
2の電極パッドの幅S2を規定する外側の辺とが前記半
導体ペレットの辺に対して垂直な線に揃っている請求項
1または2いずれかに記載の半導体ペレット。 - 【請求項4】前記第1の電極パッドは略正方形状である
請求項1または2いずれかに記載の半導体ペレット。 - 【請求項5】前記第1の電極パッドは前記半導体ペレッ
トの中心方向に向かう辺を長辺とした長方形状である請
求項1または2いずれかに記載の半導体ペレット。 - 【請求項6】集積回路が形成された中央部、および前記
中央部に隣接した周辺部を備える表面を有する半導体ペ
レットと、 前記周辺部の表面上に列状に配置され、前記表面上にて
ボンディングされる複数の第1の電極パッドと、 前記複数の第1の電極パッドからなる第1の電極パッド
列よりも外側の前記周辺部の表面上に列状に配置される
とともに前記第1の電極パッド列と並行に配置され、前
記表面上にてボンディングされる複数の第2の電極パッ
ドと、 前記複数の第2の電極パッドからなる第2の電極パッド
列よりも外側の前記周辺部の表面上に配置される複数の
ダミーパッドと、 前記複数のダミーパッド上のそれぞれに形成され、前記
表面からの高さが前記第1および第2の電極パッドそれ
ぞれの前記表面からの高さよりも高い膜厚を有する複数
の金属層パターンとを有することを特徴とする半導体ペ
レット。 - 【請求項7】前記金属層パターンは3〜10μmである
請求項5記載の半導体ペレット。 - 【請求項8】前記金属層パターンは前記第2の電極パッ
ドと電気的に接続された電気動作試験用電極である請求
項6または7いずれかに記載の半導体ペレット。 - 【請求項9】前記半導体ペレットはさらに前記第1の電
極パッド列の内側に列状に配置され、所定の厚さを有
し、前記第1の電極パッドと電気的に接続された電気動
作試験用電極である金属層パターンを複数設けた請求項
6ないし8いずれか1つに記載の半導体ペレット。 - 【請求項10】前記金属層パターンは蒸着またはめっき
により形成された金属層パターンである請求項6ないし
9いずれか1つに記載の半導体ペレット。 - 【請求項11】中央部に集積回路が形成され、周辺部に
複数の第1の電極パッドが前記周辺部の最も中央部より
に列状に配置され、複数の第2の電極パッドが前記周辺
部の最も外側で前記第1の電極パッド列と並行に列状に
配置され、前記第1及び第2の電極パッド列の間に列を
形成する複数の第3の電極パッドが設けられる半導体ペ
レットにおいて、前記第2の電極パッド列と第3の電極
パッド列は間隔C(ここで、間隔Cはある電極の中心か
ら他の電極の中心までの距離)だけ離間しており、前記
第3の電極パッドは一定の間隔P(ここで、間隔Pはあ
る電極の中心から他の電極の中心までの距離)を有して
配置され、それぞれの電極は幅S1を有し、前記第2の
電極パッドは幅Lの配線に接続され、幅S2(P>S2
>S1+L)を有し、前記半導体ペレットの中心から引
かれた線と前記半導体ペレットの一片とのなす角θ(θ
<90°)がθ>tan-1(2C/(P−S1))の範
囲内にある前記第2の電極パッドは前記第3の電極パッ
ド間の中央にその中心が位置するよう配置され、これ以
外の第2の電極パッドの中心は、前記第3の電極パッド
間の中央よりも前記半導体ペレットの角部よりにずれて
位置し、 前記第1及び第2の電極パッドがそれぞれ電気的に接続
されていることを特徴とする半導体ペレット。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11973299A JP3516608B2 (ja) | 1999-04-27 | 1999-04-27 | 半導体装置 |
KR1020000010010A KR100768493B1 (ko) | 1999-04-27 | 2000-02-29 | 반도체장치 |
US09/516,505 US6307271B1 (en) | 1999-04-27 | 2000-03-01 | Semiconductor device having pads, the intervals of which are adjusted and arranged in semiconductor chip corners |
US09/941,583 US6476505B2 (en) | 1999-04-27 | 2001-08-30 | Semiconductor device having pads, the intervals of which are adjusted and arranged in semiconductor chip corners |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11973299A JP3516608B2 (ja) | 1999-04-27 | 1999-04-27 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003365824A Division JP3706379B2 (ja) | 2003-10-27 | 2003-10-27 | 半導体ペレット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000311917A JP2000311917A (ja) | 2000-11-07 |
JP3516608B2 true JP3516608B2 (ja) | 2004-04-05 |
Family
ID=14768763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11973299A Expired - Fee Related JP3516608B2 (ja) | 1999-04-27 | 1999-04-27 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6307271B1 (ja) |
JP (1) | JP3516608B2 (ja) |
KR (1) | KR100768493B1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784558B2 (en) * | 1999-12-30 | 2004-08-31 | Intel Corporation | Semiconductor device inlcluding optimized driver layout for integrated circuit with staggered bond pads |
AU4305501A (en) * | 1999-12-30 | 2001-07-16 | Intel Corporation | Optimized driver layout for integrated circuits with staggered bond pads |
KR20020065045A (ko) * | 2001-02-05 | 2002-08-13 | 삼성전자 주식회사 | 확장 패드들을 포함하는 반도체 칩 패키지 |
US6476506B1 (en) * | 2001-09-28 | 2002-11-05 | Motorola, Inc. | Packaged semiconductor with multiple rows of bond pads and method therefor |
TW536765B (en) * | 2001-10-19 | 2003-06-11 | Acer Labs Inc | Chip package structure for array type bounding pad |
US7417328B2 (en) * | 2001-10-23 | 2008-08-26 | Via Technologies, Inc. | External power ring with multiple tapings to reduce IR drop in integrated circuit |
TW511193B (en) * | 2001-12-13 | 2002-11-21 | Acer Labs Inc | Inner circuit structure of array type bonding pad chip and its manufacturing method |
TW533517B (en) * | 2002-02-26 | 2003-05-21 | Silicon Integrated Sys Corp | Substrate for semiconductor package |
JP4533173B2 (ja) * | 2004-02-24 | 2010-09-01 | キヤノン株式会社 | 半導体集積回路装置 |
US7808115B2 (en) * | 2004-05-03 | 2010-10-05 | Broadcom Corporation | Test circuit under pad |
US20060131726A1 (en) * | 2004-12-22 | 2006-06-22 | Bruch Thomas P | Arrangement of input/output pads on an integrated circuit |
JP4894477B2 (ja) * | 2005-12-15 | 2012-03-14 | ソニー株式会社 | 電気光学装置、実装構造体及び電子機器 |
JP4993929B2 (ja) * | 2006-03-23 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP5120868B2 (ja) * | 2006-07-13 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101409286B1 (ko) * | 2007-05-21 | 2014-06-25 | 엘지디스플레이 주식회사 | 표시장치 |
KR100798896B1 (ko) * | 2007-06-07 | 2008-01-29 | 주식회사 실리콘웍스 | 반도체 칩의 패드 배치 구조 |
US20090033346A1 (en) * | 2007-07-30 | 2009-02-05 | Ping-Chang Wu | Group probing over active area pads arrangement |
JP5160295B2 (ja) * | 2008-04-30 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及び検査方法 |
JP5395407B2 (ja) * | 2008-11-12 | 2014-01-22 | ルネサスエレクトロニクス株式会社 | 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法 |
WO2010070824A1 (ja) * | 2008-12-19 | 2010-06-24 | 株式会社アドバンテスト | 半導体装置、半導体装置の製造方法およびスイッチ回路 |
JP5671890B2 (ja) * | 2010-08-31 | 2015-02-18 | 株式会社ニコン | 撮像装置 |
JP5759750B2 (ja) * | 2011-02-28 | 2015-08-05 | 株式会社メガチップス | 半導体装置および半導体集積回路の設計方法 |
KR20120118682A (ko) * | 2011-04-19 | 2012-10-29 | 삼성디스플레이 주식회사 | 다원색 표시 장치 |
USD754083S1 (en) | 2013-10-17 | 2016-04-19 | Vlt, Inc. | Electric terminal |
US10361158B2 (en) * | 2017-08-29 | 2019-07-23 | Micron Technology, Inc. | Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch |
US11043435B1 (en) * | 2020-05-18 | 2021-06-22 | Innogrit Technologies Co., Ltd. | Semiconductor die with hybrid wire bond pads |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60182756A (ja) * | 1984-02-29 | 1985-09-18 | Konishiroku Photo Ind Co Ltd | 集積回路装置 |
JP2623578B2 (ja) * | 1987-07-14 | 1997-06-25 | 日本電気株式会社 | 半導体集積回路装置 |
JPH02119233A (ja) | 1988-10-28 | 1990-05-07 | Nec Corp | 半導体装置 |
JP2504154B2 (ja) | 1989-01-12 | 1996-06-05 | 日本電気株式会社 | ワイヤボンディング装置および方法 |
JPH05186649A (ja) | 1991-06-27 | 1993-07-27 | Kuraray Co Ltd | 水性分散液 |
JPH05206199A (ja) * | 1992-01-30 | 1993-08-13 | Nec Kyushu Ltd | 半導体装置 |
JPH0653413A (ja) * | 1992-07-29 | 1994-02-25 | Nec Corp | 半導体集積回路 |
US5818114A (en) * | 1995-05-26 | 1998-10-06 | Hewlett-Packard Company | Radially staggered bond pad arrangements for integrated circuit pad circuitry |
JP3493118B2 (ja) * | 1997-07-25 | 2004-02-03 | 沖電気工業株式会社 | 半導体素子及び半導体装置 |
US6251768B1 (en) * | 1999-03-08 | 2001-06-26 | Silicon Integrated Systems Corp. | Method of arranging the staggered shape bond pads layers for effectively reducing the size of a die |
-
1999
- 1999-04-27 JP JP11973299A patent/JP3516608B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-29 KR KR1020000010010A patent/KR100768493B1/ko active IP Right Grant
- 2000-03-01 US US09/516,505 patent/US6307271B1/en not_active Expired - Lifetime
-
2001
- 2001-08-30 US US09/941,583 patent/US6476505B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6307271B1 (en) | 2001-10-23 |
US6476505B2 (en) | 2002-11-05 |
JP2000311917A (ja) | 2000-11-07 |
KR100768493B1 (ko) | 2007-10-18 |
KR20000071393A (ko) | 2000-11-25 |
US20020024149A1 (en) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3516608B2 (ja) | 半導体装置 | |
JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
JP5827342B2 (ja) | 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ | |
KR100616055B1 (ko) | 메모리 모듈 및 그 제조 방법 | |
KR100484551B1 (ko) | 반도체패키지본드포스트의배치및설계방법 | |
KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
US6072700A (en) | Ball grid array package | |
KR20080073739A (ko) | 적층형 마이크로전자 패키지 | |
US20150364392A1 (en) | Semiconductor device with covering member that partially covers wiring substrate | |
US7683485B2 (en) | Semiconductor device | |
JP2006303079A (ja) | 積層型半導体装置及びその製造方法 | |
KR100479190B1 (ko) | 반도체장치 및 이의 와이어본딩방법 | |
US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
CN114203680A (zh) | 半导体封装以及制造半导体封装的方法 | |
US20060163729A1 (en) | Structure and manufacturing method of a chip scale package | |
JP4175343B2 (ja) | 半導体ペレット及び半導体装置 | |
JP3990679B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
US7183655B2 (en) | Packaged semiconductor device | |
JP3246129B2 (ja) | 半導体素子の製造方法 | |
JP3829562B2 (ja) | マルチチップ、マルチチップパッケージ、半導体装置および電子機器 | |
JP3706379B2 (ja) | 半導体ペレット | |
KR20030041528A (ko) | 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 | |
JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
TWI237355B (en) | Semiconductor device | |
JPH03109760A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3516608 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |