KR19980063740A - 몰딩된 패키지용 다층 리드프레임 - Google Patents

몰딩된 패키지용 다층 리드프레임 Download PDF

Info

Publication number
KR19980063740A
KR19980063740A KR1019970065547A KR19970065547A KR19980063740A KR 19980063740 A KR19980063740 A KR 19980063740A KR 1019970065547 A KR1019970065547 A KR 1019970065547A KR 19970065547 A KR19970065547 A KR 19970065547A KR 19980063740 A KR19980063740 A KR 19980063740A
Authority
KR
South Korea
Prior art keywords
conductive surface
extension
signal lead
insulating layer
leadframe
Prior art date
Application number
KR1019970065547A
Other languages
English (en)
Inventor
램슨마이클에이.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980063740A publication Critical patent/KR19980063740A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 디바이스용 다층 리드프레임(10, 32, 132, 232)은 적어도 하나의 신호 리드(20, 120, 220)와, 제1 도전면 연장부(36)를 가진 제1 도전면(24, 124, 224)과, 제2 도전면 연장부(38)를 가진 제2 도전면(28, 128, 228)을 구비한다. 신호 리드 연장부(30, 130, 230), 제1 도전면 연장부(36), 및 제2 도전면 연장부(38)에는 연장부(30, 36, 38, 130, 230)의 적어도 일부분이 공통 평면을 이루도록 하나 이상의 스텝(40, 34, 137, 140, 237, 240)이 형성된다. 신호 리드(20, 120, 220)와, 제1 도전면(24, 124, 224)과, 제2 도전면(28, 128, 228)은 본딩 공정 동안 상대적 위치가 유지되며, 하나 이상의 절연층(22, 26, 122, 126, 222, 226)에 의해 절연될 수 있다.

Description

몰딩된 패키지용 다층 리드프레임
본 발명은 일반적으로 반도체 디바이스의 상호접속을 위한 리드프레임 분야에 관한 것이며, 특히 몰딩된 패키지용 다층 리드프레임에 관한 것이다.
대다수의 현대식 전자 시스템은 각종 모듈형 전자 부품들로 만들어진다. 예를들어, 퍼스널 컴퓨터는 다이나믹 랜덤 액세스 메모리 유닛 형태의 모듈형 전자 부품을 포함할 수 있다. 각각의 모듈형 전자 부품은 반도체 기판상에 제조된 집적회로를 포함할 수 있다. 각각의 모듈형 전자 부품은 모듈형 전자 부품의 바디(body)로부터 선정된 순서로 뻗쳐진 일련의 핀에 의해 전자 시스템에 결합될 수 있다. 핀은 리드프레임의 리드에 결합되고 리드프레임의 외부 리드가 전자 시스템에 결합된다.
리드프레임은 모듈형 전자 부품의 제조 양태에 따라 집적회로에 결합될 수 있다. 리드프레임을 집적회로에 결합시키는 방법에는 볼 본딩, 스티치 본딩(stitch bonding), 웨지 본딩이 있다. 리드프레임은 플라스틱 몰딩으로 싸여져 완전한 패키지를 형성하는데 전자 시스템과의 접촉을 이루기 위한 외부 리드 또는 어떤 경우 볼을 갖는다. 반도체 디바이스를 패키징하는 한가지 기술은 반도체 칩 또는 다이와 리드 또는 면 사이에 본딩 와이어를 접속한 다음 플라스틱 몰딩을 사용하는 것이다.
반도체 디바이스는 그 성능면에서 계속적으로 발전되어 왔다. 반도체 디바이스에서 전력 소비 및 클럭 주파수가 계속 증가함에 따라, 패키지에서 접지면 및 전력면을 사용하는 것이 보편화되고 있다. 접지면과 전력면은 접지 및 전력 전류를 낮추어 주고, 그에 따라 전압 강하를 줄이며 신호 리드 또는 라인의 특성 임피던스 제어를 쉽게해준다. 상기 목적을 위해서는 몰딩된 패키지용 다층 리드프레임이 유용하다.
몰딩된 패키지용의 다층 리드프레임은 신호, 전력, 접지 층 또는 면을 갖는다. 접지면 및 전력면은 도체 패턴 또는 신호 리드 아래로 전류를 운반하는 단단하고 평탄한 도전성 재질일 수 있으며, 도체 패턴 크기 및 접지면 또는 전력면으로부터의 거리를 조절함으로써 임피던스를 상당한 정도로 제어할 수 있다. 본 명세서에서는 텍사스 인스트루먼트 인코포레이티드가 양수한 램슨의 미국 특허 제5,160,893호를 폭넓게 참조하고 있다.
본 발명의 한 양태에 따르면, 다층 리드프레임은 연장부를 가진 신호 리드와, 제1 도전면 연장부를 가진 제1 도전면과, 제2 도전면 연장부를 가진 제2 도전면과, 적어도 일부분의 제1 도전면과 제2 도전면 사이에 배치된 제1 절연층과, 신호 리드의 연장부의 적어도 일부와 제1 도전면 연장부의 일부와 제2 도전면 연장부의 일부를 에워싸고 그 상대적인 위치를 유지시켜 주는 몰딩된 하우징을 구비한다.
본 발명의 다른 양태에 따르면, 다층 리드프레임은 연장부를 가진 신호 리드와, 제1 도전면 연장부를 가진 제1 도전면과, 제2 도전면 연장부를 가진 제2 도전면과, 적어도 일부분의 제1 도전면과 제2 도전면 사이에 배치된 제1 절연층과, 제1 도전면과 신호 리드 사이에 배치된 제2 절연층과, 신호 리드의 연장부의 적어도 일부와 제1 도전면 연장부의 일부와 제2 도전면 연장부의 일부를 에워싸고 그 상대적인 위치를 유지시켜 주는 몰딩된 하우징을 구비한다. 본 발명의 다른 양태에 따르면, 제1 절연층과 제2 절연층은 본딩 및 몰딩 공정 동안 신호 리드, 제1 도전면, 제2 도전면의 상대적 위치를 유지시켜 주기 위한 접착제를 갖는다.
본 발명의 또 다른 양태에 따르면, 패키지된 반도체 디바이스를 제조하는 방법은, 적어도 하나의 제1 도전면 연장부를 가진 제1 도전면을 형성하는 단계와; 적어도 하나의 제2 도전면 연장부를 가진 제2 도전면을 형성하는 단계와; 연장부를 각각 갖는 다수의 신호 리드를 형성하는 단계와; 신호 리드와 제1 도전면 사이에 제1 절연층을 배치하는 단계와; 제1 도전면과 제2 도전면 사이에 제2 절연층을 배치하는 단계와; 신호 리드의 연장부, 제1 도전면 연장부, 제2 도전면 연장부의 적어도 일부분이 다른 연장부와 공통 평면을 이루도록 형성하는 단계와; 신호 리드의 연장부, 제1 도전면 연장부, 제2 도전면 연장부를 포함하는 디바이스를 플라스틱 몰딩하여 패키지된 반도체 디바이스를 형성하는 단계를 포함한다.
도 1는 본 발명의 한 양태에 따른 리드프레임의 일부분의 평면도.
도 2는 본 발명의 한 양태에 따른 다층 리드프레임의 일부분의 사시도.
도 3는 몰딩 화합물이 추가된 도 1의 리드프레임의 단면도.
도 4는 본 발명의 다른 양태에 따른 패키지된 다이의 단면도.
도 5는 본 발명의 다른 양태에 따른 패키지된 다이의 단면도.
도면의 주요 부분에 대한 부호의 설명
10, 32, 132, 232 : 리드프레임
20, 120, 220 : 신호 리드
22, 26, 122, 126, 222, 226 : 절연층
24, 124, 224 : 제1 도전면 또는 도전층
28, 128, 228 : 제2 도전면 또는 도전층
30, 130, 230 : 신호 리드 연장부
36 : 제1 도전면 연장부
38 : 제2 도전면 연장부
40, 34, 137, 140, 237, 240 : 스텝부
본 발명의 양호한 실시예 및 그 장점 등은 도 1 내지 도 5를 참조하면 잘 알수 있을 것이다. 도면에서 동일한 참조 번호는 동일하거나 대응하는 부분을 가리키는 것이다.
도 1에는 본 발명의 한 양태에 따른 댐-바-레스(dam-bar-less) 리드프레임(10)의 일부분이 도시되어 있다. 댐-바-레스 패키징이 실시되기 전에, 리드프레임에 댐-바가 도입되며 이것은 몰딜 공정중 리드를 지지하고 수지의 흐름을 제한하는 가스켓으로 어느 정도 작용한다. 댐에 의한 리드의 상호접속에는 여러 가지 제한사항이 있다. 댐-바-레스 몰딩 기술에서는 클램프의 한 부분이 몰딩 공정중 가스켓으로 작용한다.
리드프레임(10)에는 반도체 칩 또는 다이(12)가 부착된다. 신호 리드(14)와 같은 다수의 리드가 리드프레임(10)에서 스탬핑 또는 에칭되어 반도체 칩(12)의 다이 패드에 와이어 본딩하기 위한 리드 또는 리드 핑거를 제공한다. 도 1에 도시된 특정 실시예에서, 어떤 리드들은 저주파 신호용으로 또한 어떤 리드들은 고주파 신호용으로 제공된다. 고주파수 신호는 도체 세트(16)와 같은 도체 세트들에 의해 전달된다. 도체 세트(16)와 같은 도체 세트들은 차동 모드의 동작을 제공하는데, 말하자면 신호당 두 개의 도체가 사용되며 신호가 한 도체를 통해 칩(12)으로 가고 다른 도체를 통해 되돌아 온다. 다른 기술도 사용될 수 있다.
고주파수 신호는 도체 세트(16)와 같은 도전성 세트에 의해 처리되는데, 현재 대략 3GHz에 이르는 신호를 처리한다. 차동 모드는 제어된 임피던스를 가지며 도체 세트 아래에 접지면 및 전력면을 사용한다. 상기 면들을 추가함으로써, 절연성이 향상되고 임피던스 제어 가능성도 향상된다.
각종 층 또는 면에는 홀(18)과 같은 다수의 구멍이 제공되는데, 이들은 후술되는 바와 같이 패키지가 몰딩될 때 플라스틱 몰딩 화합물이 상층과 하층간에 연결될 수 있게 해준다.
도 2 및 도 3를 보면, 도시된 다층 댐-바-레스 리드프레임(10)의 한 실시예는 신호 리드(20), 제1 비도전성 또는 절연성 면 또는 층(22), 제1 도전성 면 또는 층(24)(이 실시예에서 전력면임), 제2 비도전성 또는 절연성 층 또는 면(26), 제2 도전성 면 또는 층(28)(이 실시예에서 접지면임)을 갖는다. 반도체 칩 또는 다이(12)는 접지면(28)의 한 부분에 배치된다. 반도체 칩(12)과 접지면(28) 사이에는 접착제가 사용된다. 도 2에는 하나의 신호 리드(20)만이 도시되었지만, 리드프레임(10)은 통상적으로 다수의 신호 리드를 포함하며 그 중 신호 리드(20)만을 도시한 것으로 이해해야 겠다.
신호 리드(20)는 반도체 디바이스(32)의 패키징이 완성될 때 몰딩(60) 외부로 부분적으로 연장하는 신호 리드 연장부(30)를 갖는다. 도시된 실시예에서 신호 리드(20)는 스텝부(34)를 가지므로 신호 리드(20)의 모든 부분이 공통 평면을 갖지는 않는다. 스텝부(34)는 리드(20)의 여러 부분이 비-공통 평면을 이루도록 리드(20)를 구부리거나 아크형태 또는 다른 형태로 처리하여 형성될 수 있다.
제1 도전면(24)은 상기 실시예에서 전력면이며 제1 도전면-리드 연장부(36)를 갖는다. 도시된 특정 실시예에서 제1 도전면(24)과 그 연장부(36)는 공통 평면에 있다. 제2 도전면(28)은 상기 실시예에서 접지면이며 제2 도전면 연장부(38)를 갖는다. 제2 도전면 연장부는 스텝부(40)를 포함하므로 제2 도전면(28) 전부가 공통 평면에 있지는 않는다.
대응하는 스텝(34)을 가진 신호 리드 연장부(30)와, 제1 도전면 연장부(36)와, 대응하는 스텝(40)을 가진 제2 도전면 연장부(38)는 몰딩 공정 동안 클램핑되고 고정될 수 있는 사실상 공통 평면인 부분을 제공한다. 연장부(30, 36, 38)는 패키지된 반도체 디바이스(32) 밖으로 나오는 리드가 되어 인쇄회로 기판 등에 접속될 수 있다. 도 2 및 도 3에는 단지 3개의 연장부만을 도시하였지만 주어진 리드프레임(10)에는 다수의 연장부가 수반될 수 있다. 제시된 실시예에서는 연장부(30, 36, 38)중 두 개를 구부려 연장부(30, 36, 38) 각각의 적어도 일부분이 공통 평면을 이루도록 형성하였지만, 다른 대안적 실시예에서는 몰딩 클램프를 사용하여 상이한 레벨의 연장부가 본딩 및 몰딩 공정중 비-공통 평면 상태로 있도록 할 수도 있다.
제1 절연층(22)은 다수의 적절한 유전체 재질중 임의의 것으로 형성될 수 있다. 예를 들면 적절한 재질로 폴리이미드가 있다. 도 3에 잘 도시된 바와 같이, 절연층(22)은 한 측면에 접착제(42)를 갖고 다른 측면에 다른 접착제(44)를 갖는다. 유사하게, 제2 절연층(26)이 폴리이미드를 포함하는 다수의 유전체 재질중 임의의 것으로 형성될 수 있다. 제2 절연층(26)도 한 측면에 제1 접착제(46)를 갖고 다른 측면에 제2 접착제(48)를 갖는다.
도 3에 도시된 바와 같이, 신호 리드(20), 제1 절연층(22), 면(24), 제2 절연층(26)의 내부 엣지들은 반도체 칩(12)과의 와이어 본딩을 편리하게 하기위해 엇갈려 배치될 수 있다. 예를들어, 와이어 본드(50)는 신호 리드(20)상의 본딩 타킷(52)을 칩(12)과 전기적으로 결합시킨다. 유사하게, 본딩 와이어(54)는 면(24)과 반도체 칩(12)을 전기적으로 결합시키고, 와이어 본드(56)는 면(28)과 반도체 칩(12)을 전기적으로 결합시킨다.
접착제(42, 44, 46, 48)는 본딩 및 몰딩 공정 동안 신호 리드(20), 제1 절연층(22), 전력면(24), 제2 절연층(26), 접지면(28)에 의해 형성된 층들을 지지해 준다. 본딩이 끝나면, 몰딩 공정의 일부로서 플라스틱 몰딩 또는 수지(50)가 가해진다.
패키지된 반도체 디바이스(32)는, 금속 시트를 에칭 또는 스탬핑하고 적절한 금속으로 전기도금하여 전력면(24)을 만들고; 금속 시트를 에칭 또는 스탬핑하고 적절한 금속으로 전기도금하여 접지면(28)을 만들고; 금속 시트를 에칭 또는 스탬핑하고 적절한 금속으로 전기도금하여 다수의 신호 리드를 만들고; 접착제(42, 44)를 가진 제1 절연층(22)(예를들어, 유전체 테이프)을 인가하고; 접착제(46, 48)를 가진 제2 절연층(26)(예를들어, 다른 유전체 테이프)을 인가하고; 도전성 연장부(30, 36, 38)의 적어도 일부분이 공통 평면에 있도록 3개의 연장부(30, 36, 38)중 적어도 두 개를 구부리거나 스텝(예를들어, 스텝(34, 40))을 형성하고; 플라스틱 몰딩 또는 수지(60)를 인가하여 형성될 수 있다.
도 4에는 본 발명의 다른 실시예로 형성된 패키지된 반도체 디바이스(132)가 도시되어 있다. 반도체 디바이스(132)는 댐-바-레스 리드프레임(110)으로 형성된다. 이 실시예는 신호층 또는 리드(120)가 스텝(34)과 같은 스텝을 갖지 않고 스텝은 다른 층에서 사용된다는 점을 제외하면 도 2 및 도 3에 도시된 것과 대부분 유사하다. 앞서의 실시예에서와 같이, 반도체 칩(112)은 도전성 접지면(128)상에 배치된다. 제1 절연층(122)은 신호 리드(120)와 도전면 또는 전력면(124)을 분리시키고 지지해준다. 제2 절연층(126)은 전력면(124)과 접지면(128)을 분리시키고 지지해준다. 와이어 본드(150, 154, 156)는 칩(112)을 신호 리드(120), 전력면(124), 접지면(128)에 각각 접속시킨다. 도 4의 단면도는 플라스틱 몰딩(160)의 외부로 연장하여 외부 리드를 형성하는 신호 리드 연장부(130)를 보여준다. 접지면(128)의 일부분은 신호 리드 연장부(130)의 일부분과 공통 평면을 이루는 연장부를 제공하도록 스텝(140)을 갖는다. 유사하게, 접지면(124)도 스텝(137)을 가져서 신호 리드 연장부(130)와 공통 평면을 이루는 접지면(124)의 연장부를 제공한다. 스텝(140, 137)은 접지면(128)과 전력면(124)의 연장부가 신호 리드 연장부(130)의 일부분과 공통 평면이 되게 하여 이들이 댐-바-레스 몰딩 기술을 이용하여 쉽게 패키지되고 몰딩되게 해준다.
도 5에는 다른 실시예가 도시되어 있다. 패키지된 반도체 디바이스(232)에는 리드프레임(210)이 형성되어 있다. 디바이스(232)의 제1 도전면(224)은 스텝부(237)를 가진 연장부를 갖는다. 제2 도전층 또는 면(228)은 스텝부(240)를 갖는다. 신호 리드(220)는 외부 리드부(230)로 연장되며, 신호 리드(220), 제1 도전층(224), 제2 도전층(228)은 각각 본딩 와이어(250, 254, 256)에 의해 반도체 칩(212)에 전기적으로 결합된다. 전술한 실시예에서 설명한 바와 같이, 절연층(222, 226)은 접착제와 함께 사용되어 본딩 및 몰딩 공정 동안 신호 리드(220), 제1 도전층(224), 제2 도전층(228)을 분리시키고 일시적으로 고정시켜 준다. 도 5의 패키지된 디바이스(232)는 도 4의 것과 유사하게 만들어지지만, 리드 연장부(230)가 반대 방향으로 구부러지고, 칩(212)이 배치되는 측면의 반대쪽의 접지면 또는 제2 도전면(228)의 일부가 플라스틱 몰딩(260)으로 덮여지지 않는 제한적인 방식으로 플라스틱 몰딩(260)이 배치되어 있다. 이렇게 하면 면(228)의 표면이 노출되거나 면(228)에 히트 싱크(280)(점선으로 도시)를 부착할 수 있다. 면(228)의 표면을 노출시키거나 히트 싱크(280)를 부착하면 반도체 디바이스(232)로부터 추가적으로 열을 분산시킬 수 있다.
본 발명이 전술한 상세한 설명과 같이 특정하게 도시되고 설명되었지만, 본 기술분야에 숙련된 사람이면 첨부된 청구범위에 의해 한정되는 본 발명의 정신 및 범주에서 벗어나지 않고도 그 형태나 세부사항에 있어 여러 가지 변경이 가능하다는 것을 알 것이다.
본 발명의 기술적인 장점은 용접과 같은 연결 작업이 필요없이 리드프레임이 접지면 및 전력면과 결합될 수 있다는 것이다. 본 발명의 다른 기술적인 장점으로는 다층 리드프레임의 어떤 외부 리드가 접지면 및 전력면 또는 그 연장부와 일체로 된다는 것이다. 본 발명의 또다른 기술적인 장점은 다른 다층 디자인에 비해 제조하기 쉽다는 것이다. 본 발명의 또다른 기술적인 장점은 접지면 및 전력면이 패키지의 외부 엣지에 근접하여 연장될 수 있다는 것이다.

Claims (20)

  1. 연장부를 가진 신호 리드와;
    제1 도전면 연장부를 가진 제1 도전면과;
    제2 도전면 연장부를 가진 제2 도전면과;
    적어도 일부분의 상기 신호 리드와 상기 제1 도전면 사이에 배치된 제1 절연층과;
    적어도 일부분의 상기 제1 도전면과 상기 제2 도전면 사이에 배치된 제2 절연층과;
    상기 신호 리드의 연장부의 적어도 일부와 상기 제1 도전면 연장부의 일부 및 상기 제2 도전면 연장부의 일부를 에워싸서 그 상대적인 위치를 유지시켜 주는 몰딩된 하우징
    을 구비하는 것을 특징으로 하는 다층 리드프레임.
  2. 제1항에 있어서, 상기 제1 절연층에 부착된 제1 및 제2 접착제층과;
    상기 제2 절연층에 부착된 제3 및 제4 접착제층
    을 더 구비하는 것을 특징으로 하는 다층 리드프레임.
  3. 제1항에 있어서, 상기 제1 도전면이 전력면을 구비하는 것을 특징으로 하는 다층 리드프레임.
  4. 제1항에 있어서, 상기 제2 도전면이 접지면을 구비하는 것을 특징으로 하는 다층 리드프레임.
  5. 제1항에 있어서, 상기 제2 도전면 상에 반도체 다이를 수용하기 위한 다이 패드를 더 구비하는 것을 특징으로 하는 다층 리드프레임.
  6. 제1항에 있어서, 상기 신호 리드의 연장부, 상기 제1 도전면 연장부의 일부분, 상기 제2 도전면 연장부의 일부분이 공통 평면에 있는 것을 특징으로 하는 다층 리드프레임.
  7. 제1항에 있어서, 상기 신호 리드의 연장부가 스텝부를 갖는 것을 특징으로 하는 다층 리드프레임.
  8. 제1항에 있어서, 상기 제1 도전면 연장부의 일부분이 스텝부를 갖는 것을 특징으로 하는 다층 리드프레임.
  9. 제1항에 있어서, 상기 신호 리드의 연장부의 일부분, 상기 제1 도전면 연장부의 일부분, 및 상기 제2 도전면 연장부의 일부분이 공통 평면에 있도록 상기 신호 리드의 연장부가 제1 스텝부를 갖고 상기 제2 도전면 연장부가 제2 스텝부를 갖는 것을 특징으로 하는 다층 리드프레임.
  10. 제1항에 있어서, 상기 제1 절연층이 폴리이미드 테이프(polyimide tape)를 구비하는 것을 특징으로 하는 다층 리드프레임.
  11. 연장부를 가진 신호 리드와;
    적어도 하나의 상기 일체적인 제1 도전면 연장부를 가진 제1 도전면과;
    적어도 일부분의 상기 신호 리드와 상기 제1 도전면 사이에 배치된 제1 절연층과;
    상기 신호 리드의 연장부의 적어도 일부와 상기 제1 도전면 연장부의 적어도 일부를 에워싸서 상기 신호 리드와 상기 제1 도전면의 상대적인 위치를 유지시켜 주는 몰딩된 하우징
    을 구비하는 것을 특징으로 하는 다층 리드프레임.
  12. 제11항에 있어서, 적어도 하나의 일체적인 제2 도전면 연장부를 가진 제2 도전면과;
    적어도 일부분의 상기 제1 도전면과 상기 제2 도전면 사이에 배치된 제2 절연층
    을 더 구비하는 것을 특징으로 하는 다층 리드프레임.
  13. 제11항에 있어서, 상기 제1 도전면의 측면에 열적으로 결합된 히트 싱크(heat sink)를 더 구비하는 것을 특징으로 하는 다층 리드프레임.
  14. 적어도 하나의 제1 도전면 연장부를 가진 제1 도전면을 형성하는 단계와;
    적어도 하나의 제2 도전면 연장부를 가진 제2 도전면을 형성하는 단계와;
    연장부를 각기 갖는 다수의 신호 리드를 형성하는 단계와;
    상기 다수의 신호 리드와 상기 제1 도전면 사이에 제1 절연층을 배치하는 단계와;
    상기 제1 도전면과 상기 제2 도전면 사이에 제2 절연층을 배치하는 단계와;
    상기 다수의 신호 리드의 연장부, 상기 제1 도전면 연장부, 및 상기 제2 도전면 연장부를, 각각의 연장부의 적어도 일부분이 다른 연장부들과 공통 평면을 이루도록 형성하는 단계와;
    상기 신호 리드의 연장부, 상기 제1 도전면 연장부, 및 상기 제2 도전면 연장부를 포함하는 디바이스를 플라스틱 몰딩하여, 패키지형 반도체 디바이스를 형성하는 단계
    를 포함하는 것을 특징으로 하는 패키지형 반도체 디바이스 제조 방법.
  15. 제14항에 있어서, 상기 신호 리드와 상기 제1 도전면 사이에 제1 절연층을 배치하는 상기 단계는 상기 제1 도전면과 상기 신호 리드가 상기 제1 절연층과의 접촉을 유지하도록 제1 측면과 제2 측면에 접착제를 가진 상기 제1 절연층을 상기 신호 리드와 상기 제1 도전면 사이에 배치하는 단계를 포함하는 것을 특징으로 하는 패키지형 반도체 디바이스 제조 방법.
  16. 제14항에 있어서, 상기 제1 도전면과 상기 제2 도전면 사이에 제2 절연층을 배치하는 상기 단계는 상기 제1 도전면과 상기 제2 도전면이 제2 절연층과의 접촉을 유지하도록 제1 측면과 제2 측면에 접착제를 가진 상기 제2 절연 물질을 상기 제1 도전면과 상기 제2 도전면 사이에 배치하는 단계를 포함하는 것을 특징으로 하는 패키지형 반도체 디바이스 제조 방법.
  17. 제14항에 있어서, 상기 신호 리드의 연장부, 상기 제1 도전면 연장부, 및 상기 제2 도전면 연장부를, 각각의 연장부의 적어도 일부분이 다른 연장부들과 공통 평면을 이루도록 형성하는 상기 단계는 상기 다수의 신호 리드의 각각의 연장부를 구부려 스텝부를 내부에 제공하는 단계를 포함하는 것을 특징으로 하는 패키지형 반도체 디바이스 제조 방법.
  18. 제14항에 있어서, 상기 신호 리드의 연장부, 상기 제1 도전면 연장부, 및 상기 제2 도전면 연장부를, 각각의 연장부의 적어도 일부분이 서로 공통 평면을 이루도록 형성하는 상기 단계는 상기 제2 도전면 연장부를 구부려 스텝부를 내부에 제공하는 단계를 포함하는 것을 특징으로 하는 패키지형 반도체 디바이스 제조 방법.
  19. 제14항에 있어서, 상기 신호 리드의 연장부, 상기 제1 도전면 연장부, 및 상기 제2 도전면 연장부를, 각각의 연장부의 적어도 일부분이 서로 공통 평면을 이루도록 형성하는 상기 단계는 상기 제1 도전면 연장부를 구부려 스텝부를 내부에 제공하는 단계를 포함하는 것을 특징으로 하는 패키지형 반도체 디바이스 제조 방법.
  20. 제14항에 있어서, 열 전달을 촉진시키기 위해 상기 제2 도전면의 표면에 히트 싱크를 결합시키는 단계를 더 포함하는 것을 특징으로 하는 패키지형 반도체 디바이스 제조 방법.
KR1019970065547A 1996-12-04 1997-01-01 몰딩된 패키지용 다층 리드프레임 KR19980063740A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3257596P 1996-12-04 1996-12-04
US60/032,575 1996-12-04

Publications (1)

Publication Number Publication Date
KR19980063740A true KR19980063740A (ko) 1998-10-07

Family

ID=21865659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065547A KR19980063740A (ko) 1996-12-04 1997-01-01 몰딩된 패키지용 다층 리드프레임

Country Status (3)

Country Link
EP (1) EP0847087A3 (ko)
JP (1) JPH10189864A (ko)
KR (1) KR19980063740A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9363894B2 (en) 2010-09-24 2016-06-07 Semiconductor Components Industries, Llc Circuit device
CN104900622B (zh) * 2014-03-06 2018-02-06 扬智科技股份有限公司 导线架以及芯片封装结构
JP6335752B2 (ja) * 2014-10-16 2018-05-30 新電元工業株式会社 半導体装置の製造方法、半導体装置、金型およびリードフレーム
CN114628263B (zh) * 2022-05-13 2022-08-05 威海三维曲板智能装备有限公司 一种光电混合封装结构及其制造方法
GB2621374A (en) * 2022-08-10 2024-02-14 Toshiba Kk An electronic package and method of manufacturing an electronic package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
JPH01233732A (ja) * 1988-03-15 1989-09-19 Fujitsu Ltd 半導体装置
JP2569217B2 (ja) * 1990-11-30 1997-01-08 三菱電機株式会社 半導体装置
JPH0645504A (ja) * 1992-07-21 1994-02-18 Miyazaki Oki Electric Co Ltd 半導体装置
EP0645810A4 (en) * 1993-04-06 1997-04-16 Tokuyama Corp SEMICONDUCTOR CHIP PACKAGE.
JPH06342853A (ja) * 1993-04-06 1994-12-13 Tokuyama Soda Co Ltd 半導体素子用パッケージ
US5665473A (en) * 1994-09-16 1997-09-09 Tokuyama Corporation Package for mounting a semiconductor device
JP2536459B2 (ja) * 1994-09-26 1996-09-18 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH10189864A (ja) 1998-07-21
EP0847087A2 (en) 1998-06-10
EP0847087A3 (en) 1999-11-17

Similar Documents

Publication Publication Date Title
US5420460A (en) Thin cavity down ball grid array package based on wirebond technology
EP0247775B1 (en) Semiconductor package with high density i/o lead connection
US6847100B2 (en) High speed IC package configuration
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US5777382A (en) Plastic packaging for a surface mounted integrated circuit
JPH05109972A (ja) リードフレーム及び集積回路チツプのパツケージ・アセンブリ
JPH0637248A (ja) 積み重ね半導体マルチチップモジュールおよびその製造方法
JPH0669402A (ja) プリント基板およびその製造方法
US6037662A (en) Chip scale package
EP0560487B1 (en) Semiconductor device having a lead frame
US5532906A (en) Wiring substrate
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
USRE36894E (en) Semiconductor package with high density I/O lead connection
JP2803656B2 (ja) 半導体装置
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
US6285077B1 (en) Multiple layer tape ball grid array package
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR100321149B1 (ko) 칩사이즈 패키지
KR100369501B1 (ko) 반도체패키지
JPH03104246A (ja) 半導体装置
KR950003906B1 (ko) 탭 패키지
KR0176112B1 (ko) 노이즈를 감소하기 위한 반도체 칩 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination