JP2509027B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2509027B2 JP2509027B2 JP26764991A JP26764991A JP2509027B2 JP 2509027 B2 JP2509027 B2 JP 2509027B2 JP 26764991 A JP26764991 A JP 26764991A JP 26764991 A JP26764991 A JP 26764991A JP 2509027 B2 JP2509027 B2 JP 2509027B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- conductor
- semiconductor chip
- semiconductor device
- ground voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49527—Additional leads the additional leads being a multilayer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【0001】
【産業上の利用分野】この発明は、半導体チップをパッ
ケージ内に収納した半導体装置に関するものである。
ケージ内に収納した半導体装置に関するものである。
【0002】
【従来の技術】図7は従来のクワッドフラットパッケー
ジ(QFP)型の半導体装置を示す斜視図であり、内部構
造を示すために一部が破断されて示されている。また図
8は図7の半導体装置が回路基板上に実装された状態を
示す断面図である。QFP型の半導体装置とは、パッケ
ージの4側面にリードが並設されたものをいう。
ジ(QFP)型の半導体装置を示す斜視図であり、内部構
造を示すために一部が破断されて示されている。また図
8は図7の半導体装置が回路基板上に実装された状態を
示す断面図である。QFP型の半導体装置とは、パッケ
ージの4側面にリードが並設されたものをいう。
【0003】半導体装置1は、パッケージを構成するモ
ールド樹脂6内に半導体チップ2が樹脂封止されたもの
である。この半導体チップ2はろう材3aによってダイ
パッド3上にダイボンドされている。半導体チップ2の
上面の周縁には複数の電極パッド2aが設けられてい
る。一方、半導体チップ2の周囲には複数のリード4が
設けられており、各リード4はモールド樹脂6内のイン
ナーリード4aとモールド樹脂6の外部に露出したアウ
ターリード4bからなる。そして各インナーリード4a
の内端部4cと半導体チップ2上の所定の電極パッド4
がそれぞれ金(Au)等からなる金属細線5により電気的
に接続されている。
ールド樹脂6内に半導体チップ2が樹脂封止されたもの
である。この半導体チップ2はろう材3aによってダイ
パッド3上にダイボンドされている。半導体チップ2の
上面の周縁には複数の電極パッド2aが設けられてい
る。一方、半導体チップ2の周囲には複数のリード4が
設けられており、各リード4はモールド樹脂6内のイン
ナーリード4aとモールド樹脂6の外部に露出したアウ
ターリード4bからなる。そして各インナーリード4a
の内端部4cと半導体チップ2上の所定の電極パッド4
がそれぞれ金(Au)等からなる金属細線5により電気的
に接続されている。
【0004】各インナーリード4aの内端部4cには金
属細線5を接合させるために銀(Ag)メッキ等のメッキ
が施されている。また、モールド樹脂6から露出した各
リード4のアウターリード4bは所望の形状に曲げられ
ている。
属細線5を接合させるために銀(Ag)メッキ等のメッキ
が施されている。また、モールド樹脂6から露出した各
リード4のアウターリード4bは所望の形状に曲げられ
ている。
【0005】このように構成された半導体装置1は図8
に示すようにプリント基板7上に実装される。プリント
基板7上には実装する半導体装置1の各アウターリード
4bの配置に合わせて複数のランド8が形成されてい
る。これらのランド8には配線パターン(図示せず)が接
続されている。そして各ランド8に半導体装置1のアウ
ターリード4bの外端部が半田9によりそれぞれ接続固
定される。このプリント基板7上に半導体装置1を実装
するには、プリント基板7上にスクリーン印刷等によ
り、半田ペーストを供給し、半導体装置を他の表面実装
部品(図示せず)と同様にプリント基板7上に搭載し、全
体を加熱することにより半田を熔融し実装される。な
お、プリント基板7内に形成された配線のうちの接地線
および電源線をそれぞれ10a、10bで示す。
に示すようにプリント基板7上に実装される。プリント
基板7上には実装する半導体装置1の各アウターリード
4bの配置に合わせて複数のランド8が形成されてい
る。これらのランド8には配線パターン(図示せず)が接
続されている。そして各ランド8に半導体装置1のアウ
ターリード4bの外端部が半田9によりそれぞれ接続固
定される。このプリント基板7上に半導体装置1を実装
するには、プリント基板7上にスクリーン印刷等によ
り、半田ペーストを供給し、半導体装置を他の表面実装
部品(図示せず)と同様にプリント基板7上に搭載し、全
体を加熱することにより半田を熔融し実装される。な
お、プリント基板7内に形成された配線のうちの接地線
および電源線をそれぞれ10a、10bで示す。
【0006】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、各リードは半導体チップの
面と同一面内にファンアウト(Fan out)されている。こ
のためリードの本数の増加に伴い、リードの引き回し長
さが長くなり、リードの長さが10mmを越える半導体
装置もある。従って、本来電気的特性上、低インダクタ
ンスであるべき電源リードおよび接地リードの長さも長
くなるため、インダクタンスの低減を妨げていた。ま
た、電源リードおよび接地リードの幅を広くとろうとす
ると、その他の信号リードのファンアウト(Fan out)が
不可能となり、リードの数を減らさなければならないと
いう問題点があった。
上のように構成されており、各リードは半導体チップの
面と同一面内にファンアウト(Fan out)されている。こ
のためリードの本数の増加に伴い、リードの引き回し長
さが長くなり、リードの長さが10mmを越える半導体
装置もある。従って、本来電気的特性上、低インダクタ
ンスであるべき電源リードおよび接地リードの長さも長
くなるため、インダクタンスの低減を妨げていた。ま
た、電源リードおよび接地リードの幅を広くとろうとす
ると、その他の信号リードのファンアウト(Fan out)が
不可能となり、リードの数を減らさなければならないと
いう問題点があった。
【0007】この発明は、上記のような問題点を解消す
るためになされたもので、リードの総数を減らすことな
く、電源電圧用のリードおよび接地電圧用のリードのイ
ンダクタンスをより小さくすることにより、より良好な
電気的特性を有する半導体装置を得ることを目的とす
る。
るためになされたもので、リードの総数を減らすことな
く、電源電圧用のリードおよび接地電圧用のリードのイ
ンダクタンスをより小さくすることにより、より良好な
電気的特性を有する半導体装置を得ることを目的とす
る。
【0008】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、半導体チップをモールド樹脂内に収納した半導
体装置であって、主面に複数の電極を設けた半導体チッ
プと、この半導体チップの周囲の半導体チップと同一平
面内に配設され、半導体チップと装置外部との間の各種
入出力信号、電源電圧および接地電圧の電気的接続を行
う複数の導体線を含む電気的接続手段と、この電気的接
続手段の複数の導体線のうちの電源電圧および接地電圧
用の導体線の少なくとも1本に設けられた、一端が上記
導体線の半導体チップ近傍に電気的に接続されて上記導
体線から垂直に延びる少なくとも1本の金属ポストを含
む電源・接地電圧接続手段と、電気的接続手段の各導体
線の一部および電源・接地電圧接続手段の各金属ポスト
の一部をそれぞれ外部に露出させて上記各部分を封止し
たモールド樹脂と、を備えた半導体装置にある。
発明は、半導体チップをモールド樹脂内に収納した半導
体装置であって、主面に複数の電極を設けた半導体チッ
プと、この半導体チップの周囲の半導体チップと同一平
面内に配設され、半導体チップと装置外部との間の各種
入出力信号、電源電圧および接地電圧の電気的接続を行
う複数の導体線を含む電気的接続手段と、この電気的接
続手段の複数の導体線のうちの電源電圧および接地電圧
用の導体線の少なくとも1本に設けられた、一端が上記
導体線の半導体チップ近傍に電気的に接続されて上記導
体線から垂直に延びる少なくとも1本の金属ポストを含
む電源・接地電圧接続手段と、電気的接続手段の各導体
線の一部および電源・接地電圧接続手段の各金属ポスト
の一部をそれぞれ外部に露出させて上記各部分を封止し
たモールド樹脂と、を備えた半導体装置にある。
【0009】さらに別の実施例では、複数の導体線に渡
ってこれらに平行に延び、複数の電源電圧用の導体線お
よび複数の接地電圧用の導体線がそれぞれ共通に接続さ
れる電源電圧用共用平面導体および接地電圧用共用平面
導体の少なくともいずれかをさらに備えた。
ってこれらに平行に延び、複数の電源電圧用の導体線お
よび複数の接地電圧用の導体線がそれぞれ共通に接続さ
れる電源電圧用共用平面導体および接地電圧用共用平面
導体の少なくともいずれかをさらに備えた。
【0010】
【作用】この発明に係る半導体装置では、電源電圧およ
び接地電圧のための導体線の半導体チップの近傍からこ
れに垂直に延びた金属ポストにより、電源電圧および接
地電圧をモールド樹脂の外部に導くことにより、電源線
および接地線をより短くするようにした。また、共用平
面導体を設け、これに電源電圧用あるいは接地電圧用の
複数の導体線を共通に接続することにより、電源電圧お
よび接地電圧を安定させ、入出力信号用の導体線間での
ノイズを低減させるようにした。
び接地電圧のための導体線の半導体チップの近傍からこ
れに垂直に延びた金属ポストにより、電源電圧および接
地電圧をモールド樹脂の外部に導くことにより、電源線
および接地線をより短くするようにした。また、共用平
面導体を設け、これに電源電圧用あるいは接地電圧用の
複数の導体線を共通に接続することにより、電源電圧お
よび接地電圧を安定させ、入出力信号用の導体線間での
ノイズを低減させるようにした。
【0011】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図1はこの発明の一実施例による半導体装
置を示す斜視図であり、図2は図1の半導体装置がプリ
ント基板上に実装された状態を示す断面図である。各図
において、従来のものと同一もしくは相当する部分には
従来のものと同一の符号で示し、その詳細な説明は省略
する。なお、図1の半導体装置1aはその内部構造を示
すために一部が破断して示されている。また、構造の説
明の都合上、図1の半導体装置1aはプリント基板上に
実装された時に基板と対向する面が図の上部にくるもの
を示した。このため各リード4のアウターリード4bは
それぞれ上方に折り曲げられている。
て説明する。図1はこの発明の一実施例による半導体装
置を示す斜視図であり、図2は図1の半導体装置がプリ
ント基板上に実装された状態を示す断面図である。各図
において、従来のものと同一もしくは相当する部分には
従来のものと同一の符号で示し、その詳細な説明は省略
する。なお、図1の半導体装置1aはその内部構造を示
すために一部が破断して示されている。また、構造の説
明の都合上、図1の半導体装置1aはプリント基板上に
実装された時に基板と対向する面が図の上部にくるもの
を示した。このため各リード4のアウターリード4bは
それぞれ上方に折り曲げられている。
【0012】モールド樹脂6内に封止された半導体チッ
プ2の主面には、複数の電極パッド2aが設けられてい
る。また、この半導体チップ2の周囲の半導体チップと
同一平面内には、半導体チップ2と装置外部との間の電
気的接続を行う複数のリード4が設けられている。これ
らのリード4は各種入出力信号用のリード、接地電圧用
の接地リード40および電源電圧用の電源リード41
(図2参照)を含む。各リード4のインナーリード4aの
銀(Ag)メッキが施された内端部4cは、金属細線5に
より半導体チップ2の所定の電極パッド2aにそれぞれ
接続されている。また、各リード4のアウターリード4
bは、図1に示すようにそれぞれ上方に折り曲げられて
いる。なお、各種入出力信号用のリード4、接地電圧用
の接地リード40、電源電圧用の電源リード41、およ
び金属細線5が電気的接続手段を構成する。
プ2の主面には、複数の電極パッド2aが設けられてい
る。また、この半導体チップ2の周囲の半導体チップと
同一平面内には、半導体チップ2と装置外部との間の電
気的接続を行う複数のリード4が設けられている。これ
らのリード4は各種入出力信号用のリード、接地電圧用
の接地リード40および電源電圧用の電源リード41
(図2参照)を含む。各リード4のインナーリード4aの
銀(Ag)メッキが施された内端部4cは、金属細線5に
より半導体チップ2の所定の電極パッド2aにそれぞれ
接続されている。また、各リード4のアウターリード4
bは、図1に示すようにそれぞれ上方に折り曲げられて
いる。なお、各種入出力信号用のリード4、接地電圧用
の接地リード40、電源電圧用の電源リード41、およ
び金属細線5が電気的接続手段を構成する。
【0013】接地リード40には、一端がこの接地リー
ド40の半導体チップ2の近傍にろう材9a(半田ある
いはAgエポキシ等)で接続固定され、接地リード40
に垂直に延びる接地用金属ポスト13aが設けられ、こ
の金属ポスト13aの他端(外端部)はモールド樹脂6の
外部に露出している。なお、一般に接地リード40(電
源リード41も同様)は複数本設けられており、接地用
金属ポスト13cは他の接地リード(図示せず)に設けら
れたものである。同様に、電源リード41(図2参照)に
は、一端が電源リード41の半導体チップ2の近傍にろ
う材9aで接続固定され、電源リード41に垂直に延び
る電源用金属ポスト13bが設けられ、この金属ポスト
13bの他端はモールド樹脂6の外部に露出している。
これらの接地用金属ポストおよび電源用金属ポストはリ
ード4とは直角方向に延びるリードとなるもので、全て
の接地リード40および電源リード41に対して設ける
ことが望ましい。なお、電源用金属ポスト13b、およ
び接地用金属ポスト13a、13cが電源・接地電圧接
続手段を構成する。
ド40の半導体チップ2の近傍にろう材9a(半田ある
いはAgエポキシ等)で接続固定され、接地リード40
に垂直に延びる接地用金属ポスト13aが設けられ、こ
の金属ポスト13aの他端(外端部)はモールド樹脂6の
外部に露出している。なお、一般に接地リード40(電
源リード41も同様)は複数本設けられており、接地用
金属ポスト13cは他の接地リード(図示せず)に設けら
れたものである。同様に、電源リード41(図2参照)に
は、一端が電源リード41の半導体チップ2の近傍にろ
う材9aで接続固定され、電源リード41に垂直に延び
る電源用金属ポスト13bが設けられ、この金属ポスト
13bの他端はモールド樹脂6の外部に露出している。
これらの接地用金属ポストおよび電源用金属ポストはリ
ード4とは直角方向に延びるリードとなるもので、全て
の接地リード40および電源リード41に対して設ける
ことが望ましい。なお、電源用金属ポスト13b、およ
び接地用金属ポスト13a、13cが電源・接地電圧接
続手段を構成する。
【0014】金属ポスト13a、13b、13cの接地
リードあるいは電源リードへの取り付けは、各インナー
リード4aと電極パッド2aとを金属細線5で接続する
ワイヤーボンディングの工程の前でも後でもよい。そし
て樹脂封止の工程においては、各リード4のアウターリ
ード4bと同様に、各金属ポストの外端部がモールド樹
脂6の外部に露出するようにモールド樹脂6が形成され
る。
リードあるいは電源リードへの取り付けは、各インナー
リード4aと電極パッド2aとを金属細線5で接続する
ワイヤーボンディングの工程の前でも後でもよい。そし
て樹脂封止の工程においては、各リード4のアウターリ
ード4bと同様に、各金属ポストの外端部がモールド樹
脂6の外部に露出するようにモールド樹脂6が形成され
る。
【0015】このようにモールド樹脂6の表面に金属ポ
ストの外端部を露出させた半導体装置1aをプリント基
板7上に実装した状態が図2に示されている。アウター
リード4aの外端部はプリント基板7の実装面のランド
8(又は回路パターン導体)上に半田9により接続固定さ
れている。同様に各金属ポストも、図示されている接地
用金属ポスト13aおよび電源用金属ポスト13bのよ
うに、ランド8(又は回路パターン導体)上に半田9によ
り接続固定される。これにより、半導体チップ2上の接
地用および電源用の電極パッドを、基板7上の接地線1
0aおよび電源線10bへ各々金属ポスト13a、13
bを介して最短距離で電気的に接続することができる。
なお金属ポスト13a、13bはスペーサの役目も果た
す。
ストの外端部を露出させた半導体装置1aをプリント基
板7上に実装した状態が図2に示されている。アウター
リード4aの外端部はプリント基板7の実装面のランド
8(又は回路パターン導体)上に半田9により接続固定さ
れている。同様に各金属ポストも、図示されている接地
用金属ポスト13aおよび電源用金属ポスト13bのよ
うに、ランド8(又は回路パターン導体)上に半田9によ
り接続固定される。これにより、半導体チップ2上の接
地用および電源用の電極パッドを、基板7上の接地線1
0aおよび電源線10bへ各々金属ポスト13a、13
bを介して最短距離で電気的に接続することができる。
なお金属ポスト13a、13bはスペーサの役目も果た
す。
【0016】なお、図1および図2には金属ポストがリ
ードの上面に接合される半導体装置を示したが、第2の
実施例として図3にはリードの下面に金属ポストを接合
したものを示した。図3の場合、プリント基板上に実装
された際に半導体チップ2の電極パッド2aは上方を向
いている。
ードの上面に接合される半導体装置を示したが、第2の
実施例として図3にはリードの下面に金属ポストを接合
したものを示した。図3の場合、プリント基板上に実装
された際に半導体チップ2の電極パッド2aは上方を向
いている。
【0017】また上記実施例では、リードフレームおよ
びワイヤーボンディング方式を採用した半導体装置につ
いて述べたが、TAB(Tape Automated Bonding)方式を
採用した半導体装置についてもこの発明を適用すること
ができ、これに関して以下に述べる。
びワイヤーボンディング方式を採用した半導体装置につ
いて述べたが、TAB(Tape Automated Bonding)方式を
採用した半導体装置についてもこの発明を適用すること
ができ、これに関して以下に述べる。
【0018】図4にはこの発明の第3の実施例による半
導体装置の断面図を示す。この半導体装置1aはTAB
方式を採用したもので、半導体チップ2の主面に設けら
れた複数の電極パッド(図示せず)上にはそれぞれ突起電
極14が形成されている。この半導体チップ2は電気的
接続の都合上、半導体装置1aがプリント基板7上に実
装された時、その主面が下方を向くように設けられてい
る。電気的接続手段を構成するTABテープ15は、半
導体チップ2の周囲を一周して囲うようにこれと同一平
面内に延びた絶縁性を有するポリイミドテープ16上
に、リードに代わる配線導体17が放射状に複数本形成
されてなる。そして各配線導体17の内端部が半導体チ
ップ2の対応する電極パッドに突起電極14を介して熱
圧着により接合される。
導体装置の断面図を示す。この半導体装置1aはTAB
方式を採用したもので、半導体チップ2の主面に設けら
れた複数の電極パッド(図示せず)上にはそれぞれ突起電
極14が形成されている。この半導体チップ2は電気的
接続の都合上、半導体装置1aがプリント基板7上に実
装された時、その主面が下方を向くように設けられてい
る。電気的接続手段を構成するTABテープ15は、半
導体チップ2の周囲を一周して囲うようにこれと同一平
面内に延びた絶縁性を有するポリイミドテープ16上
に、リードに代わる配線導体17が放射状に複数本形成
されてなる。そして各配線導体17の内端部が半導体チ
ップ2の対応する電極パッドに突起電極14を介して熱
圧着により接合される。
【0019】これらの配線導体17のうちの接地用配線
導体17aおよび電源用配線導体17bには上記実施例
と同様に、それぞれの配線導体の半導体チップ2の近傍
の部分に、ろう材9aにより接地用金属ポスト13aお
よび電源用金属ポスト13bがそれぞれ接合されてい
る。そしてこれらの接地用金属ポスト13aおよび電源
用金属ポスト13bの外端部は、プリント基板7上のラ
ンド8(又は回路パターン導体)にそれぞれ接続可能なよ
うにモールド樹脂6の外部に露出している。
導体17aおよび電源用配線導体17bには上記実施例
と同様に、それぞれの配線導体の半導体チップ2の近傍
の部分に、ろう材9aにより接地用金属ポスト13aお
よび電源用金属ポスト13bがそれぞれ接合されてい
る。そしてこれらの接地用金属ポスト13aおよび電源
用金属ポスト13bの外端部は、プリント基板7上のラ
ンド8(又は回路パターン導体)にそれぞれ接続可能なよ
うにモールド樹脂6の外部に露出している。
【0020】図5にはこの発明の第4の実施例による半
導体装置の断面図を示す。この半導体装置1aもTAB
方式を採用したものであるが、半導体装置1aをプリン
ト基板7上に実装した際に半導体チップ2の主面が上方
を向くように設けられている。そしてこの実施例のTA
Bテープ15ではポリイミドテープ16の上面に複数の
配線導体17が設けられ、下面にはにそれぞれ複数の配
線導体17に渡ってこれらに平行に延びる接地電圧用共
用平面導体19aおよび電源電圧用共用平面導体19b
が設けられている。
導体装置の断面図を示す。この半導体装置1aもTAB
方式を採用したものであるが、半導体装置1aをプリン
ト基板7上に実装した際に半導体チップ2の主面が上方
を向くように設けられている。そしてこの実施例のTA
Bテープ15ではポリイミドテープ16の上面に複数の
配線導体17が設けられ、下面にはにそれぞれ複数の配
線導体17に渡ってこれらに平行に延びる接地電圧用共
用平面導体19aおよび電源電圧用共用平面導体19b
が設けられている。
【0021】複数の配線導体17のうちの図示した接地
用配線導体17aおよび電源用配線導体17bは、それ
ぞれ貫通穴18を介して平面導体19aおよび19bに
電気的に接続されている。この貫通穴18には実際には
例えばメッキ等を施したり、あるいは導電性樹脂を埋め
込むことにより、上面と下面との間の電気的接続を行
う。そして平面導体19aおよび19bの半導体チップ
2の近傍の部分に、ろう材9aにより接地用金属ポスト
13aおよび電源用金属ポスト13bがそれぞれ接合さ
れている。そしてこれらの接地用金属ポスト13aおよ
び電源用金属ポスト13bの外端部は、プリント基板7
上のランド8(又は回路パターン導体)にそれぞれ接続可
能なようにモールド樹脂6の外部に露出している。
用配線導体17aおよび電源用配線導体17bは、それ
ぞれ貫通穴18を介して平面導体19aおよび19bに
電気的に接続されている。この貫通穴18には実際には
例えばメッキ等を施したり、あるいは導電性樹脂を埋め
込むことにより、上面と下面との間の電気的接続を行
う。そして平面導体19aおよび19bの半導体チップ
2の近傍の部分に、ろう材9aにより接地用金属ポスト
13aおよび電源用金属ポスト13bがそれぞれ接合さ
れている。そしてこれらの接地用金属ポスト13aおよ
び電源用金属ポスト13bの外端部は、プリント基板7
上のランド8(又は回路パターン導体)にそれぞれ接続可
能なようにモールド樹脂6の外部に露出している。
【0022】なおこの実施例における接地電圧用共用平
面導体19aに関しては、この接地電位にある広範囲に
渡って広がった平面導体19aの上をポリイミドテープ
16を介して複数の各種入出力信号用の配線導体17が
通る構造になる。従って入出力信号用の配線導体17間
での相互インダクタンを減少させ、信号用の配線導体1
7間のノイズを減らすことができる。
面導体19aに関しては、この接地電位にある広範囲に
渡って広がった平面導体19aの上をポリイミドテープ
16を介して複数の各種入出力信号用の配線導体17が
通る構造になる。従って入出力信号用の配線導体17間
での相互インダクタンを減少させ、信号用の配線導体1
7間のノイズを減らすことができる。
【0023】また、接地用配線導体17aおよび電源用
配線導体17bは複数本ずつ設けられている場合が多
い。このような場合には、これらの接地用配線導体17
aおよび電源用配線導体17bを、例えば図5に破線で
示す貫通穴18aをそれぞれに設けて、これらを接地電
圧用共用平面導体19aおよび電源電圧用共用平面導体
19bへそれぞれ共通に接続することにより、接地電圧
および電源電圧が安定しより良好な電気的特性が得られ
る。さらに、接地電圧用共用平面導体19aおよび電源
電圧用共用平面導体19bに複数本の接地用金属ポスト
13aおよび電源用金属ポスト13bをそれぞれ設けて
もよく、これにより電源線と接地線でのインダクタンス
を一層低減させることができる。
配線導体17bは複数本ずつ設けられている場合が多
い。このような場合には、これらの接地用配線導体17
aおよび電源用配線導体17bを、例えば図5に破線で
示す貫通穴18aをそれぞれに設けて、これらを接地電
圧用共用平面導体19aおよび電源電圧用共用平面導体
19bへそれぞれ共通に接続することにより、接地電圧
および電源電圧が安定しより良好な電気的特性が得られ
る。さらに、接地電圧用共用平面導体19aおよび電源
電圧用共用平面導体19bに複数本の接地用金属ポスト
13aおよび電源用金属ポスト13bをそれぞれ設けて
もよく、これにより電源線と接地線でのインダクタンス
を一層低減させることができる。
【0024】また、図6にはこの発明の第5の実施例に
よる半導体装置の断面図を示した。この実施例では、そ
れぞれ別々の接地用配線導体17aに設けられた接地用
金属ポスト13aおよび13cを共通に接続するための
接地電圧用共用平面導体19aがモールド樹脂6の下面
表面に設けられている。なおこれは、図1〜3の第1お
よび第2の実施例に示すリードフレームおよびワイヤー
ボンディングを採用した半導体装置においても実施可能
である。
よる半導体装置の断面図を示した。この実施例では、そ
れぞれ別々の接地用配線導体17aに設けられた接地用
金属ポスト13aおよび13cを共通に接続するための
接地電圧用共用平面導体19aがモールド樹脂6の下面
表面に設けられている。なおこれは、図1〜3の第1お
よび第2の実施例に示すリードフレームおよびワイヤー
ボンディングを採用した半導体装置においても実施可能
である。
【0025】
【発明の効果】以上説明したように、この発明によれ
ば、電源電圧および接地電圧のためのリードあるいは配
線導体に、これらに垂直に延び、その外端部をモールド
樹脂から外部に露出させた金属ポストをそれぞれ設け、
これらの金属ポストにより電源電圧および接地電圧の外
部との接続を行うようにしたので、半導体チップの電源
および接地用の電源パッドと装置外部との接続線をより
短いものにすることができ、これにより電源線と接地線
でのインダクタンスを低減でき、ノイズの少ないより良
好な電気的特性を有する半導体装置を提供できる効果が
得られる。また、電源電圧あるいは接地電圧の同電位の
リード、配線導体あるいは金属ポストを共通に接続する
ための接地電圧用共用平面導体および電源電圧用共用平
面導体を設けることにより、接地電圧および電源電圧を
より安定させることができると共に、特に接地電圧用共
用平面導体に関してはこれの上を通る入出力信号用の配
線導体の相互インダクタンスを低減でき、さらに優れた
電気的特性の半導体装置が得られる効果がある。
ば、電源電圧および接地電圧のためのリードあるいは配
線導体に、これらに垂直に延び、その外端部をモールド
樹脂から外部に露出させた金属ポストをそれぞれ設け、
これらの金属ポストにより電源電圧および接地電圧の外
部との接続を行うようにしたので、半導体チップの電源
および接地用の電源パッドと装置外部との接続線をより
短いものにすることができ、これにより電源線と接地線
でのインダクタンスを低減でき、ノイズの少ないより良
好な電気的特性を有する半導体装置を提供できる効果が
得られる。また、電源電圧あるいは接地電圧の同電位の
リード、配線導体あるいは金属ポストを共通に接続する
ための接地電圧用共用平面導体および電源電圧用共用平
面導体を設けることにより、接地電圧および電源電圧を
より安定させることができると共に、特に接地電圧用共
用平面導体に関してはこれの上を通る入出力信号用の配
線導体の相互インダクタンスを低減でき、さらに優れた
電気的特性の半導体装置が得られる効果がある。
【図1】この発明の一実施例による半導体装置の斜視図
である。
である。
【図2】図1の半導体装置をプリント基板上に実装した
状態を示す断面図である。
状態を示す断面図である。
【図3】この発明の第2の実施例による半導体装置を示
す断面図である。
す断面図である。
【図4】この発明の第3の実施例により半導体装置を示
す断面図である。
す断面図である。
【図5】この発明の第4の実施例による半導体装置を示
す断面図である。
す断面図である。
【図6】この発明の第5の実施例による半導体装置を示
す断面図である。
す断面図である。
【図7】この種の従来の半導体装置の斜視図である。
【図8】図7の半導体装置をプリント基板上に実装した
状態を示す断面図である。
状態を示す断面図である。
1a 半導体装置 2 半導体チップ 2a 電極パッド 3 ダイパッド 4 リード 4a インナーリード 4b アウターリード 5 金属細線 6 モールド樹脂 7 プリント基板 8 ランド 13a 接地用金属ポスト 13b 電源用金属ポスト 13c 接地用金属ポスト 14 突起電極 15 TABテープ 16 ポリイミドテープ 17 配線導体 17a 接地用配線導体 17b 電源用配線導体 18 貫通穴 18a 貫通穴 19a 接地電圧用共用平面導体 19b 電源電圧用共用平面導体 40 接地リード 41 電源リード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/50 H01L 23/50 X (72)発明者 上田 哲也 伊丹市瑞原4丁目1番地 三菱電機株式 会社 北伊丹製作所内 (72)発明者 関 博司 伊丹市瑞原4丁目1番地 三菱電機株式 会社 北伊丹製作所内
Claims (2)
- 【請求項1】 半導体チップをモールド樹脂内に収納し
た半導体装置であって、 主面に複数の電極を設けた半導体チップと、 この半導体チップの周囲の半導体チップと同一平面内に
配設され、上記半導体チップと装置外部との間の各種入
出力信号、電源電圧および接地電圧の電気的接続を行う
複数の導体線を含む電気的接続手段と、 この電気的接続手段の複数の導体線のうちの電源電圧お
よび接地電圧用の導体線の少なくとも1本に設けられ
た、一端が上記導体線の上記半導体チップ近傍に電気的
に接続されて上記導体線から垂直に延びる少なくとも1
本の金属ポストを含む電源・接地電圧接続手段と、 上記電気的接続手段の各導体線の一部および上記電源・
接地電圧接続手段の各導電性部材の一部をそれぞれ外部
に露出させて上記各部分を封止したモールド樹脂と、 を備えた半導体装置。 - 【請求項2】 上記複数の導体線に渡ってこれらに平行
に延び、複数の電源電圧用の導体線および複数の接地電
圧用の導体線がそれぞれ共通に接続される電源電圧用共
用平面導体および接地電圧用共用平面導体の少なくとも
いずれかをさらに備えた請求項1の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26764991A JP2509027B2 (ja) | 1991-10-16 | 1991-10-16 | 半導体装置 |
US07/961,352 US5309021A (en) | 1991-10-16 | 1992-10-15 | Semiconductor device having particular power distribution interconnection arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26764991A JP2509027B2 (ja) | 1991-10-16 | 1991-10-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05109802A JPH05109802A (ja) | 1993-04-30 |
JP2509027B2 true JP2509027B2 (ja) | 1996-06-19 |
Family
ID=17447616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26764991A Expired - Lifetime JP2509027B2 (ja) | 1991-10-16 | 1991-10-16 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5309021A (ja) |
JP (1) | JP2509027B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715122A (ja) * | 1993-06-23 | 1995-01-17 | Matsushita Electric Ind Co Ltd | 接合用フィルム構体および電子部品実装方法 |
JPH07169872A (ja) * | 1993-12-13 | 1995-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US5646068A (en) * | 1995-02-03 | 1997-07-08 | Texas Instruments Incorporated | Solder bump transfer for microelectronics packaging and assembly |
US5677566A (en) * | 1995-05-08 | 1997-10-14 | Micron Technology, Inc. | Semiconductor chip package |
JPH08306853A (ja) * | 1995-05-09 | 1996-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
FR2734983B1 (fr) * | 1995-05-29 | 1997-07-04 | Sgs Thomson Microelectronics | Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant |
US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
KR100484962B1 (ko) * | 1996-07-12 | 2005-04-25 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 및 반도체 장치 |
US5801923A (en) * | 1997-03-14 | 1998-09-01 | Honeywell Inc. | Mounting multichip and single chip modules on printed wiring boards |
US6392428B1 (en) * | 1999-11-16 | 2002-05-21 | Eaglestone Partners I, Llc | Wafer level interposer |
US6483043B1 (en) | 2000-05-19 | 2002-11-19 | Eaglestone Partners I, Llc | Chip assembly with integrated power distribution between a wafer interposer and an integrated circuit chip |
US6537831B1 (en) * | 2000-07-31 | 2003-03-25 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using a multi wafer interposer |
US6812048B1 (en) * | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
US6815712B1 (en) | 2000-10-02 | 2004-11-09 | Eaglestone Partners I, Llc | Method for selecting components for a matched set from a wafer-interposer assembly |
US6686657B1 (en) | 2000-11-07 | 2004-02-03 | Eaglestone Partners I, Llc | Interposer for improved handling of semiconductor wafers and method of use of same |
US6524885B2 (en) * | 2000-12-15 | 2003-02-25 | Eaglestone Partners I, Llc | Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques |
US20020078401A1 (en) * | 2000-12-15 | 2002-06-20 | Fry Michael Andrew | Test coverage analysis system |
US6529022B2 (en) * | 2000-12-15 | 2003-03-04 | Eaglestone Pareners I, Llc | Wafer testing interposer for a conventional package |
US20020076854A1 (en) * | 2000-12-15 | 2002-06-20 | Pierce John L. | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates |
US6673653B2 (en) * | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
KR20130042210A (ko) * | 2011-10-18 | 2013-04-26 | 삼성전자주식회사 | 멀티-칩 패키지 및 그의 제조 방법 |
US10679929B2 (en) * | 2017-07-28 | 2020-06-09 | Advanced Semiconductor Engineering Korea, Inc. | Semiconductor package device and method of manufacturing the same |
JP7308793B2 (ja) * | 2020-05-28 | 2023-07-14 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612504A (en) * | 1984-11-21 | 1986-09-16 | General Electric Company | Method for removing the effects of baseline error components in NMR imaging applications |
JPS62162848A (ja) * | 1986-01-10 | 1987-07-18 | Toto Ltd | ガス瞬間式給湯装置 |
JPS62111457A (ja) * | 1985-11-11 | 1987-05-22 | Nec Corp | マルチチツプパツケ−ジ |
FR2596607A1 (fr) * | 1986-03-28 | 1987-10-02 | Bull Sa | Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede |
JP2641869B2 (ja) * | 1987-07-24 | 1997-08-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPH02155256A (ja) * | 1988-12-08 | 1990-06-14 | Mitsubishi Electric Corp | 半導体装置 |
JPH03178139A (ja) * | 1989-12-07 | 1991-08-02 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0425036A (ja) * | 1990-05-16 | 1992-01-28 | Mitsubishi Electric Corp | マイクロ波半導体装置 |
-
1991
- 1991-10-16 JP JP26764991A patent/JP2509027B2/ja not_active Expired - Lifetime
-
1992
- 1992-10-15 US US07/961,352 patent/US5309021A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5309021A (en) | 1994-05-03 |
JPH05109802A (ja) | 1993-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2509027B2 (ja) | 半導体装置 | |
US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
US5032895A (en) | Semiconductor device and method of producing the same | |
JP3051011B2 (ja) | パワ−モジュ−ル | |
JPH0815193B2 (ja) | 半導体装置及びこれに用いるリードフレーム | |
KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
US5327009A (en) | Miniaturized integrated circuit package | |
JP3031323B2 (ja) | 半導体装置とその製造方法 | |
JP2803656B2 (ja) | 半導体装置 | |
US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
JP2524482B2 (ja) | Qfp構造半導体装置 | |
JP2798108B2 (ja) | 混成集積回路装置 | |
JP3297959B2 (ja) | 半導体装置 | |
JP3051570B2 (ja) | リードフレーム及び半導体装置 | |
JP2670505B2 (ja) | 電子部品搭載用基板 | |
JP2990120B2 (ja) | 半導体装置 | |
JP3193788B2 (ja) | 電子部品搭載用基板 | |
JP2646988B2 (ja) | 樹脂封止型半導体装置 | |
KR100206975B1 (ko) | 반도체 패키지 | |
JPH0974167A (ja) | 半導体モジュール | |
JP2000269376A (ja) | 半導体装置 | |
JPH0732214B2 (ja) | Icパツケ−ジ | |
JPH0513011Y2 (ja) | ||
JP2643898B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH07114251B2 (ja) | 半導体装置 |