JPH06348872A

JPH06348872A - 信号処理方法及び装置

Info

Publication number: JPH06348872A
Application number: JP6086292A
Authority: JP
Inventors: Juha Rapeli; ラペリユーハ
Original assignee: Nokia Mobile Phones Ltd
Current assignee: Nokia Oyj
Priority date: 1993-04-23
Filing date: 1994-04-25
Publication date: 1994-12-22
Also published as: FI931831A; EP0621550B1; EP0621550A2; DE69426545D1; EP0621550A3; FI93684C; US5497116A; FI931831A0; DE69426545T2; FI93684B

Abstract

(57)【要約】【目的】静的な電流を消費しない改良型の信号処理方
法・回路を提供する。【構成】スイッチにより切り換えられるトランジスタ
Ｔ１、Ｔ２が回路の能動素子として使用され、そのトラ
ンジスタを導通する電荷は、スイッチに加えて転送電荷
自身により制御され、電荷の転送が終了すると回路中の
全電流が自身で停止する。その信号処理は、信号の極性
およびトランジスタのスレショルド電圧によらず線形と
なる。信号電圧Ｕ_Sは、基準電圧Ｕ_Refに対して形成さ
れ、Ｕ_SとＵ_Refの和が形成され、この和の極性は、Ｕ
_Sの変動にかかわらず、Ｕ_Refの極性と常時同一であ
り、Ｕ_Sに比例した電荷のサンプルがとられるとき、そ
の量は、和Ｕ_S＋Ｕ_Refに比例し、その和に比例した電
荷サンプルは、回路内の積分キャパシタンスＣ₀に転送
され、その後、Ｕ_Refに比例した電荷量が、和Ｕ_S＋Ｕ
_Refに比例した電荷サンプルの極性に対して逆極性でＣ
₀に加えられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号処理の方法および
装置に関する。本文において、信号処理とは、信号を示
す電圧の、また同様に、電荷すなわち電流の、加算、差
分、積分、および導出のことを指す。

【０００２】

【従来の技術及び発明が解決しようとする課題】電圧積
分回路とは、たとえば、ＣＭＯＳ技術を用いる、フィル
タ構造中に実現される通常の回路である。従来技術によ
る回路によって図１にこの回路が例示されているが、こ
れは、演算増幅器によって従来通りに実現したものであ
る。離散時間中に切替えられるコンデンサの使用に基づ
いて、現状の技術により実現した代替回路が図２に示さ
れている。図１に示される積分回路の出力信号Ｕｏは、
次式によって導出された入力電圧Ｕｉの時間積分であ
る。Ｕｏ（ｔ）＝−（１／ＲＣ）₀∫^tＵｉ（ｔ）ｄｔ

【０００３】同様に、図２に示される積分回路の出力信
号Ｕｏは、次式によって形成されたものである。Ｕｏ（ｔ）＝ｆｓ（Ｃｉ／Ｃｏ）₀∫^tＵｉ（ｔ）ｄｔ式中、ｆｓはサンプリング周波数である。サンプリング
コンデンサＣｉにおいて、スイッチｓ１とｓ４が閉じら
れ、かつ、スイッチｓ２とｓ３が開いている場合、入力
信号の電荷サンプルが蓄積される。サンプル電荷量（Ｑ
ｉ＝ＣｉｘＵｉ）はスイッチｓ２とｓ３を閉じることに
よって、積分コンデンサＣｏに放電される。そしてこの
時、スイッチｓ１とｓ４は開いている。４つのスイッチ
（ｓ１〜ｓ４）全てが開いているとき、サンプル蓄積段
階とサンプル放電段階との間に休止があってもよい。

【０００４】従来技術による回路に関連する欠点とし
て、増幅器が絶え間なく電流を消費するということがあ
り、これは、ほぼ５０μＡから１００μＡ程度までの大
きさになる。さらに、この増幅器には、一般にその電流
消費に比例する限られた帯域幅しか含まれず、また、Ｃ
ＭＯＳ中に備えたとき、有害な１／ｆノイズを含む。図
３〜５に示すような増幅器の機能はサンプリングコンデ
ンサＣｉに取り込まれた信号電荷を積分コンデンサＣｏ
中へ転送することである。増幅器の利得が、無限（実際
には、何千あるいは何百万にも）になったとき、この転
送は実現されるが、この目的のために直流が増幅器の中
に流れることになる。

【０００５】公告ＤＥ−２９３３６６７に、ロスの
多い積分回路が示されているが、これは、空電を消費せ
ず、また、受動ＲＣ積分回路に対応するものである。前
記積分回路に関しては、単に受動端子（すなわち、実軸
に位置しているもの）しか実現できない。そのため、Ｄ
Ｅ−２９３３６６７で公示された設計は、転送機能
のための複雑な端子を有していないので、転送機能を果
たすフィルタ用としては適切な素子でない。公告特許Ｄ
Ｅ−２９３３６６７、ＵＳ−５，０２１，６９２お
よびＮ．Ｃ．バタースビー（N.C.Battersby ）、Ｃ．ト
ウマゾウ（C.Toumazou）著「新世代ＡＢクラスアナログ
サンプルデータアプリケーション用切替え電流メモリ」
（Proc.ISCAS 1991 年）においては、静電流の消費量が
少ないカレント形の信号処理に基いて設計がなされてい
る。しかし、これらの各回路にはいわゆるバイアス電流
が要求される。たとえば米国特許出願番号５，０２１，
６９２には、サンプリングコンデンサを備えた集積回路
が公開されているが、この回路は、接続された能動素子
を介して接続している要素によって、供給電圧と導通す
る接続を行なわなければならない。また、この回路に
は、出力信号を発生させるための積分コンデンサが設け
られているが、前記回路には、絶えずバイアス電流が要
求される。また、刊行物、Ｊ．Ｂ．ヒューズ（J.B. Hug
hes ）、Ｎ．Ｃ．バード（N.C. Bird ）、Ｉ．Ｃ．マク
ベス（I.C. Macbeth）著「スイッチド電流、アナログサ
ンプルデータ信号処理のための新技術」（ Proc, ISCAS
1989 年）、および、Ｔ．Ｓ．フィーツ（T.S. Fiez
）、Ｄ．Ｊ．アリストット（ D.J.Allstot ）著「ＣＭ
ＯＳスイッチドカレントはしご型フィルタ」（IEEE JSS
C Vol 25 No.6 (90 年12月））には、現状の技術が例
示されている。従って、フィンランド特許ＦＩ−９０４
２８１（この対応特許として、ＵＳ−７５２，８６４お
よび公告特許ＥＰ−４７３４３６がある）においての
み、静電流消費を全く削除することができる。その特徴
について、本発明をよりよく理解できるように、以下説
明する。

【０００６】フィンランド特許出願番号９０４２８１に
は、電流消費量が０である積分方法が公示されている。
これは、電荷サンプルの取得および積分コンデンサへの
その転送を制御するために、アクティブ部材として１つ
乃至２つのトランジスタを用いることによって達成され
るものである。回路の動作に必要とされる他のスイッチ
が実行され、当業者に既知の方法で使用される。ここに
説明されている回路では、アクティブな連続動作増幅器
を必要とせず、代りに、サンプルキャパシタンスから積
分キャパシタンスまでの電荷の転送が、スイッチング素
子を用いて制御される。すなわち、サンプルキャパシタ
ンス端子の１つが、正あるいは負の電源電圧のいずれか
にスイッチされ、電荷移動が終了すると、電流の移動は
完全に終り、その結果、直流消費が排除される。

【０００７】推奨実施例に従って、サンプル電荷を蓄積
するために、正あるいは負の電源電圧に接続することに
よって、積分キャパシタンスはプレチャージされる。

【０００８】特許出願ＦＩ−９０４２８１によるこの方
法には、好適な２つの電荷サンプル放電段階が含まれ
る。すなわち、最初のサイン（即ち極性）（たとえば正
あるいは負）を有している場合にのみ、第１段で電荷サ
ンプルが積分キャパシタンスに導通され、次の段で、電
荷サンプルが、予め選択されていた最初のサインとは反
対のサイン（極性、たとえば負あるいは正）を有してい
る場合だけ、電荷サンプルは積分キャパシタンスに導通
される。サンプルキャパシタンスの電荷のこのサインは
比較回路部材を用いて識別することができ、従って、こ
の識別されたサインに従って、この２つの電荷サンプル
放電段階の一方だけが実行される。

【０００９】特許出願ＦＩ−９０４２８１による実施例
では、サンプル電荷を放電するためのスイッチング素子
として、トランジスタが使用される。前記実施例におい
て、サンプリングキャパシタンスを電源電圧へ切替える
スイッチング素子はバイポーラ・トランジスタである。
代替実施例では、スイッチング素子はＦＥＴトランジス
タである。

【００１０】最も好適な実施例では、スイッチング素子
はＥＰＲＯＭ−型ＦＥＴトランジスタであり、予め設定
された電荷を運ぶように、そのフローティング・ゲート
が配置されている。その結果、ＦＥＴトランジスタのス
レッショルド電圧が所望の大きさになり、最も好適に
は、おおむね０となる。これによって、この回路は、た
とえば、バイポーラ・トランジスタで生じるスレッショ
ルド電圧の補償を必要としなくなるので、ほとんど理想
的に作動する。

【００１１】静電流を消費しないこの回路の、および、
この方法の基本設計は、特許出願ＦＩ−９０４２８１に
示されているが、実施例によって、付属図面を参照しな
がら、以下より詳細に説明する。

【００１２】図３〜５は、特許出願ＦＩ−９０４２８１
で公示された本発明の方法の異なる諸段を、単純化され
た原理回路図によって示すものである。図３では、ある
入力信号Ｕｓから来た１つのサンプル信号が、正あるい
は負のいずれかの状態で、サンプリングコンデンサＣｉ
に保持されている。このサンプル電荷量は、Ｑｉ＝Ｕｓ
×Ｃｉとなる。説明を単純にするために、サンプリング
電荷は、コンデンサ端子の１つの＋サインによって示さ
れる正であると仮定する。もう一方の端子はこの段では
接地されている。

【００１３】図４の段２において、サンプリングコンデ
ンサの正電荷は、供給電源Ｉｓによってサンプリングコ
ンデンサの負端子（本図の場合）を正の電源電圧＋Ｖに
接続することにより、放電されて積分コンデンサＣｏ中
へ入る。また、スイッチｓ１を閉じることにより、もう
一方の（正）端子は積分コンデンサＣｏへ接続される。
検知器ＳはＣｉ上に接続され、Ｃｉの電圧が０に減じる
までスイッチｓ１を閉じた状態に置く。次いで、検知器
によってスイッチｓ１が開かれる。このようにして、サ
ンプリングコンデンサＣｉの電荷は積分コンデンサＣｏ
中へ転送される。サンプル電荷が負の場合には、この段
では、何も起こらない。負のサンプル電荷を放電するた
めに、負の電源電圧−Ｖに積分コンデンサＣｉを接続す
ることによって、図５に示す第３段が設けられている。
この電荷が正の場合には、この段では、何も起こらな
い。

【００１４】図３〜５に示される、この方法の第２段
（図４）と第３段（図５）は、サンプリングコンデンサ
Ｃｉの電荷量が予め設定された制限値まで放電されるこ
とを保証する検知器Ｓによって制御されている。

【００１５】この方法は、上述の検知器Ｓが、第１段の
極く初期に、荷電極性（たとえば正あるいは負）を示す
ように開発されていてもよい。これによって、前記第２
および第３段を結合することができる。すなわち、サン
プル電荷の極性によって表わされている通りに、前記第
２および第３段の段の一方だけを実行できることをこれ
は意味する。

【００１６】検知器Ｓは、たとえば、コンパレーターの
ような演算増幅器に基づいて作動する比較部材であって
もよい。上記の方法で実現された場合、この方法が、図
２に示された方法よりも決定的によい結果を生み出すと
いうことにはならない。なぜなら、前記演算増幅器のノ
イズが、たとえば、非常に低い信号の時に、信号を覆う
からである。

【００１７】図６〜１０は、特許出願ＦＩ−９０４２８
１による本発明の方法の一つの実現例を示すもので、ス
イッチング素子ｓ１１〜ｓ４２を備え、かつ、ＢｉＣＭ
ＯＳ技術に基づくバイポーラ・トランジスタＴ１〜Ｔ４
を備えた単純化された回路図によるものである。この方
法の異なる段における積分回路の動作を、図６、７、
８、９、１０によって説明する。すべての重要な諸構成
要素を図６〜１０に示すが、図６、７、９、１０に示す
ものは、各段で不可欠な諸構成要素のみを例示したもの
である。この回路に含まれるスイッチング素子は、当業
者によく知られている装置および回路設計によって制御
されるものであるが、説明を明瞭にするために、前記制
御部材は省かれている。当業者によく知られている装置
類を用いて（たとえば、機械的な接触あるいは半導体ス
イッチによって）これらのスイッチング素子を実現する
ことも可能である。

【００１８】この動作を、異なる６つの動作段階を通し
て以下説明する。大地電位は０ボルトであると仮定し、
電源電圧（正Ｖｄおよび負Ｖｓ）の極性は大地電位に応
じて生成される。信号および電圧（極性（たとえば正、
負））のサインは、大地電位に応じて示される。

【００１９】段１（図６）の間、Ｃｉは、スイッチｓ１
０を閉じることによって、大地電位に応じて充電され、
正の電源電圧Ｖｄに変わる。残りのスイッチ類は、この
とき開いている。その後、段２（図６）において、電圧
（Ｕｃｉ（２）＝Ｕｓ（２）＋Ｕｂｅ１）はサンプリン
グコンデンサＣｉ中に充電される。式中、Ｕｓは信号電
圧、Ｕｂｅ１は、段１の間にトランジスタＴ１中の電流
消費が停止したときのトランジスタＴ１のベースエミッ
タ電圧である。電圧Ｕｃｉの後に置かれた、括弧内の、
コンデンサＣｉを示す印（２）は、段２での状況を示
し、正サインは、各段でのコンデンサの正端子を示す。
以下、括弧内に示す印によって他の段をそれぞれ示すも
のとする。段２におけるトランジスタＴ１のコレクタは
負の電源電圧Ｖｓに接続され、スイッチｓ１１およびｓ
１２は閉じられる。段２の間、Ｕｓ≧０（ただし、Ｕｃ
ｉ≧Ｕｂｅ１）と仮定する。

【００２０】段３（図７）の間、トランジスタＴ２上の
サンプリングコンデンサＣｉの１つの端子を正の電源電
圧Ｖｄへ切替えるスイッチｓ２１およびｓ２２を閉じる
ことによって、サンプリングコンデンサＣｉの電荷は積
分コンデンサＣｏ中に放電される。トランジスタＴ２の
ベースは、サンプリングコンデンサＣｉ上に接続されて
おり、電流、すなわち荷電移動は、サンプルコンデンサ
Ｃｉに対して影響を与える電圧がＵｃｉ（２）＝Ｕｂｅ
２になるまで減じた場合、終了する。式中、Ｕｂｅ２は
トランジスタＴ２のベースエミッタ電圧である。段３に
おいて、積分コンデンサに転送された追加電荷量ｄＱ
は、従って、以下の式で表わされる。（但し、トランジ
スタＴ２のベース電流がおおむね０であると仮定する）ｄＱ（３）＝Ｃｉ・（Ｕｓ（２）＋Ｕｂｅ１−Ｕｂｅ
２）

【００２１】トランジスタＴ１とＴ２のベースエミッタ
電圧Ｕｂｅ１およびＵｂｅ２が等しくなったとき、この
回路によって、入力電圧Ｕｓにより生成された電荷量ｄ
Ｑ（２）＝Ｃｉ×Ｕｓ（２）が積分され、キャパシタン
スＣｏに変えられる。

【００２２】動作中、図３〜５に関連して説明した第１
と第２の段に対応する段２および３は、トランジスタＴ
１とＴ２の極性のために、信号電圧Ｕｓが正であること
を必要とする。もし、段２の間、Ｕｓが負の場合には、
Ｃｉの電圧はＵｂｅ１より低いままとなり、また、それ
ぞれ、段３の間も、Ｕｂｅ２より低いままとなる。この
理由により、トランジスタＴ２は、段３の間、非導通状
態のままとなる。従って、Ｕｓが負の場合には、電荷は
段１〜３の間Ｃｏへ転送されることはない。段１〜３の
間のコンデンサの電圧を図８に示す。

【００２３】負信号電圧Ｕｓは、段４、５および６で処
理されるが、これらの段は、図３〜５で紹介された第１
および第３段と等しいものである。図９に示される段４
の間、コンデンサＣｉは、負の電源電圧Ｖｓで充電され
る。段５の間、スイッチｓ３１および３２は閉じられ、
サンプリングコンデンサＣｉ中へ充電される電圧はＵｃ
ｉ（３）＝Ｕｓ―Ｕｂｅ３となる。式中、Ｕｂｅ３は、
トランジスタＴ３のベースエミッタ電圧である。段６
（図１０）において、スイッチｓ４１およびｓ４２は閉
じられ、サンプリングコンデンサＣｉの電荷は積分コン
デンサＣｏへ放電され、トランジスタＴ４は負の電源電
圧Ｖｓに接続される。放電が終了すると、ベースエミッ
タ電圧Ｕｂｅ４はコンデンサＣｉに残るので、積分コン
デンサ中へ転送された電荷量は次式となる。ｄＱ（６）＝Ｃｉ・（Ｕｓ（５）＋Ｕｂｅ３＋Ｕｂｅ
４）

【００２４】トランジスタＴ３とＴ４のベースエミッタ
電圧Ｕｂｅ３およびＵｂｅ４が等しくなったとき、この
回路によって、入力電圧Ｕｓ（５）に対応する電荷量Ｃ
ｉ・Ｕｓ（５）が積分され、キャパシタンスＣｏに変え
られる。それぞれ、段１〜３の間そうであったように、
段４〜６においても、信号電圧Ｕｓが正である場合、電
荷は積分コンデンサＣｏ中へ転送されない。サンプル電
荷が段１〜６において蓄積され放電される場合にのみ、
電流が消費されるという点で、図６〜１０に示される積
分回路は好適なものである。回路が全く電流を消費しな
い段の間は、休止があってもよい。図６〜１０に示され
るような回路の実現例では、トランジスタ対Ｔ１／Ｔ２
およびＴ３／Ｔ４のベースエミッタ電圧が、等しくなる
ように選択するという注意が払われなければならない。
また同様に、トランジスタＴ２とＴ４のベース電流によ
って、サンプリングコンデンサＣｉの充電と放電が制御
できるように、諸回路の大きさを定めなければならな
い。最後に言及したこの要因は、諸テストによれば、積
分係数に減少効果（ほぼ１％未満程度の大きさ）を及ぼ
すものと評価されている。積分コンデンサＣｏの電荷が
前記ベース電流によって影響を受けることはない。

【００２５】図６〜１０に示されるような入力信号Ｕｓ
＝０である状況における、前記ベースエミッタ電圧のバ
ランスの影響を調べることは有用である。この場合、電
荷量ｄＱｐ＝Ｃｉ・（Ｕｂｅ１−Ｕｂｅ２）（Ｕｂｅ１＞Ｕｂｅ２）ｄＱｐ＝０（Ｕｂｅ１≦Ｕｂｅ２）が、段２と３の間、積分コンデンサＣｏに加算され、ま
た、それぞれ、段４と５の間、電荷量ｄＱｎ＝−Ｃｉ・（Ｕｂｅ３−Ｕｂｅ４）（Ｕｂｅ３＞Ｕｂｅ４）ｄＱｎ＝０（Ｕｂｅ３≦Ｕｂｅ４）が、Ｃｏに加算される。

【００２６】図６〜１０に示されるように、ベースエミ
ッタ電圧Ｕｂｅ１は、直接積分回路において、Ｕｂｅ４
とほぼ等しく、また、それぞれ、Ｕｂｅ２は、Ｕｂｅ３
とほぼ等しい。従って、上記の電荷量差ｄＱｎ、ｄＱｐ
のうち一方だけが、信号値で一緒に積分され、積分コン
デンサＣｏに蓄積される。従って、前記ペア回路のベー
スエミッタ電圧が互いに異なる場合、前記積分回路にお
いて、不均整な非線形が発生することがある。

【００２７】図６〜１０に示す回路の、段３（図７）と
段６（図１０）の実行順序を変更することによって、反
転積分回路が得られる。これによって、上述した非線形
が反転積分回路において生じない場合、Ｕｂｅ１＝Ｕｂ
ｅ２、かつＵｂｅ３＝Ｕｂｅ４となる。図１１に、直接
積分回路をそっくりそのまま示す。この回路では、スイ
ッチによって、トランジスタＴ１とＴ３、およびトラン
ジスタＴ２とＴ４が、トランジスタＴ５とＴ６に結合さ
れている。入力信号Ｕｓから得られたサンプルは、異な
る段にあり、導通されて、トランジスタＴ５あるいはＴ
６を介してサンプリングコンデンサＣｉ中へ入り、そこ
からさらに、同じトランジスタＴ５、Ｔ６をそれぞれ介
して、積分コンデンサＣｏへ導通される。

【００２８】図１１に示す積分回路の動作を完全に理解
するために、クロック回路（不図示）のあらかじめ選ば
れた動作周波数によって制御される、段１〜６での複数
スイッチの動作を、以下の表に示す。各段の間のスイッ
チの状態を以下の表に示すが、表中、符号×は閉鎖スイ
ッチを表わし、空白は、開いたスイッチを表わす。

【００２９】段 Switch 1 2 3 4 5 6 1 s51 x x x x x s52 x x s53 x s54 x s55 x s56 x x s57 x s62 x s63 x s64 x s65 x s67 x

【００３０】段２において、入力信号Ｕｓのサンプル
は、スイッチｓ５４、トランジスタＴ５およびスイッチ
ｓ５３を介して読取られ、サンプリングコンデンサＣｉ
中に入り、その端子の１つは、スイッチ５１を介して接
地される。段３において、このサンプルは、積分コンデ
ンサＣｏ中へ放電され、これらのコンデンサはスイッチ
ｓ５６で一緒に切替えられる。コンデンサＣｉのもう一
方の端子は、スイッチｓ６３およびトランジスタＴ６を
介して正の電源電圧Ｖｄへ接続される。コンデンサＣｉ
の電圧がトランジスタＴ６のベースエミッタ電圧に達す
るまで放電が継続される。これは、トランジスタＴ６の
ベースが、このとき、コンデンサＣｉとＣｏとの間のあ
るポイントに、スイッチｓ６５を介して、接続されてい
るためである。段４において、サンプリングコンデンサ
は負の電源電圧にプレチャージされる。段５と６におい
て、上記のように、サンプルは読取られ放電されるが、
今回は、トランジスタＴ６を介して行なわれる。段１に
おいて、コンデンサＣｉは、正の電源電圧に再充電さ
れ、これによって新しいサイクルが再び開始される。

【００３１】図１１による回路の動作を、図１２（ａ）
および（ｂ）にも例示するが、これらの図では、入力信
号Ｕｓ、サンプリングコンデンサＣｉに対して影響を与
える電圧Ｕｃｉ、および積分コンデンサＣｏに対して影
響を与える電圧Ｕｃｏとの間の接続は、時間の関数とし
て時間間隔で示されている。図１２（ａ）と（ｂ）の間
の時間軸上に、段１―６の順序が印されている。図１２
は動作原理を明確にすることを意図したものであって、
電圧グラフは正確な目盛りで表わされたものではない。
出力電圧Ｕｃｏ（図１２（ｂ））が入力信号Ｕｓ（図１
２（ａ））に統合的に続く状態が見られる。

【００３２】段６（図１０）の代りに、段３が実行され
（図７）、整流化された電圧の積分を望まない場合に
は、各積分段階より以前に、積分コンデンサＣｏが０に
セットされるという点で、図６〜１０に示す回路から簡
単な全波整流器が得られる。また、段３と６を順序を逆
にして実行してもよい。即ち、段３の代りに、段６を実
行する。また、非常に簡単な方法でこの回路を増幅器に
変形することもできる。

【００３３】図１１の回路において、放電および充電段
階が、それぞれ、１つの同じトランジスタＴ５、Ｔ６で
実現されているので、個々のサンプルは、図６〜１０に
関連して見られるポテンシャル非理想的特徴を免れてい
る。しかしながら、回路を制作する際に、ＰＮＰ／ＮＰ
ＮトランジスタＴ５、Ｔ６のベースエミッタ電圧を同一
にするように設ける注意深い努力をしなければならな
い。なぜなら、そうしないと、不安定性（即ち１方向の
みの電圧差の反復）が、信号の０クロスオーバーポイン
ト近傍で発生することがあるからである。

【００３４】図１３に示す、反転積分回路は、ＣＭＯＳ
トランジスタに基くものである。入力信号Ｕｓからのサ
ンプルは、トランジスタＴ８とスイッチｓ８１〜ｓ８８
によってサンプリングコンデンサＣｉ中へ読取られる。
次いで、このサンプルは積分コンデンサＣｏへ転送さ
れ、その端子の１つが、反転積分出力信号Ｕｏが得られ
る出力部に固定して接続される。トランジスタＴ８のも
う一方の端子Ｓ（図１４）は正の電源電圧Ｖｄに接続さ
れる。

【００３５】以下のスイッチ表において、図１３に示す
回路の動作を説明するが、各段１〜４における×印は閉
鎖スイッチを指す。印のついていない段では、スイッチ
は開いている。

【００３６】

【００３７】図１３に示す回路の動作は、正および負の
サンプルの両方が同じサンプリング段階で処理されると
いう点において、図１２に示すものとは異なる。段１に
は、コンデンサＣｉでのサンプル蓄積が含まれ、段２お
よび３には、サンプルの極性に左右される、コンデンサ
Ｃｏでのサンプルの放電が含まれる。また、段４は、ト
ランジスタＴ８（図１４）のフローティング・ゲートＧ
１の充電段階に関係がある。トランジスタＴ８のフロー
ティング・ゲートＧ１上での充電段階においては、予め
設定された電荷が設けられ、これは、図１３に示すケー
スでは、大地電位からゲートＧ（図１４）へ運ばれる。

【００３８】図１３に示すトランジスタＴ８には、普通
の構造から少し外れたトランジスタが設けられている
が、これを図１４によって簡単に説明する。この図１４
の目的は、拡大概略断面図で、その原理構造を単に例示
することであり、従って、様々なパーツのサイズの割合
や大きさは現実的なものではない。このトランジスタ
は、たとえば、公知の技術のＥＰＲＯＭ処理を用いて製
造されるものであり、また、図１４に示すトランジスタ
は、それ自体当業者に公知のものである。図１４のＣＭ
ＯＳトランジスタには、次の端子が設けられている：電
源５、ドレインＤおよびゲートＧ。フローティング・ゲ
ートＧ１が、ゲートＧとベースＳＵＢとの間に分離され
て位置する。図１３に示す充電段階４において、予め設
定された電荷量が、フローティング・ゲートＧ１上に設
けられている。前記フローティング・ゲートのために、
従来のバイポーラおよびＦＥＴトランジスタによってお
そらく引起された歪みは、この積分回路では回避され
る。当業者は、この図によって、トランジスタの原理構
造の残り、およびその動作の他の諸特徴を理解できる。
図１４によるこのトランジスタを、図３〜５、図６〜１
０および図１１に示されたような積分回路に用いること
もできる。それらの電位の歪みはそれぞれ変化する。し
かしながら、スイッチング素子の数が回路３〜５、回路
６〜１０および回路１１のものより少ないので、図１３
に示す回路のほうがより好適であると考えられる。

【００３９】特許出願ＦＩ−９０４２８１、および本
文に公示されたこの回路によって、フィルタ、整流器、
変調検出器および他の信号処理回路を実現することがで
きる。この回路の動作には、ＰＮＰおよびＮＰＮトラン
ジスタから成る等しいサイズのベースエミッタ電圧Ｕｂ
ｅ１とＵｂｅ２を必要とするが、特に、ある回路が１つ
の集積回路になるように実現されている場合には、この
等しいサイズのベースエミッタ電圧を得ることは可能で
ある。

【００４０】以上説明した積分回路の大きな効果は、そ
れらが全く静電流を消費しないことである。さらに、こ
の回路には、小さなノイズレベルしかなく、また、広い
ダイナミックレンジを有する。積分回路のこの回路で
は、公知の技術による設計で必要とされるスペースの半
分しか必要としない。前記の詳細な説明によって、本回
路が、データ検波、無線探索装置のデータ濾波回路、音
声処理回路あるいは無線電話の変復調装置回路のような
小さなポータブルの機器にとって、また、他の微小電力
アプリケーションにおいて、理想的なものである。

【００４１】しかしながら、上記の説明で示したよう
に、特許出願ＦＩ−９０４２８１で公示された回路およ
び方法に潜在する限界として、入力信号電圧の極性（正
または負）に信号処理が左右される点がある。このた
め、図３〜５に説明した段２および３のように、別のサ
イン（正または負）をもつ電荷を転送するために、異な
る段を設けなければならない。従って、図６〜１０に関
連して説明したような欠点、つまり、アクティブ部材と
して使用されるトランジスタのスレッショルド電圧が互
いに異なる場合、正および負の信号電圧が異なるトラン
ジスタで処理されるために、不均整な非線形が積分回路
に発生する可能性があるという欠点がある。

【００４２】

【課題を解決するための手段及び作用】本発明に従っ
て、次のものからなる信号処理回路が設けられる：サン
プリングキャパシタンス；蓄積キャパシタンス；入力信
号送信手段；予め設定された限界値によって一方の側に
繋がれた加算信号を設けるように選択された、予め設定
された参照信号で入力信号を合計するための手段；およ
び、サンプリングキャパシタンス上までの加算信号を表
わす電荷量と、蓄積キャパシタンスまでサンプリングキ
ャパシタンスへ転送される電荷を表わす電荷量と、サン
プリングキャパシタンスに対する参照信号を表わす電荷
量、および、蓄積キャパシタンスに対する参照信号を表
わすサンプリングキャパシタンスへ転送される電荷量に
対して、同じ大きさでかつ正反対の極性を持つ電荷量と
を転送するための手段。

【００４３】本発明の１つの実施例は、１個乃至２個の
トランジスタを、回路全体のアクティブ部材として用い
るという概念に基くものであって、このトランジスタは
電流制御（バイポーラ）のトランジスタであっても、電
圧制御（ＦＥＴ）のトランジスタであってもよい。すな
わち、このトランジスタを流れる電荷は、スイッチに加
えて、転送可能なこの電荷自体によって制御されるが、
これは、電荷が転送された後、回路におけるすべての電
流移動が自動的に停止するということである。従って、
伝送段階の間、その電源電圧から転送されサンプル電荷
に比例する電荷量が、この回路によって得られる。その
結果、この回路には直流消費量は一切含まれない。さら
に、信号処理は、信号の極性（正または負）やトランジ
スタのスレッショルド電圧のいずれにも関係なく線形と
なる。

【００４４】この線形性は、予め設定された大きさの基
準電圧に関連する入力信号電圧を生成することによっ
て、また、入力信号電圧と基準電圧の和からサンプリン
グコンデンサ中へサンプル電荷を取得することによっ
て、また、前記サンプル電荷を積分コンデンサ中へ転送
することによって、達成することができる。そして、そ
の後、サンプル電荷は、予め設定された大きさの前記基
準電圧からサンプリングコンデンサ中へ取り込まれる。
また、前記サンプル電荷は、そこにすでに設けられてい
る電荷量に対して極性が反対の積分コンデンサ中へ加え
られる。予め設定された大きさの基準電圧は、正あるい
は負のいずれかになるように、又、信号電圧よりも絶対
値が高くなるように、選択され、その結果、信号電圧お
よび基準電圧の和は、信号電圧の値に関係なく、基準電
圧と同じ極性を常に持つことになる。それによって、サ
ンプル電荷が予め設定された極性をもつ信号から常に得
られることが保証され、また、特許出願ＦＩ−９０４２
８１の発明に示されているように、同一回路において、
正および負の信号電圧を別々に処理する必要がなくな
る。上述のように、基準電圧から得られたサンプル電荷
が後の段で積分キャパシタンスにおいて合計される場
合、このサンプル電荷は、積分コンデンサにおいて以前
に充電された電荷サンプルと比較して、極性が異なるも
のとなるが、基準電圧とトランジスタのスレッショルド
電圧の双方の影響が電荷の転送から排除され、回路によ
って処理された信号電圧が、出力部に対して得られる。

【００４５】本発明の１つの実施例に従って、以下の方
法が提供される。すなわち、サンプリングキャパシタン
スが選択的に切替えられて、信号電圧と関数関係にな
り、サンプリングキャパシタンスが信号電圧と関数関係
になっている期間、この信号電圧に比例する電荷サンプ
ルの電荷量が、サンプリングキャパシタンスに蓄積さ
れ、スイッチング素子が、サンプリングキャパシタンス
を選択的に接続して、積分キャパシタンスと関数関係に
なるように、予め設定された時間間隔で切替えられ、電
荷サンプルがサンプリングキャパシタンスから転送され
て、電荷サンプルと関数関係にある前記積分キャパシタ
ンスになり、かつ、スイッチング素子のタイミングが選
択されて、スイッチングが実行され、その結果、電荷サ
ンプルが、取得され、転送された後に回路全体に流れる
電流が自動的に停止する。なお、この電荷サンプルは、
信号電圧が、予め設定された大きさの基準電圧に応じて
生成され、その結果、その信号電圧と前記基準電圧との
和が生成されるという特徴と、信号電圧の変動に関係な
く、前記の和の極性が常に前記基準電圧の極性と等し
く、信号電圧に比例する電荷サンプルが取得されたと
き、その電荷量が取得され、それが、信号電圧と基準電
圧の前記の和に比例し、かつ、前記信号電圧と前記基準
電圧の和に比例する電荷サンプルが、サンプリングキャ
パシタンスから転送されて、積分キャパシタンスになっ
た後、基準電圧に比例する電荷サンプルの電荷量が加え
られて、電荷サンプルの極性に応じて反対の極性をもつ
積分キャパシタンスになるという特徴とを有するもので
ある。

【００４６】基準電圧に比例する電荷サンプルを加え、
それ以前に転送された電荷サンプルの極性に応じて、そ
の反対の極性をもつ積分キャパシタンスにすることに
は、以下の段が含まれてもよい。 − サンプリングキャパシタンスが選択的に切替えられ
て、前記基準電圧と関数関係になる。 − サンプリングキャパシタンスが前記基準電圧と関数
関係になっている期間、前記基準電圧に比例する電荷サ
ンプルの電荷量が、サンプリングキャパシタンスに蓄積
される。 − スイッチング素子が、サンプリングキャパシタンス
を選択的に接続して、積分キャパシタンスと関数関係に
なるように、予め設定された時間間隔で切替えられる。 − 前記基準電圧に比例する電荷サンプルの電荷量が、
積分キャパシタンスに存在する前記電荷サンプルの極性
に応じて極性が反対になり、キャパシタンスと関数関係
になって、前記サンプリングキャパシタンスから前記積
分キャパシタンスへ転送され、かつ、スイッチング素子
のタイミングが選択されて、スイッチングが実行され、
その結果、電荷サンプルが、取得され、転送された後
に、回路全体に流れる電流が自動的に停止する。 ― また、前記２番目に言及したスイッチング素子のタ
イミングが選択され、前記電荷サンプルを取得若しくは
転送した後、回路全体に流れる電流が自動的に停止する
ようにスイッチングが実行される。

【００４７】信号電圧と基準電圧との和に比例する電荷
サンプル、および、基準電圧に比例する電荷サンプル
を、サンプリングキャパシタンスに蓄積してもよい。こ
の蓄積は、前記２つの電圧を選択的に接続することによ
って行なわれるが、それは、各瞬間にこの２つの電圧を
サンプル化し、前記サンプリングすべき電圧とサンプリ
ングキャパシタンスとの間で接続された、サンプリング
制御トランジスタの制御電極へ選択的に接続するためで
ある。前記サンプリングキャパシタンスが、トランジス
タを介して電源電圧と関数関係にあり、それによって、
前記電荷サンプルが電源電圧からサンプリングキャパシ
タンスに蓄積され、トランジスタの電流を供給する電極
と関数関係にあるサンプリングキャパシタンスの電極の
電圧が、前記トランジスタの制御する電極に導通された
電圧と、前記トランジスタのスレッショルド電圧の量だ
け異なる場合、前記電荷サンプルのサンプリングキャパ
シタンスへの転送は自動的に停止する。

【００４８】サンプリングキャパシタンスに電荷サンプ
ルを蓄積するより前にキャパシタンスをプレチャージし
てもよい。このプレチャージは、各瞬間にサンプリング
を制御するトランジスタの制御電極に接続された電圧
と、サンプリングキャパシタンスのサンプリングを制御
するトランジスタの電流送出電極と関数関係にある電極
の電圧との電圧差が、電荷サンプリングを開始する瞬間
に極性が同じで、かつ、スレッショルド電圧より値が高
いような電圧になるようにするためである。

【００４９】サンプリングキャパシタンスに前記電荷サ
ンプルを蓄積する前に、キャパシタンスをプレチャージ
してもよい。これは、サンプリングキャパシタンスから
積分キャパシタンスまでの電荷サンプルの転送を制御す
るトランジスタのスレッショルド電圧内に、キャパシタ
ンスがあるようにするためである。

【００５０】この電荷サンプルをサンプリングキャパシ
タンスから積分キャパシタンスまで転送してもよい。こ
のとき、この電荷サンプルは、トランジスタの、制御電
極と電流送出電極との間のサンプリングキャパシタンス
に対して影響を与える電圧を接続することによって、各
キャパシタンスに接続されたトランジスタによって、キ
ャパシタンスと関数関係になっている。それによって、
積分キャパシタンスの中への電荷サンプルの転送は、サ
ンプリングキャパシタンスに対して影響を与える電圧が
トランジスタのスレッショルド電圧まで減じたとき、自
動的に停止する。

【００５１】本発明の１つの実施例によるこの信号処理
回路は、更に、電源電圧からの電流が、転送される電荷
とのみ大きさが等しいという特徴を有する。

【００５２】本発明の、信号（電圧）処理のための１つ
の実施例をここに示す。これは、なんらかの構成要素が
絶間なくバイアス電流必要とする、従来技術によるほと
んどの回路で起こるような、電源電圧から回路中への静
電流の通過を全く起こさないようにするためのものであ
る。本発明に関する本文の信号処理とは、信号電圧の、
または全く同様に、電荷すなわち電流の、加算、差分、
積分および導出を特に意味するものである。これらは、
基本演算であって、前記演算を実行する回路は、種々の
フィルタや他の信号処理構造を生み出す際の基本素子で
ある。全く静電流を消費しない信号処理を実現するため
に意図された、本発明の実施例の方法および信号処理回
路を、積分回路によって紹介する。

【００５３】以下の説明においては、信号および基準電
圧は、下位電源電圧ＶＳＳが零電位であるという想定が
決定されているものと仮定する。この説明に基づいて、
上位電源電圧をゼロ電位とし、かつ、下位電源電圧ＶＳ
Ｓを負の状態にすることにより、それぞれの演算を実行
することができる。ただし、前記の例外的なケースを別
々に処理することはしない。

【００５４】

【実施例】本発明の一実施例による方法は、予め設定さ
れた大きさの基準電圧Ｕ_Refに対して印加された信号電
圧Ｕ_Sと、少なくとも一つのトランジスタで前記基準電
圧Ｕ_Refをこれに代えて印加することを含む。図１５に
おいては、これはＴ１とＴ２でもって説明され、スイッ
チングトランジスタＴ１およびＴ２のスレショルド電圧
Ｕｔｈ１およびＵｔｈ２がどのレベルにあるか全く無関
係に、電圧（Ｕ_S−Ｕ_Ref）の時間間隔についての積分
が結果として得られるｂ。図１５は、本発明の方法を実
行するための回路を示し、図１６に示されるようなクロ
ック信号によりクロックがかけられる。図１６は、１か
ら６までの各段で、図１５の回路のスイッチが、図１６
で示されるクロックパルスの動作により開いたり、閉じ
たりし、これらパルスは、いわゆる非重畳のクロックパ
ルスであり、即ち、所定の段では、その段にて閉じるよ
うになっているスイッチのみが導通し、他のスイッチ
は、開放となっている。回路の種々のクロック段の動作
は、図１７から図２０にて詳細に説明され、各動作に必
要とされる素子のみが図１５から抽出される。スイッチ
は、大文字のＳおよび上付き、下付き文字が付けられ、
下付き文字は、スイッチの番号を意味し、これは続き番
号であり、上付き文字は、そのスイッチが導通するクロ
ック段を示す。電圧の上付き文字は、この電圧の値が従
うクロック段を示す。従って、Ｕ２ｃｉは、クロック段
２の期間のキャパシタンスＣ_iの電圧値を示す。回路に
含まれるスイッチング素子は、当業者に既知のデバイス
および回路設計で制御される；従って、制御素子は、簡
単のために省略している。スイッチング素子は、当業者
に既知のデバイスにより実現してもよく、例えば、機械
的なプッシュボタンまたは半導体素子でもよい。信号お
よび電圧のサイン（例えば、正負といった極性）は、接
地電位に対して検出される。

【００５５】図１７は、クロック段１および２の期間の
動作を示す。クロック段１の期間には、スイッチＳ１、
Ｓ３およびＳ４が閉じ、先行のクロック信号繰り返し段
Ｔｒ（表１参照）のクロック段６の後の電圧Ｕｔｈ２か
ら、ここではまたサンプリングコンデンサＣ_iとも呼ば
れる電荷転送コンデンサＣ₁が、より高い電源（正の）
電源電圧ＶＤＤに充電される。クロック段２では、スイ
ッチＳ２，Ｓ３およびＳ４が閉じ、電荷を転送するコン
デンサＣ₁は、トランジスタＴ１を通じて基準電圧Ｕ
_Refに対して印加されたＵ_Sの入力電圧に接続され、従
ってサンプリングコンデンサＣ₁は、電圧ＶＤＤにより
次の電圧にで充電され、Ｕ² _Ci＝Ｕ² _S＋Ｕ_Ref＋Ｕｔｈ１（１）サンプリングコンデンサＣ₁の放電は、トランジスタＴ
１のエミッタ電圧（およびサンプリングコンデンサＣ_i
に影響を与える電圧）が、式（１）に示されるように、
電圧（Ｕ_S＋Ｕ_Ref）からスレショルド電圧Ｕｔｈ１の
値だけ、ベースエミッタ接合にまで低下した後に、停止
する。トランジスタＴ１の電流利得が大きい場合は、サ
ンプリングコンデンサのＣ_iへ転送されるかまたはこれ
から放電される電荷は、信号電圧Ｕ_Sからではなくて、
すべて電源電圧ＶＤＤから放出される。

【００５６】後続のクロック段での動作は、図１８に示
される。クロック段３の期間では、スイッチＳ６、Ｓ７
およびＳ８が導通し（閉じ）、従って、サンプリングコ
ンデンサＣ_iがトランジスタＴ２のベースエミッタ接合
のスレショルド電圧Ｕｔｈ２だけ放電するまでサンプリ
ングコンデンサＣ_iはベース電流をトランジスタＴ２に
供給する。積分コンデンサＣ₀とも呼ばれる加算コンデ
ンサＣ₀は、サンプリングコンデンサＣ_iを通じて供給
される上側（正の）電源電圧ＶＤＤで充電され、サンプ
リングコンデンサＣ_iの充電電流は、電荷加算コンデン
サＣ₀に転送され、従ってクロック段３では、電荷 ΔＱ₃＝Ｃ_i（Ｕ² _S＋Ｕ_Ref＋Ｕｔｈ１−Ｕｔｈ２）（２）は、電荷転送コンデンサＣ_iから電荷加算コンデンサＣ
₀に転送される。

【００５７】クロック段４（図１９）では、スイッチＳ
１、Ｓ３、Ｓ４が再び閉じられ、段１の場合と同様に、
サンプリングコンデンサＣ_iが再びより高い（正の）電
源電圧ＶＤＤにまで充電される。クロック段５の期間中
に、スイッチＳ３、Ｓ５は閉じられ、従ってサンプリン
グコンデンサＣ_iは、トランジスタＴ１を通じて基準電
圧Ｕ_Refに接続され、サンプリングコンデンサＣ_iは、
電圧ＶＤＤから電圧Ｕ⁵ _Ci＝Ｕ_Ref＋Ｕｔｈ１（３）にまで放電される。

【００５８】最終クロック段６の期間中、スイッチＳ
６、Ｓ９およびＳ１０は、閉じられ、従って、サンプリ
ングコンデンサＣ_iは、トランジスタＴ２（図２０）の
ベースエミッタ接合のスレショルド電圧Ｕｔｈ２だけ放
電するまで、トランジスタＴ２にベース電流を供給す
る。同時に、負の電荷は、積分ンデンサＣ₀へ転送さ
れ、従って、サンプリングコンデンサＣ_iを通じて低い
ほうの（０Ｖか負である）電源電圧ＶＳＳにまで放電さ
れる。クロック段６の期間に積分ンデンサＣ₀での蓄積
電荷は、 ΔＱ⁶＝−Ｃ_i（Ｕ_Ref＋Ｕｔｈ１−Ｕｔｈ２）（４）

【００５９】高性能のバイポーラトランジスタでのよう
にトランジスタＴ２の電流利得が大きい場合か、（また
は例えばＭＯＳトランジスタといった）ＦＥＴトランジ
スタでのように無限の場合は、電荷転送段での電荷転送
は、電源電圧（ＶＤＤ、ＶＳＳ）から供給され、サンプ
リングキャパシタンスＣ_iから積分コンデンサＣ₀への
希望する電荷の転送の量は、正確でなければならない。
１から６までのすべてのクロック段の期間で、回路の入
力から回路の出力へ転送され、積分コンデンサＣ₀から
放出された電荷は、式（２）および（４）の合計とな
る。即ち、 ΔＱ_tot＝Ｃ_i（Ｕ_S＋Ｕ_Ref−Ｕ_Ref）＝Ｃ_iＵ_S （５）または、それぞれ、一つのクロック繰り返し段の期間Ｔ
ｒ（図１６）、即ち、クロック段１から６までの期間
で、積分コンデンサＣ₀の電圧値は、式（６）によるそ
の値を変える： ΔＵ_C0=(Ｃ_i／Ｃ₀)( Ｕ_S＋Ｕ_Ref−Ｕ_Ref)=（Ｃ_i／Ｃ₀)Ｕ_S （６）

【００６０】従って、図１５に示す回路から、信号電圧
の離散時間積分回路が形成され、回路の積分の重み係数
は、Ｃ_i／Ｃ₀となる。積分の個別のクロック段１から
６までは、接続される電圧の符号については、制限があ
るけれども、本発明が示すように信号電圧と基準電圧と
の和に対応する電荷の追加により、また、後に実行され
る基準電圧に対応する電荷の低減により、正の（即ち、
基準電圧Ｕ_Refより高い電圧Ｕ_S＋Ｕ_Ref）および負の
信号電圧Ｕ_S（即ち、基準電圧Ｕ_Refより低い電圧Ｕ_S
＋Ｕ_Ref）が基準電圧Ｕ_Refを基準として積分され、従
って、特許出願ＦＩ−９０４２８１で開示された方法に
より発生する電位の非線形性は、能動素子として作動す
るトランジスタのスレショルド電圧の大きさが異なって
いても、除去される。段１から６までを以上述べた順序
で実行することにより、回路は正の積分器として使用可
能である。積分の符号は、以上述べたクロック段３から
６の実行順序を変えることにより負に変更することが可
能であり、従って、クロック段６での動作は、クロック
段２の後になされ、クロック段３の動作は、クロック段
５の後になされる。また、式（２）および（４）の符
号、従って式（５）および（６）の符号は、反転する
（正が負となり、負が正となる）。

【００６１】後述の表では、図１５で示される回路での
サンプリングコンデンサＣ_iの電圧は、各クロック段の
期間にて、スイッチが閉じる前と後の両方に付いて示さ
れる。更に、表１では、中央の欄に正の電源電圧ＶＤＤ
から得られた全回路の電荷と、右の欄には、積分コンデ
ンサＣ₀へ転送された電荷が示されている。表２では、
Ｕｔｈ１＝０．４ＶおよびＵｔｈ２＝０．７Ｖ、即ち、
トランジスタＴ１およびＴ２のスレショルド電圧が互い
に大きく異なっている場合の値が計算されている。表２
が示すように、総転送電荷は、予想された通り、Ｕ_S＝
０．５Ｖ（即ち、Ｕ_S＋Ｕ_Ref＝３Ｖ）の場合、＋Ｃ_i
＊０．５Ｖとなり、トランジスタのスレショルド電圧Ｕ
ｔｈ１およびＵｔｈ２の大きさの違いによる影響は全く
なく、これは式（５）からも理解できるように大きさに
よる違いは、完全に除去されている。また、Ｕ_S＝−
０．５Ｖ、即ち、Ｕ_S＋Ｕ_Ref＝２Ｖの場合、転送総電
荷量は、−Ｃ_i＊０．５Ｖとなり、即ち、負となり、従
って本発明による回路は、また、負の信号電圧でも作動
する（Ｕ_S＜０、即ち、Ｕ_S＋Ｕ_Ref＜Ｕ_Ref）。

【００６２】図１５の回路でクロック段１から６まで
は、表２の値にて、１００ｋＨｚの周波数にて繰り返
し、即ち、サンプリング周波数が１００ｋＨｚであると
し、コンデンサの値Ｃ_i＝５ｐＦおよびＣ₀＝２０ｐＦ
とすると（μの時間で積分するには最も高い値）を使用
するとすると、回路は、電源電圧ＶＤＤからほんの５ｘ
１０^-12ｘ１１．３の電荷を必要とするだけである。１
０μｓの時間で、即ちほんの５μＡの平均電流であり、
これは、（図２のような）演算増幅器で一般的な１００
から２００μＡの消費電流に比較すると極めて低い。

【００６３】

【表１】

【００６４】

【表２】

【００６５】図２１は、以上述べた回路との本発明によ
る比較例による回路であり、図２１は、更に図２２、２
３、２４、２５にて各クロック段を示すために回路部品
に細分される。この回路は、図１５の回路とは、トラン
ジスタＴ１が、ＰＮＰトランジスタの代わりにＮＰＮト
ランジスタが使用され、更にこの回路で実行される方法
では、高い（正の）電源電圧ＶＤＤからの予備充電がな
く、従って、必要なクロック段が低減される。図２１の
回路では、クロック段１の期間で、スイッチＳ１１、Ｓ
１３およびＳ１４が閉じ、従って、サンプリングコンデ
ンサＣ_iは、基準電圧Ｕ_Refを基準として印加された入
力信号電圧Ｕ_Sより、トランジスタＴ１のベースエミッ
タ接合電圧Ｕｔｈ１の量だけ低い電圧に、即ち、以下の
電圧に充電される。Ｕ¹ _Ci＝Ｕ¹ _S＋Ｕ_Ref−Ｕｔｈ１（７）

【００６６】これは図２２に示される。図２３は、クロ
ック段２に関係する回路部品である。クロック段２で
は、スイッチＳ１５およびＳ１６が閉じ、従って、サン
プリングコンデンサＣ_iは、トランジスタＴ２のベース
エミッタ接合のスレショルド電圧Ｕｔｈ２だけ、サンプ
リングコンデンサＣ_iが放電するまで、従って放電が終
了するまで、トランジスタＴ２のベース電流を供給す
る。これにより電荷の幾らかは、次式で示される電荷が
積分コンデンサＣ₀に転送されるように、サンプリング
コンデンサＣ_iの電圧がＴｔｈ２まで低減するまで、サ
ンプリングコンデンサＣ_iから積分コンデンサＣ₀に転
送される。 ΔＱ²＝Ｃ_i（Ｕ_S＋Ｕ_Ref−Ｕｔｈ１−Ｕｔｈ２）（８）

【００６７】クロック段３では、スイッチＳ１２、Ｓ１
３およびＳ１４は、閉じ（図２４）、従って、サンプリ
ングコンデンサＣ_iは、トランジスタＴ１を通じて基準
電圧Ｕ_Refに接続され、サンプリングコンデンサＣ_iは
充電され、次式の電圧値となる。Ｕ³ _Ci＝Ｕ_Ref−Ｕｔｈ１（９）

【００６８】クロック段４では、スイッチＳ１７および
Ｓ１８が閉じ（図２５）、従って、サンプリングコンデ
ンサＣ_iは、トランジスタＴ２のベースエミッタ接合の
スレショルド電圧Ｕｔｈ２だけ、サンプリングコンデン
サＣ_iが放電するまで、従って放電が終了するまで、ト
ランジスタＴ２のベース電流を供給する。今、負の電荷
が積分コンデンサＣ₀に加えられ、従ってＣ_iの電圧が
Ｕｔｈ２の値に低減されるまで、この負の電荷は、サン
プリングコンデンサＣ_iを通じて放電され、積分コンデ
ンサＣ₀に印加された負の電荷は、以下のようになる。 ΔＱ⁴＝−Ｃ_i（Ｕ_Ref−Ｕｔｈ１−Ｕｔｈ２）（１０）

【００６９】クロック段１から４までの期間に回路の出
力に転送され、積分コンデンサＣ₀により放出された総
電荷量は、式（８）および（１０）の合計となり、即ち ΔＱ^1-4＝Ｃ_i（Ｕ_S＋Ｕ_Ref−Ｕ_Ref）＝Ｃ_iＵ_S （１１）これは、正の積分回路である。積分の符号は、クロック
段２から４の実行順序を変更することによって負とする
ことが可能であり、従って、クロック段４での動作は、
クロック段１の後になされ、クロック段２の動作は、ク
ロック段３の後になされる。上式（８）および（１
０）、従って式（１１）の符号は変更される（正は、負
に、負は正となる）。図２１に示される回路のクロック
信号は、図２６に表示され、各クロック段の信号がオン
（信号パルス）のとき、図２１のスイッチのどれが閉じ
て（即ち、導通して）いるかを説明している。

【００７０】図２７は、電流を制御する能動素子がＭＯ
Ｓトランジスタである、図２１に対応した回路を示し、
ここでＭＯＳトランジスタは、Ｎチャンネルである。本
発明による方法および回路において、ＰＭＯＳトランジ
スタもまた能動素子として利用可能である。

【００７１】図２７の回路は、四つのクロック段１から
４までの各期間中の動作に関係する成分を回路図として
示す図２８、２９、３０および３１を参照して以下に説
明される。図２７による回路では、スイッチＳ２１、Ｓ
２２、Ｓ２３およびＳ２４が閉じ（スイッチＳ２１およ
びＳ２４は回路から省かれ）、サンプリングコンデンサ
Ｃ_iは、トランジスタＴ１のスレショルド電圧の量だ
け、即ちゲート／ソース電圧Ｕｔｈ１だけ充電されて、
基準電圧Ｕ_Refを基準として印加された入力信号電圧Ｕ
_Sより低い電圧に、即ち、以下の電圧に充電される：Ｕ¹ _Ci＝Ｕ¹ _s＋Ｕ_Ref−Ｕｔｈ１（１２）

【００７２】これは、図２８に示される。図２９は、ク
ロック段２に関係する回路部品を示す。クロック段２で
は、スイッチＳ２６、Ｓ２７およびＳ２８が閉じ、従っ
て、サンプリングコンデンサＣ_iにより、ゲート／ソー
ス電圧がトランジスタＴ２に生成されて、サンプリング
コンデンサＣ_iが、トランジスタＴ２のゲート／ソース
接合のスレショルド電圧Ｕｔｈ２まで放電するまで、即
ち、電流を停止するまで、電流が正の電源電圧ＶＤＤか
ら積分コンデンサＣ₀に流れることを可能としている。
電荷の幾らかは、Ｃ_iの電圧が値Ｕｔｈ２に低減するま
で、サンプリングコンデンサＣ_iから積分コンデンサＣ
₀へ導かれ、従って、以下の電荷が積分コンデンサＣ₀
へ転送される： ΔＱ²＝Ｃ_i（Ｕ_S＋Ｕ_Ref−Ｕｔｈ１−Ｕｔｈ２）（１３）

【００７３】クロック段３では、スイッチＳ２１、Ｓ２
３、Ｓ２４およびＳ２５が閉じ（図３０）、従って、サ
ンプリングコンデンサＣ_iは、トランジスタＴ１を通じ
て基準電圧Ｕ_Refに接続され、こうしてＣ_iを以下の電
圧に充電する。Ｕ³ _Ci＝Ｕ_Ref−Ｕｔｈ１（１４）

【００７４】クロック段４では、スイッチＳ２６、Ｓ２
９およびＳ３０が閉じ（図３１）、従って、サンプリン
グコンデンサＣ_iにより、ゲート／ソース電圧がトラン
ジスタＴ２のために生成し、サンプリングコンデンサＣ
_iが、Ｔ２のゲート／ソース接合のスレショルド電圧Ｕ
ｔｈ２まで放電されるまで、即ち、放電を終了するま
で、積分コンデンサＣ₀から負の電源電圧ＶＳＳまでサ
ンプリングコンデンサＣ _iを通じて電流が流れることを
可能としている。ここに、負の電荷が積分コンデンサＣ
₀に以下のように加算する： ΔＱ⁴＝−Ｃ_i（Ｕ_Ref−Ｕｔｈ１−Ｕｔｈ２）（１５）

【００７５】積分コンデンサＣ₀より放出され、クロッ
ク段１から４で回路の出力に転送される電荷総量は、式
（１３）および（１５）の合計となる。即ち、 ΔＱ^1-4＝Ｃ_i（Ｕ_S＋Ｕ_Ref−Ｕ_Ref）＝Ｃ_iＵ_S （１６）これは、正の積分回路である。積分の符号は、クロック
段２と４の間の実行順序を変更することによって、負と
することも可能であり、従って、クロック段４の動作
は、クロック段１の後に実行され、クロック段２の動作
は、クロック段１の後に実行される。式（１３）および
（１５）と対応する式（１６）の符号は、変更される
（正は負に、負は正に）。図３２は、図２７で示される
回路のクロック信号を示し、各クロック段の信号がオン
（信号パルス）のとき、図２７のどのスイッチが閉じて
いるか（即ち導通しているか）をリストにしている。

【００７６】式（７）から（１０）および（１２）から
（１５）で理解できるように、電荷の転送（ここでは、
電荷の転送は、上述のように、まずサンプリングコンデ
ンサＣ_iへの電荷の転送、次に積分コンデンサＣ₀への
転送を意味する）は、回路において、条件Ｕ_S＋Ｕ_Ref＞Ｕｔｈ１＋Ｕｔｈ２（１７）に基づき、可能であり、即ち、信号電圧Ｕ_Sおよび基準
電圧Ｕ_Refの合計（即ち、基準電圧Ｕ_Refに対して印加
された信号電圧Ｕ_S）がトランジスタＴ１およびＴ２の
スレショルド電圧（ベースエミッタ接合電圧）の合計よ
りも０Ｖ電位にを基準として高くあるべきである。以上
に理由により、図２１または２７の回路は、図１５から
２０の回路よりも狭い電圧範囲で機能するが、図２１及
び２７の回路は、予備充電段階が不要であり、従って、
操作は、より少ない量のクロック段で実行され、図１５
から２０で示される回路よりも大幅に低い電流消費とな
る。図２１での回路は、より高速で動作し、ＰＮＰトラ
ンジスタと比較しＮＰＮトランジスタでより容易に構成
される。

【００７７】トランジスタＴ１およびＴ２に、異なった
ＮＰＮおよびＰＮＰトランジスタか、または同じＮＰＮ
トランジスタを選択するか、あるいは、ＮＰＮトランジ
スタ一つのみか、ＭＯＳトランジスタが使用されるか
は、回路の電圧の範囲と、速度といった回路に設定され
た要求条件による。電力消費と積分の容易さの観点から
は、ＭＯＳ設計が好ましく、高速度および低雑音レベル
を得るために、ＮＰＮトランジスタの使用がよい方法で
ある。本発明においては、例えば、バイポーラトランジ
スタやＭＯＳトランジスタといった種々のトランジスタ
を使用可能であり、従って、異なったトランジスタのそ
れぞれの電極には異なった名称が使用される。本発明
は、図３３に関係して後述されるように、一つの電荷転
送を制御するトランジスタのみで実現可能であり、本発
明の、請求の範囲では、一般にトランジスタ一つに関
し、電極は、以下のように呼称される：ベース（バイ
ポーラ）およびゲート（ＭＯＳ）の一般名称は、制御電
極であり、コレクタ（バイポーラ）およびドレーン（Ｍ
ＯＳ）の一般名称は、電流収集電極であり、エミッタ
（バイポーラ）およびソース（ＭＯＳ）の一般名称は、
電流供給電極である。

【００７８】図２１に示されている回路の電荷転送の要
約が、表３（表１に対応）に示されている。電流消費
は、前述の例の値Ｃ_i＝５ｐＦ、Ｃ₀＝２０ｐＦ、繰り
返し周波数１００ｋＨｚを使用して可能であり、他の値
を以下に示す。Ｕ_S＝０Ｖ、Ｕ_Ref＝２．５Ｖ、（Ｕｂｅ１＝）Ｕｔｈ
１＝０．４Ｖ、（Ｕｂｅ２＝）Ｕｔｈ２＝０．７Ｖここで、電源電圧ＶＤＤから１０μｓで２．１＊１０
^-11の電荷が放出され、これは２．０μＡの平均電流に
相当する。

【００７９】

【表３】

【００８０】図３３は、トランジスタ一つのみを用いて
本発明が如何に実行されるかを示す。本発明による方法
は、図２１での設計でトランジスタＴ１およびＴ２の電
極を統合してすることによって、トランジスタＴ２とし
てここで選ばれたトランジスタ一つのみで実現可能であ
り、従って、図３３の設計は、スイッチＳ２０が更に追
加され（図２１で、トランジスタＴ２のベースとサンプ
リングコンデンサＣ_iの正の電極との間に加えることも
可能であるが、図２１での設計ではその必要はない）、
更に、Ｓ１５は、クロック段２および３の期間に閉じら
れるような設計となっていて、トランジスタＴ２のコレ
クタは、クロック段１から３の期間は、正の電源電圧Ｖ
ＤＤに接続される。そうでないと、図３３の回路は、一
つのトランジスタＴ２のみが能動素子である以外は、図
２１の回路のように作動する。図３４は、図３３の回路
のクロック信号を示し、各クロック段の信号がオン（信
号パルス）のとき、図３３のスイッチのどれが閉じるか
（即ち、導通するか）をリストしている。図２１の回路
から理解できるように、電荷転送制御のトランジスタ一
つの助けによってのみ作動する回路が実現可能であり、
トランジスタＴ１およびＴ２の電極を接続し、スイッチ
を追加し、図３３の手順に対応したスイッチのクロック
を変更することにより、図１５および２７による回路も
またトランジスタ一つのみを使用して同様に実現できる
ことは当業者には明白である。

【００８１】

【発明の効果】上述の発明の設計例に関する共通の特徴
は、特許出願ＦＩ−９０４２８１での発明でなされるよ
うには、負および正の電荷は、異なったトランジスタで
分離して処理されず、それに代えて、電荷は、入力信号
電圧Ｕ_Sの極性（正と負）にかかわらず、以上説明した
クロック段に従って両方のトランジスタで処理される。
従って、式（５）、（１１）および（１６）から理解で
きるように、スレショルド値の効果が除去されるので、
トランジスタのスレショルド値に於ける電位差は、信号
処理に影響を与えることはない。

【００８２】本発明の方法および信号処理回路で、信号
電圧の積分が実行される。本方法および回路の助けによ
り、信号処理の他の形式も実行可能である。

【００８３】信号を表わす電荷を、回路で発生する電流
消費無しに、増減することは、信号サンプルの和および
差を計算するための基本的な処理である。この回路によ
り、当業者は、異なった信号の値を互いに加算したり減
算したり、信号の積分および微分およびこれらの和また
はこれらのいずれかを実行可能である。例えば、二つの
信号Ｕ_S1とＵ_S2との加算は、第一の信号Ｕ_S1に本発明に
よる計測をまず実行し、その後同じ計測を第二の信号Ｕ
_S2に実行することによりなされる。二つの信号Ｕ_S1とＵ
_S2との差は、第一の信号Ｕ_S1に本発明による計測を実行
し、その後、既に説明したように二つの段の実行順序を
変更することで、第二の信号Ｕ_S2に関して本発明による
逆の積分の計測を実行することでなされる。

【００８４】本発明の構成によるフィルタを形成し、回
路に電源電圧ＶＤＤ、Ｕ_Ref、ＶＳＳ、スイッチの制御
電圧および（本発明の回路が半導体上の集積回路として
実現されている場合は）半導体材料の基板電圧を備え、
従って、希望する信号電圧範囲内での電流通電が可能で
あり、回路の全ノッチ電圧が希望限界内に維持され、負
のノッチ電圧を含んで、回路の動作を可能としている。
更に、スイッチの制御を、回路に伴うキャパシタンス成
分の効果を最小にするように、構成することが可能であ
る。

【００８５】低電流消費に加えて、本発明は、正の電源
電圧ＶＤＤでの変動が、実際上、信号にはほとんど接続
されない。この回路は、クロック信号を停止すると完全
に無電流となり、開始遅延なしにクロック信号を開始す
ることで全動作状態となる。

【００８６】本発明は、以上の例に限定されず、当業者
の知識の範囲内にて請求の範囲内で適応される。

【００８７】本発明による方法および信号処理は、フィ
ルタ、特に積分器で形成されるフィルタに使用され、本
発明の好適な実施例は、集積回路または集積回路の要素
である。本発明による信号処理回路は、集積回路として
最小の大きさとなり、電力をほとんど必要とせず、低雑
音回路であり、例えば、これらより形成されたフィルタ
が、例えば、中間周波および検波に現在使用されている
セラミックフィルタの代わりに利用される無線受信機な
どの無線電話に最適である。本発明が無線電話に使用さ
れるときは、スイッチの制御信号は、例えば、クロック
発生器の助けにより、無線電話の局部発振周波数から形
成できる。無線電話での局部発振周波数の上述のスイッ
チの制御信号の生成は、当業者に既知であり、詳細には
説明しない。

【図面の簡単な説明】

【図１】従来の電流を連続的に消費する積分回路の図で
ある。

【図２】従来の電流を連続的に消費する積分回路の図で
ある。

【図３】静的な電流を消費しない方法の一段階を原理的
な回路図により示す図である。

【図４】静的な電流を消費しない方法の一段階を原理的
な回路図により示す図である。

【図５】静的な電流を消費しない方法の一段階を原理的
な回路図により示す図である。

【図６】バイポーラ・トランジスタにより静的な電流を
消費しない電圧積分の実現例を示す図であって、その一
動作段階における基本的部品を示すものである。

【図７】バイポーラ・トランジスタにより静的な電流を
消費しない電圧積分の実現例を示す図であって、その一
動作段階における基本的部品を示すものである。

【図８】バイポーラ・トランジスタにより静的な電流を
消費しない電圧積分の実現例を示す図であって、その動
作段階における電圧グラフを示すものである。

【図９】バイポーラ・トランジスタにより静的な電流を
消費しない電圧積分の実現例を示す図であって、その一
動作段階における基本的部品を示すものである。

【図１０】バイポーラ・トランジスタにより静的な電流
を消費しない電圧積分の実現例を示す図であって、その
一動作段階における基本的部品を示すものである。

【図１１】本発明の好適な実施例に係る反転積分回路の
回路図である。

【図１２】図１１に示す回路の動作を示す図であって、
（ａ）は、該積分回路の各種動作段階においてサンプリ
ングキャパシタに作用する信号電圧を示すものであり、
（ｂ）は、該積分キャパシタに作用する電圧を示すもの
である。

【図１３】図１１に示す反転積分回路の回路図（積分セ
ルとして、理想的なＣＭＯＳスイッチを使用）である。

【図１４】図１３の理想的なスイッチの原理設計図（Ｅ
ＰＲＯＭトランジスタの形で）である。

【図１５】本発明による積分回路の全体を示す回路図で
ある。

【図１６】図１５の回路の動作の一例として各クロック
段を表形式で表示したものである。

【図１７】クロック段１および２の期間で図１５の回路
の動作に関係する基本的な構成部品を示す図である。

【図１８】クロック段３の期間での図１５の回路の動作
に関係する基本的な構成部品を示す図である。

【図１９】クロック段４および５の期間での図１５の回
路の動作に関係する基本的な構成部品を示す図である。

【図２０】クロック段６の期間での図１５の回路の動作
に関係する基本的な構成部品を示す図である。

【図２１】本発明の第２実施例を示す図である。

【図２２】図２１で示された入力信号のサンプリングに
関係する回路部品を示す図である。

【図２３】図２１の積分コンデンサへの信号電荷の転送
に関係する回路を示す図である。

【図２４】図２１に示された基準電圧からのサンプリン
グに関する回路部品を示す図である。

【図２５】図２１に示されている基準電圧の電荷サンプ
ルを積分コンデンサに転送することに関係する回路部品
を示す図である。

【図２６】図２１でのクロック段を示す図である。

【図２７】ＭＯＳトランジスタで実現された、本発明に
よる電圧積分法を示す図である。

【図２８】四つのクロック段の期間での図２７で示され
た各クロック段の動作に関連する回路部品を示す図の一
つである。

【図２９】四つのクロック段の期間での図２７で示され
た各クロック段の動作に関連する回路部品を示す図の一
つである。

【図３０】四つのクロック段の期間での図２７で示され
た各クロック段の動作に関連する回路部品を示す図の一
つである。

【図３１】四つのクロック段の期間での図２７で示され
た各クロック段の動作に関連する回路部品を示す図の一
つである。

【図３２】図２７でのクロック段を示す図である。

【図３３】一つのトランジスタで実現された本発明の設
計を示す図である。

【図３４】図３３のクロック段を示す図である。

【符号の説明】

Ｃｉ…サンプリングコンデンサＣｏ…積分コンデンサＩｓ…供給電源Ｓ…検知器ｓ１〜ｓ６７…スイッチＴ１，Ｔ２…トランジスタＵｂｅ…ベース・エミッタ電圧ＵRef …基準電圧Ｕｓ…入力信号Ｖｄ…負の電源電圧Ｖｓ…正の電源電圧

Claims

【特許請求の範囲】

【請求項１】信号を処理するための回路であって、サンプリングキャパシタンスと；蓄積キャパシタンス
と；入力信号を提供する手段と；一方の側で予め設定さ
れた制限値により限定される加算信号を提供するように
選択された予め設定された基準信号に入力信号を加算す
る手段と；前記加算信号を表わす電荷量を前記サンプリ
ングキャパシタンスに転送し、前記サンプリングキャパ
シタンスに転送された電荷を表わす電荷量を前記蓄積キ
ャパシタンスへ転送し、前記基準信号を表わす電荷量を
前記サンプリングキャパシタンスへ転送し、前記基準信
号を表わす前記サンプリングキャパシタンスへ転送され
た電荷量に対して同じ大きさで逆の極性の電荷量を前記
蓄積キャパシタンスへ転送するための手段と；を含んで
なる信号処理回路。
【請求項２】転送のための前記手段は、独立に、サン
プリングキャパシタンスへ前記加算信号を接続し、前記
蓄積キャパシタンスへ前記サンプリングキャパシタンス
を接続し、前記サンプリングキャパシタンスへ前記基準
信号を接続し、前記蓄積キャパシタンスを電荷の量を供
給するための手段へ接続するためのスイッチング素子を
含むことを特徴とする、請求項１に記載の回路。
【請求項３】前記スイッチング素子は能動素子を含
む、請求項２に記載の回路。
【請求項４】前記能動素子は、トランジスタを含み、
前記加算信号の前記予め設定された制限値は、前記トラ
ンジスタの制御電極に前記加算信号を印加すると、前記
トランジスタが作動するように選択される、請求項３に
記載の回路。
【請求項５】前記能動素子は、トランジスタを含み、
前記トランジスタの前記制御電極は、前記サンプリング
キャパシタンスに接続され、前記サンプリングキャパシ
タンス上の電荷が予め設定された低い大きさに達したと
き、前記トランジスタが停止するようになっている、請
求項３に記載の回路。
【請求項６】前記スイッチング素子は、各電荷転送の
完了にて回路に流れる電流が停止するように制御され
る、請求項２から請求項５までのいずれか１項に記載の
回路。
【請求項７】転送のための前記手段は、前記加算信号
のより正の制限値よりもより正の電圧源を含む、請求項
１から請求項６までのいずれか１項に記載の回路。
【請求項８】転送のための前記手段は、前記加算信号
のより負の制限値よりもより負の電圧源を含む、請求項
１から請求項７までのいずれか１項に記載の回路。
【請求項９】信号を処理するための方法であって、入力信号を提供し；一方の側で予め設定された制限値に
より限定される加算信号を提供するように選択された予
め設定された基準信号に前記入力信号を加算し；前記加
算信号を表わす電荷量をサンプリングキャパシタンスへ
転送し；前記サンプリングキャパシタンスに蓄積された
電荷を表わす電荷量を、予め設定された時間に加算キャ
パシタンスに転送し；前記基準信号を表わす電荷量を前
記サンプリングキャパシタンスへ転送し；前記基準信号
を表わす前記サンプリングキャパシタンスへ転送された
電荷量に対して同じ大きさで逆の極性の電荷量を前記蓄
積キャパシタンスへ転送する；ことを含んでなる信号処
理方法。
【請求項１０】前記転送のステップは、各電荷転送の
終了で電流が停止するように、スイッチング素子を逐次
作動させるステップを含む、請求項９に記載の方法。