KR900012173A - 정밀부품이 요구되지 않는 아날로그 신호 안정화장치 - Google Patents
정밀부품이 요구되지 않는 아날로그 신호 안정화장치 Download PDFInfo
- Publication number
- KR900012173A KR900012173A KR1019900000141A KR900000141A KR900012173A KR 900012173 A KR900012173 A KR 900012173A KR 1019900000141 A KR1019900000141 A KR 1019900000141A KR 900000141 A KR900000141 A KR 900000141A KR 900012173 A KR900012173 A KR 900012173A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output
- time period
- input
- signal
- Prior art date
Links
- 230000006641 stabilisation Effects 0.000 title 1
- 238000011105 stabilization Methods 0.000 title 1
- 230000008878 coupling Effects 0.000 claims 55
- 238000010168 coupling process Methods 0.000 claims 55
- 238000005859 coupling reaction Methods 0.000 claims 55
- 238000000034 method Methods 0.000 claims 8
- 230000004044 response Effects 0.000 claims 8
- 230000007547 defect Effects 0.000 claims 5
- 230000009467 reduction Effects 0.000 claims 4
- 230000008859 change Effects 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 2
- 230000003321 amplification Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010791 quenching Methods 0.000 claims 1
- 230000000171 quenching effect Effects 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers for addition or subtraction
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도, 제3도, 제8도, 제10도 제11a도 제21도 및 제22도는 본 발명에 따른 아날로그 계산장치의 개략선도 제4도는 본 발명과 함께 사용하는 아날로그 스위치의 개략선도.
Claims (91)
- 제1 아날로그 입력신호(a11)의 값에 제2 아날로그 입력신호(a12)의 값을 빼고 제3아날로그 입력신호(a13)의 값을 더함으로써 주어지는 값을 갖는 아날로그 출력신호(a9)를 발생시키기 위해, 각각 값을 갖는 제1 및 제2계산수단 아날로그 입력신호와 함께 사용되고, 상기 제2계산수단 아날로그 입력신호의 상기 값과 상기 제1계산수단 아날로그 입력신호의 상기 값의 단일 값 함수를 더한 것과 같은 값을 갖는 계산수단 아날로그 출력신호를 발생시키는 계산수단과, 상기 신호(a12)가 상기 제2 계산수단 아날로그 입력신호로서 제공되고 신호(a0)가 상기 제1 계산수단 아날로그 입력신호로서 제공될 때, 제1시간 주기에서, 상기 계산수단이 상기 계산수단 아날로rm 출력신호로서 상기 신호(ai1)의 상기 값과 사실상 갖는 신호를 발생시키도록 하는 값을 갖는 아날로그 신호(a0)를 결정하며, 제1시간 주기에 후속하는 제2시간 주기에서 상기 신호 (a0) 상기 제1 계산수단 아날로그 입력신호로서 제공하고 상기 신호(a13)를 상기 재1계산수단 아날로그 입력신호로서 제공하는 제어수단으로 이루어지며, 상기 출력신호 (a0)는 상기 제2시간 주기동안 상기 계수 수단 아날로그 출력신호로서 발생되는 것을 특징으로 하는 아날로그 산술장치.
- 제1항에 있어서, 상기 계산수단이, 전류(Ⅰ)를 상기 제1계산수단 아날로그 입력신호의 값의 함수로서 발생시키는 수단과, 상기 계산수단 아날로그 출력신호로서 상기 제2 계산수단 아날로그 입력신호의 전압값 함수와 상기 전류(Ⅰ)의 전압값 함수의 합과 같은 값을 갖는 신호를 발생시키는 수단으로 이루어지는 것을 특징으로 하는 아날로그 산술장치.
- 제1항에 있어서, 상기 신호(ai1, ai2, ai3, a0)와 상기 제2단계산수단 아날로그 입력신호와 상기 계산수단 아날로그 출력신호 모두 전압 신호이며, 상기 계산수단이, 상기 제1 계산수단 아날로그 입력신호의 값의 함수로서 전류(Ⅰ)를 발생시키는 조정가능한 전류 소오스 수단과, 상기 계산수단 아날로그 출력신호로서 상기 제2계산 수단 아날로그 입력신호의 전압과 상기 전류(Ⅰ)의 전압값 함수의 합과 같은 전압을 갖는 신호를 발생시키는 출력발생 수단으로 구성되는 것을 특징으로 하는 아날로그 산술장치.
- 제3항에 있어서, 상기 출력발생 수단이, 상기 전류(Ⅰ)를 수용하기 위해 커플링되는 제1단자와 제2단자를 갖춘 저항기와, 상기 제2계산수단 아날로그 입력신호의 상기 전압을 상기 저항기의 상기 제2단자에 인가하는 전압기준 수단으로 구성되는 것을 특징으로 하는 아날로그 산술장치.
- 제4항에 있어서, 상기 전압기준 수단이, 상기 저항기의 상기 제2단자에 커플링되는 출력부와 입력부를 구비하는 전압 플로우어와, 상기 전압 플로우어의 상기 입력부에 상기 제1시간 주기동안 상기 ai2아날로그 입력신호의 상기 전압을 커플링하고 상기 제2시간 주기동안 상기 ai3아날로그 입력신호의 상기 전압을 커플링 하는 수단으로 구성됨을 특징으로 하는 아날로그 산술장치.
- 제3항에 있어서, 상기 출력발생 수단이, 상기 전류(Ⅰ)를 수용하기 위해 커플링되는 제1단자와 제2단자를 갖춘 저항기와, 상기 제2계산수단 아날로그 입력신호의 상기 전압을 상기 저항기의 상기 제1단자에 인가하는 전압기준 수단으로 구성되는 것을 특징으로 하는 아날로그 산술장치.
- 제6항에 있어서, 상기 전압기준 수단이, 상기 저항기의 상기 제1단자에 커플링되는 제1입력부, 제2입력부, 및 상기 저항기의 상기 제2단자에 커플링되는 출력부를 구비하는 연상증폭기와, 상기 연산증폭기의 상기 제2입력부에, 상기 제1시간주기동안 상기 ai2 아날로그 입력신호의 상기 전압을 커플링하고 상기 제2시간 주기동안 상기 ai3아날로그 입력신호의 상기 전압을 커플링하는 수단하는 구성되는 것을 특징으로 하는 아날로그 산술장치.
- 제1항에 있어서, 상기 제어수단이 상기 제1시간 주기동안 상기 제2계산수단 아날로그 입력신호로서 상기 신호(ai2)를 제공하는 수단과, 값을 갖는 제어신호를 상기 제1계산수단 아날로그 입력신호로서 제공하고 상기 계산수단 아날로그 출력신호의 상기 값이 상기 신호(ai1)의 상기 값과 사실상 동일해 질 때까지 상기 제1시간 주기동안 상기 제어신호의 상기 값을 조정하는 귀환수단과, 상기 제2시간 주기동안 상기 제1계산수단 아날로그 입력신호로서 상기 신호(a0)를 유지하는 수단과, 상기 제2시간주기동안 상기 제2계산수단 아날로그 입력신호로서 상기 신호(ai3)를 제공하는 수단으로 구성되며, 상기 신호(a0)는 상기 계산수단 아날로그 출력신호의 상기 값이 상기 신호(ai2)의 상기 값과 사실상 같을 때 상기 제어신호로서 결정되는 것을 특징으로 하는, 아날로그 산술장치.
- 제8항에 있어서, 상기 귀환수단이 상기 제1시간 주기 동안 상기 신호(ai1)를 수용하기 위해 커플링되는 제1입력부와 상기 제1시간 주기동안 상기 제어수단 아날로그 출력신호를 수용하기 위해 커플링되는 제2입력부와 상기 제어신호를 제공하는 출력부를 갖는 에러 증폭기로 구성되고, 상기 에러증폭기는 상기 아날로그 출력 신호(a0)의 정확성에 영향을 미치는 DC 오풋세을 가지며, 상기 장치가 상기 제1시간 주기에 후속하는 상기 DC 오프셋의 a0에 대한 효과를 소멸시키는 수단을 또한 구성하는 것을 특징으로 하는, 아날로그 산술장치.
- V1절점을 구비하며, 상기 V1절점에서 ei1-ei2+ei3(ei1, ei2, ei3는 입력전압)과 사실상 같은 출력전압을 발생시키기 위해 출력절점(Vref1)을 구비하여 제1시간 주기동안 제2기준 전압(ei2+eDC1(eDC1은 일정전압 오프셋이거나 0이다)에서 상기 제1시간 주기에 후속하는 제2시간 주기동안에는 제3기준전압(ei3+eDC1)에서 Vref1을 유지하는 제1기준전압 공급수단과, 상기 V1결정과 상기 Vref1결정간에 커플링되고 제 1 및 제 2 단자를 구비하는 제 1 저항기와 상기 제 1 시간 주기의 종지부에서 상기의 V1절점의 전압이 ei1과 사실상 같도록 상기 제1저항기내에 제1전류(Ⅰ1)를 설정하고 상기 제2시간 주기동안 상기 제1저항기 내에서 상기 제1전류(Ⅰ1)를 유지하는 제1전류 제어수단으로 구성되며, 상기 출력전압(e1)은 상기 제2시간 주기에서 V1절점의 전압이 것을 특징으로 하는 아날로그 산술 장치.
- 제10항에 있어서, 상기 제1전류제어수단이 상기 제1시간 주기동안 상기 ei1전압을 수용하기 위해 커플링되는 제1입력부, 상시 제1시간주기동안 상기 V1절점에 커플링되는 제2입력부, 및 출력부를 구비하는 에러증폭기와, 상기 에러 증폭기의 상기 출력부에 커플링되는 입력부 및 상기 제1시간주기동안 상기 입력부를 추적하고 상기 제2시간 주기동안 일정하게 유지하는 출력부를 구비하는 제1트랙/홀드 유니트와, 변화없는 전달함수, 상기 제1트랙/홀드 유니트의 상기 출력부에 커플링되는 제1 제어입력부, 및 상기 제1저항기의 상기 제1단자에 커플링되는 전류 출력부를 구비하는 제1조정가능 전류 소오스로 구성되는 것을 특징으로 하는 아날로그 산술장치.
- 제11항에 있어서, 상기 제1저항기의 상기 제1단자가 상기 V1절점이고, 상기 제1기준전압 공급수단이, 상기 Vref1절점인 출력부와 입력부를 구비하고, eDC1의 DC 오프셋을 갖는 제1전압 플로우어와, 상기 전압 플로우어의 상기 입력부에 커플링되는 출력부, 상기 ei2입력전압을 수용하기 위해 커플링되는 제2입력부를 갖는 스위칭 장치로 이루어지는 것을 특징으로 하는, 아날로그 산술장치.
- 제11항에 있어서, 상기 제1저항기의 상기 제2단자가 상기 V1절점이고, 상기 제1기준전압 공급수단이, 상기 저항기의 상기 제1단자에 커플링되는 제1입력부, 제2입력부 및 상기 저항기의 상기 제2단자에 커플링되는 출력부를 구비하고 eDC1의 DC 오프셋을 갖는 제1 연산증폭기와 상기 제1연산증폭기의 상기 제2입력부에 커플링되는 출력부, 상기 ei2입력전압을 수용하기 위해 커플링되는 제1입력부, 및 상기 ei3입력전압을 수용하기 위해 커플링되는 제2입력부를 구비하는 스위칭 장치로 구성되는 것을 특징으로 하는 아날로그 산술장치.
- 제11항에 있어서, 상기 장치가 V2절점을 또한 구비하고, 상기 에러 증폭기는 ei3의 정확성에 영향을 미치는 DC 오프셋를 가지며, 상기 장치가 상기 에러 증폭기의 상기 DC오프셋의 e0i에 대한 효과를 교정하는 출력전압(e2)을 상기 V2절감에서 발생시키는 교정장치를 추가로 구성하고, 상기 교정장치는, 일정 전압절감과 상기 V2절감과 상기 일정 전압 결점 간에 커플링되고 제 1 및 제2단자를 구비하는 제2저항기의 상기 제1조정가능 전류 소오스의 상기 전달함수와는 반대되는 사인을 갖는 경사가 있는 변함없는 전담함수를 갖고, 상기 제2시간 주기동안 상기 에러증폭기의 상기 출력부를 수용하기 위해 커플링되는 제어입력부를 구비하며, 상기 제2저항기 상기 제1단자에 커플링되는 전류출력부를 또한 구비하는 제2조정 가능 전류 소오스로 구성되며, 상기 에러증폭기의 상기 제1입력부는 상기 제2시간 주기동안 상기 V2절점에서 전압을 수용하기 위해 커플링되고 상기 에러 증폭기의 상기 제2입력부는 상기 제2시간 주기동안 상기 V0i1절점에 커플링된 상태를 유지하며 상기 출력전압(ei2)은 상기 제 2시간 주기의 종지부에서 상기 V2절점에서의 전압인 것을 특징으로 하는, 아날로그 산술장치.
- 제11항에 있어서, ei1-ei2+ei3-ei4+ei5(ei4,ei5는 추가된 입력전압)로 주어지는 출력전압(e2)을 V2절점에서 또한 발생시키기 위해 상기 장치가 출력절점(Vref2)을 구비하여 상기 제2시간 주기동안 제4기준전압(ei4+eDc2)(eDC2는 일정전압 오프셋이거나 0이다)으로 상기 Vref2절감을 유지하고 상기 제2시간 주기에 후속하는 제3시간 시간주기동안 제5기준전압(ei5+eDC2)로 상기 Vref2절점을 유지하는 제2기준전압 공급수단과, 상기 V2결점과 상기 Vref2절점간에 커플링되고 제1 및 제2단자를 갖는 제2저항기와, 상기 제1조정가능 전류 소오스의 상기 전달함수와는 반대되는 사인을 갖는 경사가 있는 변함없는 전달 함수에 따른 상기 제2전류 제어수단의 상기 신호입력부에 대한 신호에, 상기 제1 시간주기동안, 반응하는 제2전류(I2)를 상기 제2저항기내에 설정하고, 상기 제3시간주기동안 상기 제2전류(I2)를 상기 제2저항기내에 유지하기 위해, 상기 에러 증폭기의 상기출력부를 수용하기 위해 커플링되는 신호입력부 및 상기 제2저항기의 상기 제1단자에 커플링되는 전류 출력부를 구비하는 제2전류 제어수단으로 구성되며, 상기 에러증폭기의 상기 제1입력부는 상기 제2시간 주기동안 상기V2절점에서 전압을 수용하기 위해 커플링되고, 상기 에러증폭기의 상기 제2입력부는 상기 제2시간주기동안 상기 V0i절점에 커플링된 상태를 유지하며, 상기 출력전압(e2)은 상기 제3시간주기의 종지부에서 상기 V2절점에서의 전압인 것을 특징으로 하는 아날로그 산술장치.
- 제 15항에 있어서, 상기 제2전류 제어수단이, 제2전류 제어수단의 상기 신호입력부인 입력부 및 출력부를 구비하는 제2트랙/홀드 유니트와, 상기 제2트랙/홀드 유니트의 상기 출력부에 커플링되는 제어입력부 및 상기 제2전류 제어수단의 상기 전류 출력부인 출력부를 구비하는 제2조정가능 전류 소오스로 구성되는 것을 특징으로 하는 아날로그 산술장치.
- 제10항에 있어서, 상기 제1전류 제어수단이, 상기 제1시간 주기동안 상기 ei1전압을 수용하기 위해 커플링되는 제1입력부 및 상기 제1시간 주기동안 상기 V0i결점에 커플링되는 제2입력부를 구비하는 에러증폭기와, 상기 에러 증폭기의 상기 출력부에 커플링되는 입력부 및 상기 제1시간동안 상기 입력부를 추적하고 상기 제2시간 주기동안 일정하게 유지하는 출력부를 구비하는 제1트랙/홀드 유니트와, 출력부를 구비하여 상기 제1시간 주기동안 ± (ei1-ei2)의 상기 근사치를 제공하고 상기 제2시간 주기동안 ± (ei1-ei2)의 상기 근사치를 유지하 제1근사수단과, 제1 및 제2전압 입력부와 전류 출력부를 구비하며, 상기 제1 전압 입력부에서의 전압의 함수(Gil) 에 따라 반응하는 전류와 상기 제2전압 입력부에서의 전압의 함수(Gi2)에 따라 반응하는 전류의 합과 거의 같은 제1 전체 전류를 상기 전류 출력부에서 발생시키는는 제1 트랜스 콘덕턴스 변환기로 구성되며, 상기 제1 트랜스콘덕턴스 변환기의 상기 제1전압 입력부는 사어가 제1 트랙/홀드 유니트의 상기 출력부에 커플링되고, 상기 제1트랜스콘덕턴스 변환기의 상기 제2전압 입력부는 상기 제1근사수단의 상기 출력부에 커플링되며, 상기 제1트랜스콘덕턴스 변환기의 상기 전류 출력부는 상기 제1저항기의 상기 제1단자에 커플링되고, 상기 제1근사수단과 상기 함수(Gi1,Gi2)로 인해 상기 제1전체 전류와 (ei1-ei2)간의 관계가 변함없는 것을 특징으로 하는 아날로그 산술장치.
- 제17항에 있어서, 상기 함수(Gi1)가 주어진 입력전압용의 상기 함수(Gi2)보다 사실상 더 큰 크기를 갖는 것을 특징으로 하는 아날로그 산술장치.
- 제17항에 있어서, 상기 제1근사수단이 상기 ei1입력 전압에서 상기 ei2입력전압을 뺀 값의 한정된 정밀디지탈 표시를 발생시키고, 상기 디지탈 표시를 상기 제1시간주기 동안에 아날로그 신호(ei1-ei2)*((ei1-ei2)*는 상기 제1근사수단의 상기 출력부이다)로 변환하며 상기 제2시간주기동안 상기 신호 (ei1-ei2)*를 유지하는 것을 특징으로 하는, 아날로그 산술장치.
- 제17항에 있어서, 상기 제1근사수단이 상기 제1시간 주기동안(ei1-ei2)에 거의 비례하는 전압을 수용하기 위해 커플링되는 전압 출력부 및 한정된 정밀 디지탈 출력부를 구비하는 아날로그/ 디지탈 변환기와, 출력부를 구비하여 상기 제1시간 주기동안 상기 아날로그/ 디지탈 변환기의 디지탈 출력부를 상기 출력부에 연결하고 상기 제1시간 주기동안 상기 아날로그/ 디지탈 변환기에 의해 발생되는 디지탈 출력을 상기 제2시간 주기동안 상기 출력 부상에서 유지하는데 래치수단과, 상기 래치수단의 상기 출력부에 커플링되는 디지탈 입력부 및, 상기 제1근사수단의 상기 출력부인 아날로그 출력부를 구비하는 디지탈/아날로그 변환기로 구성되는 것을 특징으로 하는, 아날로그 산술장치.
- 제20항에 있어서, 상기 함수(Gi1)가 주어진 입력 전압용의 상기 함수(Gi2)보다 사실상 더 큰 크기를 갖는 것을 특징으로 하는, 아날로그 산술장치.
- 제15항에 있어서, 상기 제2전류 제어수단이, 상기 애러 증폭기의 상기 출력부에 커플링되는 입력부 및 상기 제2시간 주기동안 상기 입력부를 추적하고 상기 제3시간 주기동안 일정하게 유지하는 출력부를 구비하는 제2 트랙/홀드 유니트와, 출력부를 구비하여, 상기 제2시간 주기동안 ± (e0i-ei4)의 근사치를 제공하고 상기 제3시간 주기동안 ± (e0i-ei4)의 상기 근사치를 유지하는 제2근사수단과, 제1 및 제2전압 입력부와 전류 출력부를 구비하며, 상기 제1전압 입력부에서의 전압의 함수(G2i1)에 따라 반응하는 전류와 상기 제 2 전압 입력부에서의 전압의 함수(G22)에 따라 반응하는 전류의 합과 거의 같은 제2전체 전류를 상기 전류 출력부에서 발생시키는 제2트랜스콘덕턴스 변환기로 구성되며, 상기 제2트랜스콘덕턴스 변환기의 상기 제1전압 입력부는 상기 제2트랙/홀드 유니트의 상기 출력부에 커플링되고, 상기 트랜스콘덕턴스 변환기의 상기 제2전압 입력부는 상기 제2근사수단의 상기 출력부에 커플링되며, 상기 제2트랜스콘덕턴스 변환기의 상기 전류 출력부는 상기 제2저항기의 상기 제1단자에 커플링되고, 상기 제2근사수단과, 상기 함수(G21,G22)로 인해 상기 제2전체 전류와(e0i-ei1)간의 관계가 변함없는 것을 특징으로 하는, 아날로그 산술장치.
- 제22항에 있어서, 상기 함수(G21)가 주어진 입력 전압용의 상기 함수 (G22)보다 사실상 더 큰 크기를 갖는 것을 특징으로 하는 아날로그 산술장치.
- 제10항에 있어서, ei1-ei2+ei3-ei4+ei5(ei4,,ei5는 추가된 입력전압)에 의해 주어진 출력전압(e0i)을V2결점에서 또한 발생시키기 위해, 상기 제1전류 제어수단이, 상기 제1시간 주기동안 상기 ei1전압을 수용하기 위해 커플링되는 제1입력부, 상기 제1시간 주기동안 상기 Vo1결점에 커플링되는 제2입력부, 및 출력부를 구비하는 에러증폭기와, 상기 에러 증폭기의 상기 출력부에 커플링되는 입력부 및 상기 제1시간 주기동안 상기입력부를 추적하고 상기 제2시간 주기동안 일정하게 유지하는 출력부를 구비하는 제1트랙/홀드 유니트와, 출력부를 구비하여, 상기 제1시간 주기동안 ± (ei1-ei2)의 발생시키고 상기 제2시간 주기동안 ± (ei1-ei2)의 근사치를 유지하는 제1 근사수단과, 제 1 및 제2 전압 입력부와 전류 출력부를 구비하며, 상기 제1전압 입력부에서의 전압의 함수(Gi1)에 따라 반응하는 전류와 상기 제2전압 입력부에서의 전압의 함수(Gi2)에 따라 반응하는 전류의 합과 거의 같은 제1 전체 전류를 상기 전류 출력부에서 발생시키는 제1 트랜콘덕턴스 변환기로 구성되며, 상기 제1트랜스콘덕턴스 변환기의 상기 제1전압 입력부는 상기 제1트랙/ 홀드 유니트의 상기 출력부에 커플링되고, 상기 제1트랜콘덕턴스 변환기의 상기 제2전압 입력부는 상기 제1 근사수단의 상기 출력부에 커플링되며, 상기 제1트랜스콘덕턴스 변환기의 상기 전류 출력부는 상기 제1저항기의 상기 제1단자에 커플링되고, 상기 제1근사수단과, 상기 함수(Gi1,Gi2)로 인해 상기 제1전체전류와 (eil-ei2)간의 관계가 변함이 없으며, 상기 장치가 출력절점(Vref2)을 구비하여 상기 제2시간 주기동안 제4기준전압(ei4+eDC2)(eDC2는 일정전압 오프셋이거나0이다)으로 상기 Vref2결점을 유지하고 상기 제2시간주기에 후속하는 제3시간 주기동안 제5기준전압(ei5+eDC2)으로 상기 Vref2결점을 유지하는데 제2기준전압 공급수단과, 상기 V2결점과 상기 Vref2결점간에 커플링되는 제2저항기와, 상기 에러 증폭기의 상기 출력부에 커플링되는 입력부 및 상기 제2시간 주기동안 상기 입력부를 추적하고 상기 제3시간주기동안 일정하게 유지되는 출력부를 구비하는 제2트랙/홀드 유니트와, 출력부를 구비하여, 상기 제2시간 주기동안 상기 제3시간동안의 ± (e0i-ei4)의 근사치를 발생시키는 제2근사수단과, 제 1 및 제2전압 입력부와 전류 출력부를 구비하여, 상기 제1전압 입력부에서의 전압의 함수(G21)에따라 반응하는 전류와 상기 제2전압 입력부에서의 전압의 함수(G22)에 반응하는 전류의 합과 거의 같은 제2전체 전류를 상기 전류 출력부에서 발생시키는 제2트랜스콘덕턴스 변환기로 또한 구성되며, 상기 제2트랜스콘덕턴스 변환기의 상기 제1전압 입력부는 상기 제2트랙/홀드 유니트의 상기 출력부에 커플링되며, 상기 제2트랜스콘덕턴스 변환기의 상기 제2전압 입력부는 상기 제2근사수단의 상기 출력부에 커플링되며, 상기 제2트랜스콘덕턴스 변환기의 상기 전류 출력부는 상기 제2저항기의 상기 제1단자에 커플링되고, 상기 제2근사수단과 상기 함수(G2i,G22)로 인해 상기 제2전체 전류와(C0i-ei4)간의 관계가 변함없는 것을 특징으로 하는 아날로그 산술장치.
- 제 24항에 있어서, 상기 함수(G21)가 주어진 입력 전압용의 상기 함수(G22)보다 사실상 더 큰 크기를 갖는 것을 특징으로 하는 아날로그 산출장치.
- ci1-ci2+ci3-ci4+ci5(ci1, ci2, ci3, ci4, ci5는 입력전압)의 같은 전압(e2)을 발생시키기 위해 V1절점, V2절점, 및 Vref2절점과, 상기 Vref4절점간에 커플링되고, 제1 및 제2단자를 구비하는 제1저항기와, 변함없는 전달함수를 가지고, 상기 제1저항기의 상기 제1단자에 커플링되는 전류 출력부를 구비하며, 제1제어입력부를 또한 구비하는 제1트랜스콘덕턴스 변환기와, 입력부 및 상기 제1트랜스콘덕턴스 변환기의 상기 제1제어 입력부에 커플링되는 출력부를 구비하며, 상기 출력부가 상기 입력부를 추적하는 트랙모드 및 상기 출력부가 일정하게 유지하는 홀드모드를 갖는 제1트랙/홀드 유니트와, 제1입력부, 상기 제1시간 주기동안 상기 Vo1절점에 커플링되는 제2입력부, 상기 제1시간 주기동안 상기 제1트랙.홀드 유니트의 상기 입력부에 커플링되는 출력부를 구비하는 에러 증폭기와, 상기 제2시간 주기동안 상기 에러 증폭기의 상기 출력부에 커플링되는 입력부 및 출력부를 구비하며, 상기 출력부가 상기 입력부를 추적하는 트랙모드 및 상기 출력부가 일정하게 유지하는 홀드모드를 갖는 제2트랙/홀드 유니트와, 상기 제2트랜스콘덕턴스 변환기의 상기 전달함수와는 반대되는 사인을 갖는 경사가 있는 변함없는 전달함수를 갖고 상기 제2트랙/홀드 유니트의 상기 출력부에 커플링되는 제1제어 입력부를 구비하는 제2트랜스콘덕턴스 변환기와, 상기 Vo2절점과 상기 Vref2절점간에 커플링되고, 상기 제1 및 제2단자를 구비하는 제2저항기와, 제어수단으로 구성되며, 상기 제어수단은, 제1시간 주기동안, 상기 에러 증폭기의 상기 제1입력부에 상기 ei1전압을 커플링하고 상기 Vref1절점에 전압(ei2+eDC1)(eDC1은 일정전압 오프셋이거나 0이다)을 인가하며, 상기 제1트랙/홀드 유니트를 트랙모드에 놓고, 제1시간 주기에 후속하는 제2시간 주기동안, 상기 제1트랙/홀드 유니트를 상기 홀드 모드에 놓고, 상기 Vref1절점에 전압(ei3+eDC1)을 인가하며, 상기 제2트랙/홀드 유니트를 상기 트랙모드에 놓고, 상기 Vref2절점에 전압(ei4+eDC2)(eDC2는 일정전압 오프셋이거나 0이다)을 인가하며, 상기 ei1전압 대신 상기 V2절점의 전압을 상기 에러 증폭기의 상기 제1입력부에 연결하고, 제2시간 주기에 후속하는 제3시간 주기동안, 전압(ei5+eDC2)을 상기 Vref2절점에 인가하고 상기 제2트/홀드 유니트를 상기 홀드모드에 놓으며, 상기 제3시간 주기에서의 상기 V2절점의 상기 전압은 상기 e2전압인 것을 특징으로 하는 아날로그 산술장치.
- 제1아날로그 입력신호(ai1)의 값에 제3아날로그 입력신호(ai3)의 값을 더함으로써 주어지는 값을 갖는 아날로그 출력신호(a1)를 발생시키기 위해, 각각 값을 갖는 제1 및 제2계산수단 아날로그 입력신호와 함께 사용되고, 상기 제2 계산수단 아날로그 입력신호의 상기 값과 상기 제1계산수단 아날로그 입력신호의 상기값의 단일 값 함수를 더한 것과 같은 값을 갖는 계산수단 아날로그 출력신호를 발생시키는 계산수단과, 0이 상기 제2계산수단 아날로그 입력신호로서 제공되고 상기 신호(a0)가 상기 제1계산수단 아날로그 입력신호로서 제공될 때 제1시간 주기에서, 상기 계산수단이 상기 계산수단 아날로그 출력신호로서 상기 신호(ai1)의 상기 값과 사실상 같은 값을 갖는 신호를 발생시키도록 하는 값을 갖는 아날로그 신호(a0)를 결정하며, 제1시간 주기에 후속하는 제2시간 주기에서, 상기 신호(a0)를 상기 제1계산수단 아날로그 입력신호로서 제공하고 상기 신호(ai3)를 상기 제2계산수단 아날로그 입력신호로서 제공하는 제어수단으로 구성되며, 상기 a0)는 상기 제2시간 주기동안 상기 계산수단 아날로그 출력신호로서 발생되는 것을 특징으로 하는 아날로그 산술장치.
- 제3아날로그 입력신호(ai3)의 값에서 제2아날로그 그 입력신호(ai2)의 값을 뺌으로써 주어지는 값을 갖는 아날로그 출력신호(a0)를 발생시키기 위해, 각각 값을 갖는 제1 및 제2계산 수단 아날로그 입력신호와 함께 사용되고, 상기 제2 계산수단 아날로그 입력신호의 상기 값과 상기 제1 계산수단 아날로그 입력신호의 상기값의 단일 값 함수를 더한 것과 같은 값을 갖는 계산수단 아날로그 그 출력신호를 발생시키는 계산수단과, 제1시간 주기에서, 상기 신호(ai2)가 상기 제2계산수단 아날로그 입력신호로서 제공되고 상기 신호(a0)가 상기 제1 계산수단 아날로그 입력신호로서 제공될 때 상기 계산수단이 상기 계산수단 아날로그 출력신호로서 0의 값을 갖는 신호를 발생시키도록 하는 값을 갖는 아날로그 신호(a0)를 결정하며, 상기 제1시간주기에 후속하는 제2시간주기에서, 상기 신호(a0)를 상기 제1계산수단 아날로그 입력신호로서, 제공하고 상기 신호(a3)를 상기 제2계산수단 아날로그 입력신호로서 제공하는 제어수단으로 구성되며, 상기 출력신호(a0)는 상기 제2시간 주기동안 상기 계산수단 아날로그 출력신호로서 발생되는 것을 특징으로 하는, 아날로그 산술장치.
- 0에서 제0아날로그 입력신호(ai2)의 값을 뺌으로써 주어지는 값을 갖는 아날로그 출력신호(a0)를 발생시키기 위해 각각 값을 갖는 제1 및 제2계산수단 아날로그 입력신호와 함께 사용되고, 상기 제2계산수단 아날로그 입력신호의 상기 값과 상기 제1 계산수단 아날로그 입력신호의 상기 값의 단일 값 함수를 더한 것과 같은 값을 갖는 계산수단 아날로그 출력신호를 발생시키는 계산수단과, 제1 시간 주기에서, 상기신호(a12)가 상기 제2계산수단과 아날로그 입력신호로서 제공되고, 상기 신호(a0)가 제 1 계산수단 아날로그 입력신호로서 제공될 때 상기 계산수단이 상기 계산수단 아날로그 출력신호로서 0의 값을 갖는 신호를 발생시키로도록 하는 값을 갖는 아날로그 신호(a0)를 결정하며, 상기 제1시간 주기에 후속하는 제2시간 주기에서, 상기 신호(a0)를 상기 제1계산수단 아날로그 입력 신호로서 제공하고 0을 상기 제2 계산수단 아날로그 입력 신호로서 제공하는 제어수단으로 구성되며, 상기 출력신호(a0)는 상기 제2시간 주기동안 상기 계산 수단 아날로그 출력신호로서 발생되는 것을 특징으로 하는, 아날로그 산술 장치.
- 함수(ei1-ei2+ei3-ei6)(ei1, ei2, ei3, ei6는 입력전압)의 사인을 나타내는 출력전압을 발생시키기 위해, V0l절점과, 출력절점(Vref)을 구비하여제1시간 주기동안 상기 Vref절점에서 제2기준전압(ei2+eDc1)(eDc1은 일정 전압 오프셋이거나 0이다)을 제공하고 상기 제1시간 주기에 후속하는 제2시간 주기동안 상기 Vref절점에서 제3기준전압(ei3+eDc1)을 제공하는 기준전압 공급수단과, 상기 V0l절점과, 상기 Vref절점간에 연결되는 저항기와, 제1, 제2입력부와 출력부를 구비하는 에러 증폭기와, 상기 1시간 주기동안 상기 ei1전압을 수용하기 위해 상기 에러 증폭기의 상기 제1입력부를 커플링하며, 상기 제2시간 주기동안 상기 ei6전압을 수용하기 위해 상기 에러 증폭기의 상기 제1입력부를 커플링하며, 상기 제1 및 제2시간 주기동안 상기 에러 증폭기의 상기 제2입력부를 상기 V0l절점에 커플링하는 수단과, 상기 에러 증폭기를 포함하고, 상기 에러 증폭기의 상기 출력에 반응하는 전류(I)를 상기 제1시간 주기동안 상기 저항기 내에 설정하고 상기 제1시간 주기의 종지부에서 상기 저항기 내에 있던 전류(I)를 상기 제2시간 주기동안 상기 저항기 내에 제공하는 수단을 또한 포함하는 신호 루우프로 이루어지며, 상기 설정수단으로 인해,상기 제1시간 주기동안 상기 신호 루우프 둘레의 정미 귀환이 음(-)이고, 상기 출력전압은 상기 제2시간 주기동안 상기 에러 증폭기의 상기 출력부로부터 취해지는 것을 특징으로 하는, 비교기기 수단.
- 함수(ei1-ei6)(ei1,ei6은 입력전압)의 사인을 표시하는 출력전압을 발생시키기 위해, V0l절점 및 일정전압 Vref절점과, 상기 V0l절점과 상기 Vref절점간에 커플링되는 저항기와, 제1 및 제2입력부와 출력부를 구비하는 에러 증폭기와, 상기 제1시간 주기동안 상기 ei1전압을 수용하기 위해 상기 에러 증폭기의 상기 제1 입력부을 커플링하고, 상기 제2시간 주기동안 상기 ei6전압을 수용하기 위해 상기 에러증폭기의 상기 제1입력부를 커플링하며, 상기 제1및 제2시간 주기동안 상기 에러 증폭기의 상기 제2입력부를 상기 V0l절점에 커플링하는 수단과, 상기 에러 증폭기를 포함하고, 상기 에러 증폭기의 상기 출력에 반응하는 전류(I)를 상기 제1시간 주기동안 상기 저항기내에 설정하고 상기 제1시간 주기의 종지부에서 상기 저항기내에 있던 전류(I)를 상기 제2시간 주기동안 상기 저항기내에 제공하는 수단을 또한 포함하는 신호 루우프로 이루어지며, 상기 설정수단으로 인해, 상기 제1시간 주기동안 상기 신호 루우프 둘레의 정미 귀환이 음(-)이고, 상기 출력전압은 상기 제2시간 주기동안 상기 에러 증폭기의 상기 출력부로 부터 취해지는 것을 특징으로 하는 비교기수단.
- 함수(ei1+ei3-ei6)(ei1,ei3,ei6은 입력전압)의 사인을 나타내는 출력전압을 발생시키기 위해, V0l절점과 출력절점(Vret)을 구비하여 제1시간 주기동안 상기 Vref절점에서 제2기준전압을 제공하고 상기 제1시간 주기에 후속하는 제2시간 주기동안 기준전압(ei3)에 상기 제2기준전압을 더한 것을 제공하는 기준전압 공급수단과, 상기 V0l절점과 상기 Vret절점감에 커플링되는 저항기와, 제1 및 제2입력부와 출력부를 갖는 에러 증폭기와, 상기 제1시간 주기동안 상기 ei1전압을 수용하기 위해 상기 에러 증폭기의 상기 제1입력부를 커플링하고, 상기 제2시간 주기동안 상기 ei6전압을 수용하기 위해 상기 에러 증폭기의 상기 제1입력부를 커플링하며, 상기 제1 및 제2시간 주기동안 상기 에러 증폭기의 상기 제2입력부를 커플링하는 수단과, 상기 에러 증폭기를 포함하고, 상기 에러 증폭기의 상기 출력에 반응하는 전류(I)를 상기 제1시간 주기동안에 상기 저항기내에 설정하고 상기 제1시간주기의 종지부에서 상기 저항기내에 있던 전류(I)을 상기 제2시간주기동안 상기 저항기내에 제공하는 수단을 또한 포함하는 신호 루우프로 이루어지며 상기 설정수단으로 인해, 상기 제1시간 주기동안 상기 신호 루우프 둘레의 정미 귀환이 음(-)이고, 상기 출력전압은 상기 제2시간 주기동안상기 에러 증폭기의 상기 출력부로 부터 취해지는 것을 특징으로 하는 비교기 수단.
- 함수(ei1-ei2-ei6)ei1,ei2,ei6는 입력전압)의 사인을 나타내는 출력전압을 발생시키기 위해, V0l절점과, 출력절점(Vref)을 구비하여 제2시간 주기동안 상기 Vref절점에서 제3기준 전압을 제공하고 상기 제2시간 주기이전의 제1시간 주기동안기준전압(ei2)에 상기 제3기준 전압을 더한 것을 제공하는 기준전압 공급수단과, 상기 V0l절점과 상기 Vref절점사이에 커플링되는 저항기와, 제1, 제2입력부와 출력부를 구비하는 에러 증폭기와, 상기 제1 시간 주기동안 상기 ei6전압을 수용하기 위해 상기 에러 증폭기의 상기 제1입력부를 커플링하고, 상기 제2시간주기동안 상기 ei6전압을 수용하기 위해 상기 에러 증폭기의 사기 제1입력부를 커플링하며, 상기 제1 및 제2시간 주기동안 상기 에러 증폭기의 상기 제2입력부를 상기 V0l절점에 커플링하는 수단과, 상기 에러 증폭기를 포함하고, 상기 에러 증폭기의 상기 출력에 반응하는 전류(I)를 상기 제1시간 주기동안 상기 저항기내에 설정하고 상기 제1시간 주기의 종지부에서 상기 저항기내에 있던 전류(I)를 상기 제2시간 주기동안 상기 저항기내에 제공하는 수단을 또한 포함하는 신호 로우프로 구성되며, 상기 설정수단으로 인해, 상기 제1시간 주기동안 상기 신호 루우프 둘레의 정미 귀환이 음(-)이고, 상기 출력전압은 상기 제2시간 주기동안 상기 에러 증폭기의 상기 출력부로 부터 취해지는 것을 특징으로 하는 비교기 수단.
- 아날로그 입력신호의 절대값을 발생시키기 위해, 상기 아날로그 입력신호의역수를 발생시키는 수단과, 상기 아날로그 입력신호의 사인의 표시인 사인신호를 발생시키는 제로 오프셋 비교기 수단과, 상기 아날로그 입력신호가 상기 사인신호에 대응하는 상기 아날로그 입력신호의 상기 역수간을 선택하는 수단으로 구성되는 것을 특징으로 하는 비교기수단.
- 제34항에 있어서, 상기 아날로그 입력신호와 상기 아날로그 입력신호의 상기 역수가 모두 전압 신호이며, 상기 제로 오프셋 비교기 수단이, 제1, 제2단자를 구비하는 저항기와, 제1시간 주기 및 제2시간 주기동안에 상기 저항기의 상기 제1 또는 제2단자에서 Vref전압을 제공하는 수단과, 제1입력부 및 상기 제1, 제2시간 주기 동안 상기 제1 또는 제2단자에 연결되는 출력부를 구비하는 에러 증폭기와, 상기 제1 또는 제2시간 주기동안 상기 아날로그 입력신호 또는 상기 아날로그 입력신호의 상기 역수를 수용하고 상기 제1 또는 제2시간 주기동안 다른전압을 수용하기 위해 상기 에러 증폭기의 상기 제1입력부를 커플링하는 수단과, 상기 에러 증폭기를 포함하고, 상기 에러 증폭기의 상기 출력에 반응하는 전류(I)를 상기 제1시간 동안 상기 저항기 내에 설정하고 상기 제1 시간주기의 종지부에서 상기 저항기내에 있던 전류(I)를 상기 제2시간 주기동안 상기 저항기내에 제공하는 수단을 또한 포함하는 신호루우프로 구성되며, 상기 설정수단으로 인해, 제1시간주기동안 상기 신호루우프 둘레의 정미 귀환이 음(-)이고, 상기 출력전압은 상기 제2시간주기동안 상기 에러증폭기의 상기 출력부로 부터 취해지는 것을 특징으로 하는 비교기 수단.
- 제35항에 있어서, 상기 다른 전압이 0인 것을 특징으로 하는 비교기 수단.
- 상기 다른전압이 상기 아날로그 입력신호 또는 상기 아날로그 입력신호의 상기 역수인 것을 특징으로 하는 비교기 수단.
- 연속하는 쌍으로된 시간주기에서 값(o-ei2+ei4+ei5)(ei2, ei3,ei4,ei5는 입력전압)을 적분하기 위해, 각각 제1, 제2단자를 구비하는 제1, 제2저항기와, 각 쌍의 시간주기의 제1시간 주기동안 ei2+eDc1(eDc1은 일정 DC오프셋이거나 0이다)과 같은 전압과 각쌍의 시간주기의 제2시간주기동안 ei3+eDC1과 같은 전압을 상기 제1저항기의 상기 제2단자에 인가하는 수단과, 각쌍의 시간주기의 제1시간주기동안 ei4+eDc2(eDc2는 일정 DC오프셋이거나 0이다)의 같은 전압과 각 쌍의 시간주기의 제2시간주기동안 ei5+eDc2와 같은 전압을 상기 제2저항기의 상기 제2단자에 인가하는 수단과, 상기 제2저항기의 상기 제1단자에 커플링되는 제1입력부, 상기 제1저항기의 상기 제1단자에 커플링되는 제2출력부, 및 출력부를 구비하는 에러 증폭기와, 상기 에러증폭기를 포함하고, 상기 에러증폭기의 상기 출력에 반응하는 전류(I1)를 각각의 주어진 쌍의 시간주기의 제1 시간주기동안상기 제1저항기내에 설정하고 상기 주어진 쌍의 시간주기으ㅟ 상기 제1시간주기의 종지부에서 상기 제1저항기내에 있던 전류(I1)를 상기 주어진 쌍의 시간주기의 제2시간주기동안 상기 제1저항기내에 제공하는 수단을 또한 포함하는 제1신호루우프와, 상기 에러증폭기를 포함하고, 상기 에러증폭기의 상기 출력에 반응하는 전류(I2)를 상기의 주어진 쌍의 시간주기의 상기 제2시간주기동안 상기 제2저항기내에 설정하고 상기 주어진 쌍의 시간주기의 상기 제2시간주기의 종지부에서 상기 제2저항기내에 있던 전류 (I2)를 상기 주어진 쌍의 시간주기의 상기 제2시간주기에 바로 이어지는 시간주기에서 상기 제2저항기내에 제공하는 수단을 또한 포함하는 제2신호루우프로 구성되며, 상기 제1수단으로 인해, 상기 주어진 쌍의 시간주기의상기 제1시간주기동안 상기 제1신호 루우프 둘레으 정미 귀환이 음(-)이고 상기 제2단으로 인해 상기 주어진 쌍의 시간주기의 상기 제2시간주기동안 상기 제2신호루우프 둘레의 정미 귀환이 음(-)인 것을 특징으로 하는 아날로그 적분장치.
- 아날로그 신호입력의 값을 저장하기 위해, 제1값의 디지탈 표시를 저장하는 제1저장수단과, 상기 제1값과 상기 아날로그 신호입력의 상기 값의 차이의 아나로그 표시인 제2값을 저장하는 제2저장수단으로 구성되는 것을 특징으로 하는, 디지탈 적으로 향상된 메모리장치.
- 제39항에 있어서, 상기 장치가 상기 제1값 및 상기 제2값의 합으로 주어지는 값을 출력신호를 생성하는 수단을 또한 구성하는 것을 특징으로 하는 디지탈적으로 향상된 메모리장치.
- 제39항에 있어서, 상기 장치가 상기 아날로그 입력신호의 상기 값의 근사치로서 상기 제1값을 발생시키는 수단을 또한 구성하는 것을 특징으로 하는, 디지탈적으로 향상된 메모리장치.
- 제41항에 있어서, 상기 아날로그 입력신호가 입력전압 이고, 상기 제2저장수단이 계수 k〉1에 의해 상기 제1값과 상기 아날로그 입력신호의 상기 값의 차이에 비례하는 전압을 저장하는 수단으로 구성되는 것을 특징으로 하는, 디지탈적으로 향상된 메모리장치.
- 제42항에 있어서, k가 1보다 더 큰 것을 특징으로 하는 디지탈적으로 향상된메모리장치.
- 아날로그 신호의값(a1i)의 표시를 저장하기 위해, ai1의 근사값(ai *)의 표시를 발생시키는 제1발생수단과, 값(a0)의 표시를 발생시키고, (ai *+a0) 가 ai와 사실상 같아질까지 상기 값(a0)의 상기 표시를 조정하는 귀환수단과, 상기 값(ai *,a|0)의 상기 표시를 각각 저장하는 제1, 제2저장수단으로 구성되는 것을 특징으로 하는 메모리장치.
- 제44항에 있어서, 상기 제1발생수단이 ai의 한정된 정밀 디지탈 표시를 결정하는 ADC수단으로 구성되고, 상기 제1저장수단이 상기 한정된 정밀 디지탈 표시를 디지탈적으로 저장하는 다지탈 저장수단으로 구성되며, ai *가 상기 한정된 정밀 디지탈 표시로 나타내지는 값인 것을 특징으로 하는 메로리장치.
- 제44항에 있어서, 상기 제1저장수단이 아날로그 트랙/홀드 유니트로 구성되는 것을 특징으로 하는 메모리장치.
- 제44항에 있어서, 상기 제2저장수단이 a0의 상기 표시를 저장하는 트랙/홀드 유니트로 구성되고, 상기 귀환장치가 값(a0=a*+a0)을 나타내는 신호를 생성하는 가산수단과, 상기 가산수단을 포함하고, 상기 트랙/홀드 유니트에 ai와 a0의 차이를 나타내는 신호를 인가하은 에러수단을 또한 포함하는 신호루우프로 구성되며, 상기 에러수단과 상기 가산수단으로 인해 상기 신호 루우프 둘레의 정미 귀환이 음(-)이 것을 특징으로 하는 메모리장치.
- 입력전압(ei)을 저장하기 위해, e1의 근사치인 전압(ei*)의 표시를 저장부고, 상기 전압(e1)을 수용하기 위해 커플링되는 입력부 및 출력부를 구비하는 제1저장수단과, 전압(e0)의 표시를 저장하는 트랙/홀드 유니트와 ei*를 수용하기 위해 커플링되는 제1입력부와, e0를 수용하기 위해 커플링되는 상기 제2입력부 및 축력부를 구비하는 가산기와, 상기 가산기를 포함하고, ei를 수용하기 위해 커플링되는 제1입력부와 상기 가산기의 상기 출력부를 수용하기 위해 커플링되는 제2입력부 및 상기 트랙/홀드 유니트에 인가되는 출력부를 구비하는 에러증폭기를 또한 포함하는 신호루우프로 구성되며, 상기 가산기와 상기 에러 증폭기로 인해 상기 신호 루우프 둘레의 정미 귀환이 음(-)인 것을 특징으로 하는 메모리장치.
- 제1아날로그 입력신호와 함께 사용하기 위해, 각각 아날로그 입력부와 아날로그 출력부를 구비하고, 제1시간 주기의 종지부에서 제1오프셋에 의해 상기 출력부상에 있던 신호와는 다른 중간신호를 상기 제1시간주기에 후속하는 제2시간주기동안 상기 출력부상에 제공하는 제1 회로부분 및 제2회로부분과, 제1, 제2입력부 및 출력부를 구비하고 논-제로 DC 오프셋을 갖는 에러증폭기와, 상기 제 1주기동안, 상기 제1아날로그 입력신호를 수용하기 위해 상기 에러증폭기의 상기 제1입력부를 커플링하고 제2오프셋에 의해 상기 제1회로부분의 상기 출력부상의 신호와는 다른 신호를 수용하기 위해 상기 에러증폭기의 상기 제2입력부를 커플링하고, 상기 에러증폭기의 상기 출력부를 상기 제1회로부분의 상기 입력부에 커플링하며, 상기 제2시간주기동안 제3오프셋에 의해 상기 제2회로부분의 상기 출력부상의 신호와는 다른 신호를 수용하기 위해 상기 에러증폭기의 상기 제1입력부를 커플링하고 제4오프셋에 의해 상기 제1회로부분의 상기 출력부상의 신호와는 다른 신호를 수용하기 위해 상기 에러증폭기의 상기 제2입력부를 커플링하고, 상기 에러증폭기의 상기 출력부를 상기 제2회로부분의 상기 입력부에 커플링시키는 수단으로 구성되는 것을 특징으로 하는 제로 오프렛장치.
- 제49항에 있어서, 상기 커플링수단이 상기 제1시간주기동안 상기 에러증폭기의 상기 제2입력부를 상기 제1회로부분의 상기 출력부에 커플링시키는 수단으로 구성되며, 상기 제2오프셋은 0인 것을 특징으로 하는 제로 오프셋 장치
- 제49항에 있어서, 상기 커플링수단이 상기 제2시간주기동안 상기 에러증폭기의 상기 제1입력부를 상기 제2회로부분의 상기 출력부에 커플링하는 수단으로 이루어지며, 상기 제3오프셋은 0인 것을 특징으로 하는 제로 오프셋 장치
- 제49항에 있어서, 상기 커플링수단이 상기 제1시간주기동안 상기 에러증폭기의 상기 제2입력부를 상기 제1회로부분의 상기 출력부에 커프링하는 수단으로 구성되며, 상기 제4오프셋이 0인 것을 특징으로 하는 제로 오프셋 장치
- 제49항에 있어서, 상기 제공수단이 상기 제1시간주기의 종지부에서 상기 제1회로부분의 상기 출력부상에 있던 신호를 상기 제2시간주기동안 상기 제1회로부분의 상기 출력부상에 제공하는 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치
- 제49항에 있어서, 상기 제공수단이 상기 제1오프셋을 제어가능하게 발생시키는 수단과, 상기 제1시간주기의 종지부에서 상기 제1회로부분의 상기 출력부상에 있던 상기 신호와 상기 제1오프셋의 합을 상기 제2시간주기동안 상기 제1회로부분의 상기 출력부상에 제공하는 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치
- 제49항에 있어서, 상기 커플링수단이 제1시간주기동안 상기 에러증폭기의 상기 제2입력부를 상기 제1회로부분의 상기 출력부에 커플링하는 수단과, 상기 제2시간주기동안 상기 에러증폭기의 상기 제1입력부를 상기 제2회로부분의 상기 출력부에 커플링하는 수단과, 상기 제2시간주기동안 상기 에러증폭기의 상기 제2입력부를 상기 제1회로부분의 상기 출력부에 커플링하는 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치
- 제55항에 있어서, 상기 제공수단이, 상기 제1오프셋을 제어가능하게 발생시키는 수단과, 상기 제1시간주기의 종지부에서 상기 제1회로부분의 상기 출력부상의 상기 신호와 상기 제1오프셋의 합을 상기 제2시간주기동안 상기 제1회로부분의 상기 출력부상에 제공하는 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 각각 아날로그 출력부와 제1아날로그 입력부를 구비하는 제1, 제2회로부분과 제1입력부, 상기 제1회로부분의 상기 출력부에 커플링되는 제2입력부, 및 상기 제1, 제2회로부분의 상기 입력부들에 커플링되는 출력부를 구비하는 에러증폭기와, 상기 제2회로부분의 상기 출력부를 수용하기 위해 상기 에러증폭기의 상기 제1입력부를 커플링하는 제1커플링수단으로 구성되는 것을 특징으로 하는 제로 오프셋장치.
- 제57항에 있어서, 제1아날로그 입력신호와 함께 사용하기 위해, 상기 제1커플링수단이 상기 제1아날로그 입력신호 또는 상기 제2회로부분의 상기 출력부를 선택적으로 수용하기 위해 상기 에러증폭기의 상기 제1입력부를 커플링하는 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제57항에 있어서 상기 제1회로부분이, 상기 제1회로부분의 상기 출력부에 커플링되는 제1단자 및 제2단자를 구비하는 제1저항기와 상기 제1저항기의 상기 제1단자에 원하는 기준전압을 제공하는 제1전압기준수단과 1차 저장된 전류레벨이나 상기 에러증폭기의 상기 출력부에 대한 제1함수에 따라 변함없이 반응하는 전류레벨을 상기 제1저항기내에 선택적으로 제공하는 제1전류소오스 수단으로 구성되는 것을 특징으로 하는 제로오프셋장치.
- 제59항에 있어서 제2, 제3지정전압과 함께 또한 사용하기 위해, 상기 제1전압기준수단이 상기 제1저항기의 상기 제2단자에서 상기 제2지정전압이나 상기 제3지정 전압을 선택적으로 제공하는 수단으로 구성되는 것을 특징으로 하는 제로 오프셋장치.
- 제59항에 있어서, 상기 제1전류소오스 수단이, 상기 에러증폭기의 상기 출력부에 커플링되는 입력부 및 출력부를 구비하는 트랙/홀드 유니트와, 상기 트랙/홀드 유니트의 상기 출력부에 커플링되는 입력부 및 상기제1저항기의 상기 제1단자에 커플링되는 출력부를 구비하는 제어가능한 전류 소오스로 구성되는 것을 특징으로 하는 제로 오프셋장치.
- 제59항에 있어서, 상기 제2회로부분이 상기 제2회로부분의 상기 출력부에 커플링되는 제1단자 및 제2단자를 구비하는 제2저항기와 상기 제2저항기의 상기 제2단자에서 원하는 기준전압을 제공하는 제2전압기준수단과, 2차 저장된 전류레벨이나 상기 에러증폭기의 상기 출력부에 대한 제2함수에 따라 변함없이 반응하는 전류레벨을 상기 제2저항기내에 선택적으로 제공하는 제2전류소오스 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제62항에 있어서, 제2, 제3, 제4 및 제5지정전압과 함께 사용하기 위해, 상기 제1전압기준수단이 상기제1저항기의 상기 단자에서 상기 제2지정전압 또는 상기 제3지정전압으로 선택적으로 제공하는 수단으로 구성되고, 상기 제2전압기준수단이 상기 제2저항기의 상기 제2단자에서 상기 제4지정전압 또는 상기 제5지정전압을 선택적으로 제공하는 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제63항에 있어서, 제1아날로그 입력신호와 함께 사용하기 위해, 상기 제1커플링수단이 상기 제1아날로그 입력신호 또는 상기 제2회로 부분이 상기 출력부를 선택적으로 수용하기 위해 상기 에러증폭기의 상기 제1입력부를 커플링하는 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제59항에 있어서, 제1아날로그 입력신호와 함께 사용하기 위해 상기 제1커플링수단이 상기 제1아날로그입력신호 또는 상기 제2회로 부분이 상기 출력부를 선택적으로 수용하기 위해 상기 에러증폭기의 상기 제1입력부를 커플링하는 수단으로 구성되며, 상기 장치가 제1시간주기동안 상기 제1아날로그 입력신호를 선택하기 위해 상기 제1커플링수단을 제어하고 , 상기 제1시간주기에 후속하는 제2시간주기동안 상기 제2회로부분이 상기 출력부를 선택하기 위해 상기 제1커플링 수단을 제어하며, 상기 제1시간주기동안 상기 제1함수에 따라 변함없이 반응하는 상기 전류레벨을 선택하기 위해 상기 제1전류소오스수단을 제어하고 상기 제2시간주기동안 상기 1차 저장된 전류레벨을 선택하기 이해 상기 제1전류소오스수단을 제어하는 수단으로 구성되는것을 특징으로 하는 제로 오프셋 장치.
- 제60항에 있어서, 상기 장치가 제1시간주기동안 상기 제2지정전압을 선택하기 위해 제1전압기준수단을 제어하고, 상기 제1시간주기에 후속하는 제2시간주기동안 상기 제3지정전압을 선택하기 위해 상기 제1전압기준수단을 제어하며, 상기 제1시간주기동안 상기 제1함수에 따라 변함없이 반응하는 상기 전류레벨을 선택하기 위해 상기 제1전류 소오스를 제어하고 상기 제2시간주기동안 상기 2차 저장된 전류레벨을 선택하기 위해 상기 제1전류소오스수단을 제어하는 제어수단으로 또한 구성되는 것을 특징으로 하는 제로 오프셋장치.
- 제63항에 있어서, 상기 장치가 제1시간주기동안 상기 제1함수에 따라 변함없이 반응하는 상기 전류레벨을 선택하기 위해 상기 제1전류소오스수단을 제어하고, 상기 제1시간주기에 후속하는 제2시간주기동안 상기 1차 저장된 전류레벨을 선택하기 위해 상기 제1전류소오스 수단을 제어하며, 상기 제2시간주기동안 상기 제2함수에 따라 변함없이 반응하는 상기 전류레벨을 선택하기 위해 상기 제2전류소오스 수단을 제어하고, 상기 제2시간주기에 후속하는 제3시간주기동안 상기 2차 저장된 전류레벨을 선택하기 위해 상기 제2전류소오스 수단을 제어하는 제어수단으로 구성되는 것을 특징으로 하는 제로 오프셋장치.
- 제67항에 있어서, 상기 제어수단이 또한, 상기 제3시간주기동안 상기 제1함수에 따라 변함없이 반응하는 상기 전류레벨을 선택하기 위해 상기 제1전류 소어스 수단을 제어하고, 상기 제3시간주기에 후속하는 제4시간주기동안 상기 1차 저장된 전류레벨을 선택하기 위해 상기 제1전류소오스수단을 제어하는 것을 특징으로 하는 제로 오프셋장치.
- 제64항에 있어서, 상기 장치가 제1시간주기동안 상기 제1아날로그 입력신호를 선택하기 위해 상기 제1커플링수단을 제어하고 상기 제1시간주기에 후속하는 제2시간주기동안 상기 제2회로부분의 상기 출력부를 선택하기 위해 상기 제1커플링 수단을 제어하며, 상기 제1시간주기동안, 상기 제1함수에 변함없이 반응하는 상기 전류레벨을 선택하기 위해 상기 제1전류소오스수단을 제어하고, 상기 제2시간주기동안 상기 1차 저장된 전류레벨을 선택하기 위해 상기 제1전류 소오스수단을 제어하며, 상기 제1시간주기동안 상기 제2지정전압을 선택하기 위해 상기 제1전압 기준수단을 제어하고, 상기 제2시간주기동안 상기 제3지정전압을 선택하기 위해 상기 제1전압기준 수단을 제어하며 상기 제2시간주기동안 상기 제2함수에 따라 변함없이 반응하는 상기 전류레벨을 선택하기 위해 상기 제2전류오소스 수단을 제어하고, 상기 제2시간주기에 후속하는 제3시간주기동안 상기 2차 저장된 전류레벨을 선택하기 위해 상기 제2전류소오스 수단을 제어하며, 상기 제2시간주기동안 상기 제4지정전압을 선택하기 위해 상기 제2전압기준수단을 제어하고, 상기 제3시간주기동안 상기 제5지정전압을 선택하기 위해 상기 제2전압기준수단을 제어하는 제어수단으로 또한 구성되는 것을 특징으로 하는 제어 오프셋장치.
- 제57항에 있어서, 상기 제1회로부분이 제1단자 및 상기 제1회로부분의 상기 출력부에 커플링되는 제2단자를 구비하는 제1저항기와, 상기 제1저항기의 상기 제1단자에서 원하는 기준전압을 제공하는 제1전압기준수단과,1차 저장된 전류레벨 또는 상기 에러증폭기의 상기 출력부에 대한 제1함수에 따라 변함없이 반응하는 전류레벨을 상기 제1저항기내에 선택적으로 제공하는 제1전류소오스 수단으로 구성되는 것을 특징으로 하는 제로오프셋 장치.
- 제70항에 있어서, 제2, 제3지정전압과 함께 또한 사용하기 위해, 상기 전압기준수단이 상기 제1저항기의 상기 제1단자에서 상기 제2지정전압 또는 상기 제3지정전압을 선택적으로 제공하는 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제71항에 있어서, 상기 제1전류소오스수단이 상기 에러증폭기의 상기 출력부에 연결되는 입력부 및 출력부를 구비하는 트랙/홀드 유니트와, 상기 트랙/홀드 유니트의 상기 출력부에 커플링되는 입력부 및 상기 제1저항기의 상기 제1단자에 커플링되는 출력부를 구비하는 제어가능한 전류소오스로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제70항에 있어서, 상기 제2회로부분이 제1단자 및 상기 제2회로부분의 상기 출력부에 커플링되는 제2단자를 구비하는 제2저항기와 ,상기 제2저항기의 상기 제1단자에서 원하는 기준전압을 제공하는 제2전압기준수단과 2차 저장된 전류레벨 또는 상기 에러증폭기의 상기 출력부에 대한 제2함수에 따라 변함없이 반응하는 전류레벨을 상기 제2저항기내에 선택적으로 제공하는 제2전류소오스 수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제73항에 있어서, 제1아날로그 입력신호와 함께 또한 사용하기 위해 상기 제1커플링수단이 상기 제1아날로그 입력신호 또는 상기 제1회로부분의 상기 출력부를 선택적으로 수용하기 위해 상기 에러증폭기의 상기 제1입력부를 커플링하는 수단으로 구성되는 것을 특지으로 하는 제로 오프셋 장치.
- 제1, 제2입력부 및 출력부를 구비하는 에러증폭기를 포함하고, 1차 저장된 전압 또는 상기 에러증폭기의 상기 출력부에 변함없이 반응하는 전압레벨을 상기 에러증폭기와 상기 제2입력부에 선택적으로 제공하는 제1회로수단을 또한 포함하는 제1신호 루우프와 상기 에러증폭기와 상기 제1입력부에 제1신호 또는 제2신호를 선택적으로 제공하는 수단으로 구성되며, 상기 제1회로수단으로 인해 상기 제1회로수단이 상기 에러증폭기의 상기 출력부에 변함없이 반응하는 상기 전압레벨을 상기 에러증폭기의 상기 제2입력부에 제공하도록 선택되어 질때 상기 제1신호루우프 둘레의 전체 귀환이 음(-)인 것을 특징으로 하는 제로 오프셋 장치.
- 제75항에 있어서, 상기 장치가 상기 에러증폭기를 포함하고 상기 제공수단이 상기 제2신호를 상기 에러증폭기에 제공하도록 선택되어 질때 상기 에러증폭기의 상기 출력부에 변함없이 반응하는 전압레벨로서 상기 제2신호를 제공하는 제2회수단이 또한 포함하는 제2신호루우프를 또한 구성하며, 상기 제2회로수단으로 인해 상기 제공수단이 상기 제2신호를 상기 에러증폭기에 제공하도록 선택될때 상기 제2신호루우프 둘레의 전체 귀환이 음(-)인 것을 특징으로 하는 제로 오프셋 장치.
- 제76항에 있어서, 상기 제공수단이 상기 제2신호를 상기 에러증폭기에 제공하기 위해 선택되지 않을때 상기 제2회수단이 2차 저장된 전압레벨로서 상기 제2신호를 또한 제공하는 것을 특징으로 하는 제로 오프셋 장치.
- 제1아날로그 입력전압과 함께 사용하기 위해, 상기 장치가, 제1, 제2단자를 구비하는 저장기와 ,상기 저항기의 상기 제2단자에 원하는 기준전압을 제공하는 전압기준수단과 저장된 전류레벨 또는 상기 저항기의 상기 제1단자에서의 전압을 알려진 오프셋에 의해 제1아날로그 입력전압과 다르게 하는 전류레벨을 상기 저항기내에 선택적으로 제공하는 회로수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제78항에 있어서, 상기 회로수단이 제1, 제2입력부와 출력부를 구비하는 에러증폭기와, 상기 제1아날로그 입력전압을 상기 에러증폭기의 상기 제1입력부에 커플링하는 제1커플링수단과 상기 저항기의 상기 제1단자를 상기 에러증폭기의 상기 제2입력부에 커플링하는 제2커플링수단과 상기 저장된 전류레벨 또는 상기 에러증폭기의 상기 출력부에 변함없이 반응하는 전류레벨을 상기 저항기내에 선택적으로 제공하는 전류소오스수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제79항에 있어서, 상기 제2커플링수단이 상기 저항기의 상기 제1단자를 상기 에러증폭기의 상기 제2입력부에 연결하는 도선으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제78항에 있어서, 제2 및 제3지정전압과 함께 또한 사용하기 위해, 상기 전압기준수단이 상기 제2지정전압 또는 제3지정전압을 상기 저항기의 상기 제2단자에서 선택적으로 제공하는 제3커플링수단으로 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 제79항에 있어서 제2 및 제3지정전압과 함께 또한 사용하기 위해 상기 전압기준수단이 상기 저항기의 상기 제2단자에서 상기 제2지정전압 또는 상기 제3지정전압을 선택적으로 제공하는 제3커플링수단으로 구성되며, 상기 장치가 제1시간주기동안 상기 에러증폭기의 상기 출력부에 변함없이 반응하는 상기 전류레벨을 선택하기 위해 상기 전류소오스수단을 제어하고, 상기 제1시간주기에 후속하는 제2시간주기동안 상기 저장된 전류레벨을 선택하기 위해 상기 전류소오스수단을 제어하며, 상기 제1시간주기동안 상기 제2지정전압을 선택하기 위해 상기 전압기준 수단을 제어하고 상기 제2시간주기동안 상기 제2지정전압을 선택하기 위해 상기 전압기준 수단을 제어하는 제어수단으로 또한 구성되는 것을 특징으로 하는 제로 오프셋 장치.
- 회로부분을 제공하고, 제1시간주기동안 제1 및 제2아날로그 신호의 제1함수인 제1아날로그 양을 상기 회로부분내에 설정하며 제2시간주기동안 상기 제1아날로그 양을 상기 회로부분내에 유지시키는 한편 상기 제1아날로그 양과 상기 제3아날로그 신호의 제2함수인 제2아날로그 양을 상기 회로부분내에 설정하고 상기 제2회로양에서 아날로그 결과신호를 파생시키는 단계로 구성되는 것을 특징으로 하는 제1, 제2, 및 제3아날로그 신호에 대한 아날로그 계산 수행방법.
- 제83항에 있어서 상기 회로부분이 제1, 제2단자를 구비하는 저항기로 구성되고, 상기 제1함수가 상기 제1, 제2아날로그 신호간의 차의 전류값 함수시며, 상기 제1아날로그 양이 상기 저항기를 통과하는 전류이고, 상기 제2아날로그 양이 상기 저항기의 상기 제1단자 또는 상기 제2단자에서의 전압이며, 상기 제3아날로그 신호는 전압신호이고, 상기 제2함수는 ai3+IR(ai3는 상기 제3아날로그 신호, I는 상기 제1아날로그 양, R은 상기 저항기의 저항)에 의해 주어지는 전압출력을 제공하는 것을 특징으로 하는 제1, 제2 및 제3아날로그 신호에 대한 아날로그 계산 수행방법.
- 제1시간주기에서 전압이 저항기의 제1단부에서 ei1-ei2와 사실상 같은 저항기의 제2단부로 강하되도록 전류(I1)가 저항기를 지나게 하고 상기 제1시간주기에 후속하는 제2시간주기동안 전압(ei3)을 상기 저항기의 상기 제2단부에 인가하는 한편 상기 전류 (I1)가 상기 저항기를 일정하게 통과하도록 유지하는 단계로 구성되며, 출력전압(e1)이 상기 제2시간주기동안의 상기 저항기의 상기 제1단부의 전압인 것을 특징으로 하는 입력전압 (ei1, ei2, ei3) 에 반응하여 전압(e0i)을 발생시키는 방법
- 제85항에 있어서 제2시간주기동안 전압이 상기 제2저항기의 제1단부에서 e1-ei4와 사실상 같은 상기 제2저항기의 제2단부로 강하되도록 전류(I1)를 상기 제2저항기내에 설정하고, 상기 제2시간주기에 후속하는 제3시간주기동안(ei5)을 상기 제2저항기의 상기 제2단부에 인가하는 한편 상기 전류(I2)를 상기 제2저항기내에 유지하는 단계로 이루어지며, 출력전압(e2)이 상기 제3시간주기동안 상기 제2저항기의 상기 제1단부의 전압인것을 특징으로 하는 입력전압(ei4, ei5)에 반응하여 출력전압(e2)을 또한 발생시키는 방법.
- 제1시간주기에서, 전압이 저항기의 제1단부에서 ei1-ei2와 사실상 같은 저항기의 제2단부로 강하되도록 전류(I1)가 저항기를 지나게 하고 상기 제1시간주기에 후속하는 제2시간주기동안 0볼트를 상기 저항기의 상기 제2단부에 인가하는 한편 상기 전류(I1)가 상기 저항기를 일정하게 통과하도록 유지하는 단계로 구성되며, 출력 전압(e1)이 상기 제 2시간주기동안의 상기 저항기의 상기 제1단부의 전압인 것을 특징으로 하는 입력전압(ei1,ei2)에 반응하여 전압(e2)을 발생시키는 방법
- 제1시간주기에서, 전압이 저항기의 제1단부에서 ei1과 사실상 같은 저항기의 제2단부로 강하되도록 전류(I1)가 저항기를 지나게 하고 상기 제1시간주기에 후속하는 제2시간주기동안 전압(ei3)을 상기 저항기의 상기 제2단부에 인가하는 한편 상기 전류(I1)가 상기 저항기를 일정하게 통과하도록 유지하는 단계로 구성되며, 출력 전압(e1)이 상기 제 2시간주기동안의 상기 저항기의 상기 제1단부의 1압인 것을 특징으로 하는 입력전압(ei1,ei3)에 반응하여 전압(e1)을 발생시키는 방법
- 제1시간주기에서 저항기의 제1단부에서의 전압이 ei1과 같도록 전압(e2)을 저항기의 제2단부에 인가시키고 전류 (I1)가 상기 저항기를 통과하도록 하며, 상기 제1시간주기에 후속하는 제2시간주기동안 상기 전압(e2)을 상기 저항기의 상기 제2단부에 유지시키고 상기 전류(I1)가 상기 저항기를 일정하게 통과하도록 유지하는 단계로 구성되며, 출력전압(e1)이 상기 제2시간주기동안 상기 저항기의 상기 제1단부의 전압인 것을 특징으로 하는 입력전압(ei1)과 사실상 같은 전압(e0i)을 발생시키는 방법.
- 제1시간주기에서 전압이 저항기의 제1단부에서 -ei2와 사실상 같은 저항기의 제2단부로 강하되도록 전류(I1)가 저항기를 지나게 하고 상기 제1시간주기에 후속하는 제2시간주기동안 전압(ei3)을 상기 저항기의 상기 제2단부에 인가하는 한편 상기 전류(I1)가 상기 저항기를 일정하게 통과하도록 유지하는 단계로 구성되며, 출력전압(e1)이 상기 제2시간주기동안 상기 저항기의 상기 제1단부의 전압인 것을 특징으로 하는 입력전압(ei2,ei3)에 반응하여 전압(e0i)을 발생시키는 방법.
- 제1시간주기에서 전압이 저항기의 제1단부에서 -ei2와 사실상 같은 저항기의 제2단부로 강하되도록 전류(Ii)가 저항기를 지나게 하고 상기 제1시간주기에 후속하는 제2시간주기동안 0볼트를 상기 저항기의 상기 제2단부에 인가하는 한편 상기 전류(I1)가 상기 저항기를 일정하게 통과하도록 유지하는 단계로 구성되며, 출력 전압(e0i)이 상기 제2시간주기동안 상기 저항기의 상기 제1단부의 전압인 것을 특징으로 하는 입력전압(ei2)에 반응하여 전압(e0i)을 발생시키는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29522389A | 1989-01-09 | 1989-01-09 | |
US295,223 | 1989-01-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR900012173A true KR900012173A (ko) | 1990-08-03 |
Family
ID=23136769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900000141A KR900012173A (ko) | 1989-01-09 | 1990-01-08 | 정밀부품이 요구되지 않는 아날로그 신호 안정화장치 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0378360A3 (ko) |
JP (1) | JPH02266482A (ko) |
KR (1) | KR900012173A (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI93684C (fi) * | 1993-04-23 | 1995-05-10 | Nokia Mobile Phones Ltd | Menetelmä signaalin käsittelemiseksi ja menetelmän mukainen signaalinkäsittelypiiri |
US5438293A (en) * | 1993-10-04 | 1995-08-01 | Regents Of The University Of California | Low power analog absolute differencing circuit and architecture |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3696305A (en) * | 1970-07-01 | 1972-10-03 | Gen Electric | High speed high accuracy sample and hold circuit |
US4460952A (en) * | 1982-05-13 | 1984-07-17 | Texas Instruments Incorporated | Electronic rectifier/multiplier/level shifter |
US4546324A (en) * | 1982-12-27 | 1985-10-08 | Intersil, Inc. | Digitally switched analog signal conditioner |
JPH07117559B2 (ja) * | 1986-03-29 | 1995-12-18 | 株式会社東芝 | 電圧比較回路 |
-
1990
- 1990-01-08 KR KR1019900000141A patent/KR900012173A/ko not_active Application Discontinuation
- 1990-01-09 JP JP2001129A patent/JPH02266482A/ja active Pending
- 1990-01-09 EP EP19900300231 patent/EP0378360A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPH02266482A (ja) | 1990-10-31 |
EP0378360A2 (en) | 1990-07-18 |
EP0378360A3 (en) | 1992-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4082998A (en) | Dual slope integration circuit | |
KR920007646A (ko) | 카테테르 팁의 혈압용 트랜스듀서를 온도보상하는 장치 및 방법 | |
US4829239A (en) | Multimeter | |
US5121051A (en) | Method and apparatus for measuring small electrical signals | |
US20010026226A1 (en) | CMOS low battery voltage detector | |
US4408128A (en) | Electric resistance type wide range moisture meter | |
WO1999053425A1 (en) | Apparatus and method for improved dynamic range and response time in a logarithmic amplifier | |
KR900012173A (ko) | 정밀부품이 요구되지 않는 아날로그 신호 안정화장치 | |
US5770956A (en) | Measurement amplifier | |
JP3081751B2 (ja) | 電気量測定装置 | |
JPS5730414A (en) | Offset automatic compensating system | |
US5543706A (en) | Circuit and method for measuring current in a circuit | |
US5119096A (en) | Analog to frequency converter with balancing compensation cycles | |
US4015191A (en) | D.C. high voltage power source with precise load current measurement | |
US3754232A (en) | Circuit arrangement for baseline compensation | |
KR0145591B1 (ko) | 써모파일 센서를 이용한 온도 감지방법 및 그 장치 | |
JPH0546090Y2 (ko) | ||
SU855554A1 (ru) | Устройство дл измерени параметров интегральных стабилизаторов напр жени | |
JPH04370769A (ja) | A/d変換器を用いた電圧・電流信号の補正方法 | |
JPH03128513A (ja) | 自動利得制御方法 | |
US5097199A (en) | Voltage controlled current source | |
JP2876844B2 (ja) | Icテスタ用ドライバの出力電圧補正回路 | |
Wolstenholme | Inexpensive zero-resistance ammeter for galvanic studies | |
KR950002757Y1 (ko) | 프로그램 가능한 정전류회로 | |
JPH08146050A (ja) | 差動増幅器を用いる測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |