NL8703152A - Geschakeld kapaciteitsnetwerk. - Google Patents

Description

A

ί ; * PHN 12.373 1 N.V. Philips' Gloeilampenfabrieken.

Geschakeld kapaciteitsnetwerk.

De uitvinding heeft betrekking op een geschakeld kapaciteitsnetwerk, met een ingangsklem en een uitgangsklem, een serieschakeling van ten minste een eerste en een tweede op elkaar volgende schakeltransistor tussen de ingangsklem en de uitgangsklem, 5 elke schakeltransistor is voorzien van een stuurelektrode, voor het ontvangen van een schakelsignaal, en een kapaciteit tussen het verbindingspunt tussen de eerste en de tweede schakeltransistor in de serieschakeling, en een punt van konstante potentiaal, waarbij de stuurelektrodes van de eerste en de tweede schakeltransistor zijn 10 ingericht voor het ontvangen van een eerste respektievelijk tweede schakelsignaal, elk der beide schakelsignalen zijnde in de vorm van een voor beide schakelsignalen gelijk zijnd aantal van één of meer op elkaar volgende impulsen, waarbij de impuls(en) van het eerste schakelsignaal die in het tweede schakelsignaal, in de tijd gezien, niet 15 overlappen, en waarbij, voor het geval dit aantal twee of hoger is, de frekwenties van optreden van de impulsen in de beide schakelsignalen in hoofdzaak gelijk aan elkaar zijn.

Een dergelijke kapaciteitsnetwerk is bijvoorbeeld bekend uit Philips Technisch Tijdschrift 41, 1983, no. 4, p.109-129. Het 20 betreft daar de toepassing van een geschakeld kondensatornetwerk in een geschakelde kondensatorintegrator.

De tijdkonstante van deze geschakelde kondensatorintegrator is voor sommige toepassingen te klein.

De uitvinding beoogt een geschakeld kapaciteitsnetwerk 25 voor te stellen waarmee het in de toepassing in een geschakelde kondensatorintegrator mogelijk wordt om grotere tijdkonstantes te realiseren. Het geschakelde kapaciteitsnetwerk heeft daartoe het kenmerk, dat de twee op elkaar volgende eerste en tweede schakeltransistoren in de serieschakeling een zone gemeenschappelijk 30 hebben en dat de kapaciteit uitsluitend wordt gevormd door de parasitaire kapaciteit van de gemeenschappelijke zone.

De tijdkonstante van de geschakelde kondensatorintegrator 8703152 --:---- ί <e ΡΗΝ 12.373 2 is evenredig met Cf/Cg, waarbij Cg de voornoemde kapaciteit is die is geschakeld tussen het verbindingspunt tussen de beide schakeltransistoren en het punt van konstante potentiaal (aarde) en Cf de waarde van de tegenkoppelkondensator is, die is geschakeld tussen de 5 uitgang en de inverterende ingang van de achter het kondensatornetwerk geschakelde operationele versterker.

De maximale waarde van Cf/Cg hangt af van de minimale waarde van Cg en van de waarde die, binnen zekere ekonomische en technologische grenzen, aan Cf gegeven kan worden. Vanwege beperkingen 10 op het niveau van de integratie van Cf in een geïntegreerd circuit kan Cf niet te groot gekozen worden. De minimale waarde van Cg wordt begrensd door de parasitaire kapaciteiten van de schakeltransistoren.

Volgens de uitvinding wordt van deze kennis gebruik gemaakt door effektief de kapaciteit Cg door de parasitaire 15 kapaciteiten van de beide schakeltransistoren te bepalen. Dit betekent dus dat er geen kondensator meer benodigd is tussen het verbindingspunt tussen de beide kondensatoren en het punt van konstante potentiaal.

Echter alleen indien men ervoor zorgt dat twee op elkaar volgende schakeltransistoren in de serieschakeling een (halfgeleider) 20 zone gemeenschappelijk hebben zal de voornoemde kapaciteit, zijnde gelijk aan de parasitaire kapaciteit van deze gemeenschappelijke zone, een voldoende lage kapaciteitswaarde bezitten om een gewenste tijdkonstante in de geschakelde kondensatorintegrator te kunnen realiseren die voldoende groot is.

25 Afhankelijk van de technologie en het type schakeltransistor kan een kapaciteitswaarde van ongeveer 5 tot 25 fF (2fF=10~15F) gerealiseerd worden.

Bovendien is, door een (halfgeleider) zone van twee opeenvolgende schakeltransistoren gemeenschappelijk uit te voeren, een 30 ruimtebesparing op het substraat gerealiseerd, wat leidt tot kleinere schakelingen. Bovendien kan de terugkoppelkondensator veel kleiner genomen worden, hetgeen leidt tot een aanzienlijke grotere ruimtebesparing op het substraat.

Het geschakelde kapaciteitsnetwerk, voorzien van een 35 serieschakeling van een eerste en een tweede schakeltransistor, kan verder zijn gekenmerkt, doordat het netwerk verder is voorzien van een tweede serieschakeling van een derde en een vierde schakeltransistor, .8703152 t ¥ PHN 12.373 3 eveneens elk voorzien van een stuurelektrode voor het ontvangen van een schakelsignaal, dat de derde en de vierde schakeltransistor een zone gemeenschappelijk hebben en dat de tweede serieschakeling is parallel geschakeld met de serieschakeling van de eerste en de tweede 5 schakeltransistor.

Hierdoor wordt het mogelijk om te kompenseren voor de offsetspanning die als gevolg van asymmetrie in de schakeltransistoren aanwezig is. Er kunnen nu verschillende specifieke lay-out konfiguraties worden voorgesteld ter vermindering van de offsetspanning.

10 De uitvinding zal aan de hand van een aantal uitvoeringsvoorbeelden in de hierna volgende figuurbeschrijving nader worden uiteengezet. Hierin toont figuur 1 een eerste uitvoeringsvoorbeeld figuur 1a de twee schakelsignalen voor de 15 schakeltransistoren in het eerste uitvoeringsvoorbeeld, figuur 2 de parasitaire kapaciteiten van een schakeltransistor, figuur 3 de opbouw van het netwerk van figuur 1 volgens een loodrechte doorsnede door het substraat van de schakeling, 20 figuur 4 het netwerk van figuur 1, doch meer schematisch weergegeven, figuur 5 in figuur 5a en 5b twee verschillende lay-out konfiguraties van een tweede uitvoeringsvoorbeeld, figuur 6 in figuur 6a en 6b twee verschillende lay-out 25 konfiguraties van een derde uivoeringsvoorbeeld, figuur 7 het elektrische schema van de uitvoeringsvoorbeelden van de figuren 5 en 6, figuur 8 in figuur 8a een serieschakeling van negen schakeltransistoren en figuur 8b de lay-out konfiguratie van de 30 schakeling van figuur 8a, en figuur 9 een lay-out konfiguratie van een serieschakeling van acht schakeltransistoren.

Figuur 1 toont een uitvoeringsvoorbeeld van een geschakeld kapaciteitsnetwerk 10, voorzien van een serieschakeling van 35 een eerste en een tweede schakeltransistor respektievelijk tussen een ingangsklem 1 en een uitgangsklem 2. Figuur 1 toont de toepassing van het kapaciteitsnetwerk in een geschakelde -- .8703152 * € PHN 12.373 4 kondensatorintegrator. De uitgangsklem 2 is daartoe gekoppeld met de inverterende ingang (-) van een operationele versterker 3. De uitgang 4 ervan is via een tegenkoppelkondensator gekoppeld met de inverterende ingang. De niet-inverterende ingang (+) van de versterker 3 5 is gekoppeld met een punt van konstante potentiaal (aarde).

De beide schakeltransistoren en T2 hebben een zone gemeenschappelijk. Dat is voor de (MOS)transistor de zone waarop normaliter de drain elektrode is aangebracht en voor de (MOS)transistor T2 de zone waarop normaliter de source-elektrode is aangebracht. Dit 10 zal later aan de hand van figuur 3 worden duidelijk gemaakt. Beide schakeltransistoren en T2 hebben een stuurelektrode (de gate-elektrode) die elektrisch is gekoppeld met aansluitklem 6 respektievelijk 7. Aan de aansluitklemmen 6 en 7 kan een eerste respektievelijk tweede schakelsignaal S^ respektievelijk S2 worden 15 toegevoerd. Zie figuur 1a die de beide schakelsignalen toont als funktie van de tijd. Bij afwezigheid van een schakelsignaal, het schakelsignaal is laag, zijn de schakeltransistoren niet geleidend. Dat wil zeggen zij vertegenwoordigen een geopende schakelaar. Onder invloed van de schakelsignaal, anders gezegd het schakelsignaal is "hoog", worden de 20 schakeltransistoren geleidend, dat wil zeggen ze vormen een schakelaar die in de gesloten stand staat. Het spreekt voor zich dt de schakeltransistor in dit geval N-MOS transistoren zijn. In het geval dat de schakeltransistoren als P-MOS transistoren zijn uitgevoerd dienen de schakelsignalen natuurlijk geinterveerd aan de aansluitklemmen 6 en 7 25 te worden toegevoerd.

De kapaciteit tussen het verbindingspunt 5 tussen de twee schakeltransistoren en T2, en het punt van konstante potentiaal (aarde) wordt bepaald door, en enkel gevormd door de parasitaire kapaciteiten van de beide schakeltransistoren. Er is dus geen aparte 30 kondensator tussen het punt 5 en 'aarde' aangebracht.

Figuur 2 toont de parasitaire kapaciteiten van een MOS schakeltransistor T^, waarbij i volgens figuur 1 gelijk aan 1 of 2 kan zijn. Tussen de source-elektrode s en de gate-elektrode g bevindt zich een parasitaire kapaciteit C^, tussen de gate-elektrode g en de drain 35 elektrode d een parasitaire kapaciteit C2i' tussen de source-elektrode en de bulkaansluiting b en tussen de drain elektrode en de bulkaansluiting b parasitaire kapaciteiten C3^ respektievelijk C^.

.«703152 * tf PHN 12.373 5

Figuur 3 toont een dwarsdoorsnede van het geschakelde kondensatornetwerk van figuur 1, zoals het in geïntegreerde vorm in een substraat is aangebracht. Het betreft hier een N-MOS uitvoering.

Figuur 3 toont een p gedoteerd substraat 15 waarin n gedoteerde zones 5 16, 17 en 18 zijn aangebracht. Op het substraat zijn verder isolerende oxidelagen 19, 20, 21 en 22 aangebracht. Op deze lagen zijn weer geleidende lagen in de vorm van een geleidende siliciumlaag 23, 24, 25 en 26 aangebracht.

De geleidende laag 23 vormt de source-elektrode van 10 schakeltransistor T1 en is elektrisch gekoppeld met de ingangsklem 1.

De geleidende laag 24 vormt de gate-elektrode van schakeltransistor T.j en is gekoppeld met de stuursignaalingang 6. De geleidende laag 25 vormt de gate-elektrode van schakeltransistor T2 die is gekoppeld met de stuursignaalingang 7. De geleidende laag 26 vormt de drain elektrode van 15 de schakeltransistor T2 die elektrisch is gekoppeld met de uitgangsklem 2. De schakeltransistor Tf heeft de zone 17 gemeenschappelijk met de schakeltransistor T2. Deze gemeenschappelijke zone is dus het n-gebied 17. Er is dus fysiek op het substraat geen drain elektrode van de schakeltransistor en ook geen source-20 elektrode van de schakeltransistor T2. Er is verder ter plekke van de zone 17 ook geen externe kondensator aangebracht, die als kapaciteit zou kunnen dienen tussen het verbindingspunt tussen beide schakeltransistoren en het punt van konstante potentiaal (aarde). Enkel aanwezig is de parasitaire kapaciteit van de gemeenschappelijke zone 25 17. Deze parasitaire kapaciteit Cs (zie figuur 1) wordt in feite gevormd door de som van de parasitaire kapaciteiten C21 en C^1 van schakeltransistor en de parasitaire kapaciteiten en C·^ van de schakeltransistor T2, zie figuur 2.

De werking van de geschakelde kondensatorintegrator van 30 figuur 1 zal hierna, met behulp van de schakelsignalen van figuur la, worden uiteengezet.

Figuur 1a toont het eerste schakelsignaal dat aan de stuurelektrode 6 van de eerste schakeltransistor wordt toegevoerd en het tweede schakelsignaal S2 dat aan de stuurelektrode 7 van de 35 tweede schakeltransistor T2 wordt toegevoerd. Beide schakelsignalen zijn in de vorm van impulsreeksen. De impulsen hebben een frekwentie fn van optreden waarvoor geldt fn=1/T, waarbij T de periode in een .8703152 PHN 12.373 6 t pulsreeks is.

De impulsen van het tweede schakelsignaal S2 zijn in de tijd gezien over T2 ten opzichte van de pulsen in het eerste schakelsignaal verschoven. De impulsen in het eerste en het tweede 5 schakelsignaal overlappen elkaar in de tijd gezien niet.

Onder invloed van de impuls op het tijdstip t=tQ in het schakelsignaal S1 wordt de schakeltransistor T1 vanaf het tijdstip t0 kortstondig geleidend. De parasitaire kapaciteit Cs wordt nu opgeladen tot de spanning Vref, die aanwezig is aan de ingang 1 van de 10 integrator. We nemen aan dat de kondensator Cf vooraf is ontladen door een resetsignaal dat wordt toegevoerd aan een parallel met de kondensator Cf geschakelde schakelaar (niet getekend) die daartoe kortstondig sluit. Onder invloed van signaal S2 zal de schakeltransistor T2 vervolgens vanaf het tijdstip t0+T/2 15 kortstondig geleiden. Hierdoor ontlaadt de kapaciteit Cg zich en wordt de kondensator Cf opgeladen. Aan de uitgang 4 ontstaat dan een spanning gelijk aan -Vref. Cs/Cf=a. Vref

Vervolgens wordt op het tijdstip t=tQ+T weer een impuls aan de 20 schakeltransistor geleverd, en wordt er op het moment t=tQ+3T/2 een impuls aan de schakeltransistor T2 toegevoerd. Vervolgens ontstaat aan de uitgang 4 een spanning gelijk aan 2.a.Vref.

Na elke volgende kombinatie van een impuls in het schakelsignaal en 25 een impuls in het schakelsignaal S2 zal de uitgangsspanning telkens met a.Vref zijn toegenomen.

De tijdkonstante'Ïvan de integrator van figuur 1 wordt gegeven door ^=cf/cs · fn 30 De parasitaire kapaciteit Cg bepaalt samen met de impulsfrekwentie fn een effektieve weerstand R. Deze effektieve weerstand bepaalt tesamen met Cf de tijdkonstante^en is gelijk aan R=1/Cg.fn>

Een grote tijdkonstante ontstaat door fn laag en Cf/Cg groot te kiezen.

35 In de praktijk wordt de ondergrens voor fn enerzijds bepaald door de bandbreedte van het ingangssignaal en het sampling theorema en anderzijds door de technologische beperkingen die lekstromen .8703152 f « PHN 12.373 7 tot gevolg hebben.

De maximale waarde van Cf/Cg hangt af van de minimale waarde van Cg en de waarde die, binnen zekere ekonomische en technologische grenzen aan Cf gegeven kan worden. In de praktijk zal 5 Cf niet groter dan 50-100 pF gekozen worden. De minimale waarde van Cg wordt begrensd door de parasitaire kapaciteiten van de beide schakeltransistoren. Door de kapaciteit Cg enkel door de parasitaire kapaciteiten van de schakeltransistoren te laten bepalen kan een zeer lage kapaciteitswaarde gerealiseerd worden. Afhankelijk van de 10 technologie en het type schakeltransistor zal de geschakelde kapaciteit Cg een waarde van ongeveer 5-25 fF bezitten. Met Cf gelijk aan 50 pF en Cg gelijk aan 5fF dan is bij een klokfrekwentie fn gelijk aan 100 kHz, een tijdkonstante van 0,1 s. realiseerbaar.

Praktijkproeven met de schakeling van figuur 1 hebben de 15 realiseerbaarheid en bruikbaarheid ervan aangetoond. Tevens is gebleken dat de offsetspanning, die een gevolg is van de asymmetrie in de schakeltransistoren, een belangrijke rol speelt. Het gaat hier met name om de gate-source en gate-drain overlapkapaciteit C^ respektievelijk c22· 20 Om deze reden worden specifieke lay-out konfiguraties voorgesteld voor het betreffende ingangscircuit 10 met de geschakelde parasitaire kapaciteit Cg, ter vermindering van de offsetspanning.

De aanduiding van een geschakeld kapaciteitsnetwerk, zoals het netwerk 10 in figuur 1, zal in het vervolg plaats vinden in de 25 vorm zoals in figuur 4 is weergegeven.

Figuur 5 toont in figuur 5a het geschakelde kapaciteitsnetwerk 10 waaraan een tweede geschakelde kapaciteitsnetwerk 10', opgebouwd uit een serieschakeling van een derde en een vierde schakeltransistor T3 respektievelijk T^, is parallel geschakeld. De 30 stuurelektrodes van de schakeltransistoren en T3 zijn met elkaar gekoppeld. Evenzo zijn de stuurelektrodes van de schakeltransistoren T2 en met elkaar gekoppeld. Hierdoor wordt voor de geometrische asymmetrie in de schakeltransistoren, die het gevolg is van beperkingen in het fabrikageproces, gekompenseerd, zodat een vermindering van de 35 offsetspanning ontstaat.

Figuur 5b toont een alternatieve lay-out; de schakeltransistoren liggen hier iets verder uiteen en op één lijn.

---.-JA

.8703152 * PHN 12.373 8

Weliswaar zal de kompensatie hierdoor doorgaans verminderen, maar de schakeling heeft als voordeel, dat de diverse verbindingsleidingen elkaar niet kruisen, zodat er geen parasitaire koppelkapaciteiten ontstaan.

5 Figure 6a en 6b tonen nog twee alternatieven, zij het dat het bijbehorende circuitschema nu iets gewijzigd is: de twee parallelle kapaciteitsnetwerken zijn nu uit-fase geschakeld (zie figuur 7). Dit heeft als bijkomend voordeel, dat klokasymmetrie nu ook gecompenseerd wordt.

10 Bovendien maakt dit de lay-out van figuur 6a mogelijk, waar de gatestructuren van de elkaar compenserende schakelaars aaneengesloten zijn. Hierdoor kan de gevoeligheid voor geometrische fouten (met name maskerfouten) verder gereduceerd worden.

Figuur 7 toont het elektrische schema van de twee 15 parallel geschakelde kapaciteitsnetwerken 10 en 10'. De schakeltransistoren tot en met zijn hier als schakelaars weergegeven. Cg' is de parasitaire kapaciteit van de voor de schakeltransistoren T3 en T4 gemeenschappelijke zone.

In de netwerken volgens figuur 5a en 5b worden eerst de 20 schakelaars T1 en T3 gelijktijdig gesloten. Dat betekent dat beide parasitaire kapaciteiten Cg en Cg' worden opgeladen tot de spanning Vref.| die aanwezig is aan de ingangsklem 1. Nadat de schakelaars en T3 geopend zijn sluiten zich de schakelaars en gelijktijdig en ontladen beide kapaciteiten zich via de uitgangsklem 2. 25 In de netwerken volgens figuur 6a en 6b worden de schakelaars en tegelijk gesloten. Dit betekent dat de kapaciteit Cg wordt opgeladen tot de spanning Vref en dat de kapaciteit Cg' zich ontlaadt via de uitgangsklem 2. Vervolgens openen zich de schakelaars en en daarna sluiten zich de schakelaars 30 T2 en T3 tegelijkertijd. Dit betekent dat de kapaciteit Cg zich via de uitgangsklem 2 ontlaadt, terwijl de kapaciteit Cg' wordt opgeladen tot de spanning Vref.

Een verdere verkleining van de (effektief) geschakelde kapaciteit kan verkregen worden, door een groter aantal schakelaars in 35 serie te plaatsen, zoals in figuur 8a. Het netwerk bevat negen in seriegeschakelde schakeltransistoren T1 tot en met Tg waarbij telkens twee opeenvolgende schakeltransistoren en T^+1 een zone .8703152

'K

PHN 12.373 9 gemeenschappelijk hebben. De gemeenschappelijke zone heeft dan een parasitaire kapaciteit Cgi.

Ook voor een dergelijk netwerk is een kompensatie mogelijk, zie figuur 8b. De negen schakeltransistoren bevinden zich 5 daartoe langs een ü-vormige lijn op het substraat.

Figuur 9 toont een uitvoeringsvoorbeeld waarbij acht in seriegeschakelde schakeltransistoren tot en met Tg langs een U-vormige lijn op het substraat zijn aangebracht.

Het zij vermeld dat de uitvinding niet is beperkt tot 10 enkel de getoonde uitvoeringsvoorbeelden. De uitvinding is ook van toepassing op die uitvoeringsvormen die op niet op de uitvinding betrekking hebbende punten van de getoonde uitvoeringsvoorbeelden verschillen. Zo zijn de netwerken niet beperkt tot het gebruik in een geschakelde kondensatornetwerk, doch zijn algemeen toepasbaar daar waar 15 het gaat om het schakelen van (parasitaire) kapaciteiten.

--- — _ .8703152

Claims (8)

1. Geschakeld kapaciteitsnetwerk, met een ingangsklem en een uitgangsklem, een serieschakeling van ten minste een eerste en een tweede op elkaar volgende schakeltransistor tussen de ingangsklem en de uitgangsklem, elke schakeltransistor is voorzien van een stuurelektrode, 5 voor het ontvangen van een schakelsignaal, en een kapaciteit tussen het verbindingspunt tussen de eerste en de tweede schakeltransistor in de serieschakeling, en een punt van konstante potentiaal, waarbij de stuurelektrodes van de eerste en de tweede schakeltransistor zijn ingericht voor het ontvangen van een eerste respektievelijk tweede 10 schakelsignaal, elk der beide schakelsignalen zijnde in de vorm van een voor beide schakelsignalen gelijk zijnd aantal van één of meer op elkaar volgende impulsen, waarbij de impuls(en) van het eerste schakelsignaal die in het tweede schakelsignaal, in de tijd gezien, niet overlappen, en waarbij, voor het geval dit aantal twee of hoger is, de 15 frekwenties van optreden van de impulsen in de beide schakelsignalen in hoofdzaak gelijk aan elkaar zijn, met het kenmerk, dat de twee op elkaar volgende eerste en tweede schakeltransistoren in de serieschakeling een zone gemeenschappelijk hebben en dat de kapaciteit uitsluitend wordt gevormd door de parasitaire kapaciteit van de gemeenschappelijke zone.

2. Geschakeld kapaciteitsnetwerk volgens conclusie 1, voorzien van een serieschakeling van een eerste en een tweede schakeltransistor, met het kenmerk, dat het netwerk verder is voorzien van een tweede serieschakeling van een derde en een vierde schakeltransistor, eveneens elk voorzien van een stuurelektrode voor het 25 ontvangen van een schakelsignaal, dat de derde en de vierde schakeltransistor een zone gemeenschappelijk hebben en dat de tweede serieschakeling is parallel geschakeld met de serieschakeling van de eerste en de tweede schakeltransistor,

3. Geschakeld kapaciteitsnetwerk volgens conclusie 2, met 30 het kenmerk, dat de stuurelektrodes van de eerste en de derde schakeltransistor en dat de stuurelektrodes van de tweede en de vierde schakeltransistor met elkaar zijn gekoppeld. ,8703152 t « PHN 12.373 11

4. Geschakeld kapaciteitsnetwerk volgens conclusie 2, met het kenmerk, dat de stuurelektrodes van de eerste en de vierde schakeltransistor en dat de stuurelektrodes van de tweede en de derde schakeltransistor met elkaar zijn gekoppeld.

5. Geschakeld kapaciteitsnetwerk volgens conclusie 3 of 4, met het kenmerk, dat de vier schakeltransistoren liggend langs een rechte lijn op een substraat zijn aangebracht.

6. Geschakeld kapaciteitsnetwerk volgens conclusie 3 of 4, met het kenmerk, dat de twee serieschakelingen van twee transistoren 10 evenwijdig aan en naast elkaar liggend op een substraat zijn aangebracht.

7. Geschakeld kapaciteitsnetwerk volgens conclusie 1, voorzien van n in seriegeschakelde schakeltransistoren, met het kenmerk, dat voor elke set van twee op elkaar volgende schakeltransistoren geldt dat zij een hoofdelektrode gemeenschappelijk hebben, dat de 15 schakeltransistoren met een rangnummer i (i oneven en groter dan nul) stuurelektrodes hebben die elektrisch met elkaar zijn gekoppeld voor het ontvangen van het eerste schakelsignaal, dat de schakeltransistoren met rangnummer i+1 stuurelektrodes hebben die eveneens elektrisch met elkaar zijn gekoppeld voor het ontvangen van het tweede schakelsignaal.

8. Geschakeld kapaciteitsnetwerk volgens conclusie 7, met het kenmerk, dat de n schakeltransistoren liggend langs een U-vormige lijn op een substraat zijn aangebracht, dat voor n zijnde oneven, de schakeltransistoren 1 tot en met (n-1)/2 liggend langs het ene been van de U op het substraat zijn aangebracht, de schakeltransistoren 25 (n+3)/2 tot en met n liggend langs het andere been van de ü op het substraat zijn aangebracht en de (n+1)/2 de schakeltransistor op het resterende deel van de ü is aangebracht, en dat voor n zijnde even de schakeltransistoren 1 tot en met n/2 liggend langs het ene been van de U op het substraat zijn aangebracht en de schakeltransistoren (n+2)/2 tot 30 en met n liggend langs het andere been van de U op het substraat zijn aangebracht. .8703152