FI89838C - Dynamiskt spaenningsintegreringsfoerfarande samt kopplingar foer utfoerande och tillaempande av foerfarandet - Google Patents

Description

1 89838

Dynaaminen jännitteen integrointimenetelmä sekä kytkentöjä menetelmän toteuttamiseksi ja soveltamiseksi 5

Keksintö koskee menetelmää signaalijännitteen aikainte-graalin muodostamiseksi, jossa menetelmässä signaalijän-nitteestä otetaan varausnäytteitä patenttivaatimuksen 1 johdannon mukaisesti. Keksintö koskee myös kytkentöjä ja 10 niissä käytettäviä piirielimiä keksinnön mukaisen menetelmän toteuttamiseksi.

Jänniteintegraattori on tavallinen piiri esim. CMOS-tek-niikalla toteutetuissa suodatinrakenteissa. Tätä havain-15 nollistaa kuvion la piiri, joka tavanomaisella tavalla on toteutettu operaatiovahvistimella. Kuviossa Ib on esitetty vaihtoehtoinen toteutus, joka perustuu diskreettiaikaisesta kytkettyjen kondensaattoreiden käyttöön (Switched Capacitor). Kuvion la integraattorin lähtösignaali Uo on 20 tulojännitteen Ui aikaintegraali, joka noudattaa kaavaa: ft

Uo(t) = -(1/RC) Ui(t) dt .0 25

Vastaavalla tavalla kuvion Ib integraattorin lähtösignaali Uo on: 't 30 Uo(t) - fs·(Ci/Co) Ui(t) dt

Jo jossa fs on näytteenottotaajuus. Näytekondensaattoriin Ci talletetaan tulosignaalin varausnäyte kun kytkimet sl ja 35 s4 ovat kiinni ja kytkimet s2 ja s3 auki. Näytevaraus (Qi = Ci x Ui) puretaan integroivaan kondensaattoriin Co sulkemalla kytkimet s2 ja s3 (kytkimet sl ja s4 ovat tällöin 2 89 838 auki). Näytteen talletus- ja purkuvaiheiden välillä voi olla taukoja, jolloin kaikki kytkimet sl - s4 ovat auki.

Kuvioissa la ja Ib esitettyjen, tekniikan tason mukaisten 5 piirien haittapuolena on vahvistimen jatkuva virrankulu- tus. Sen lisäksi vahvistimella on rajallinen, yleensä vir-rankulutukseen verrannollinen kaistanleveys sekä CMOS-to-teutuksessa haitallinen 1/f-kohina. Vahvistimien tehtävä on siirtää näytekondensaattoriin otettu signaalivaraus 10 integroivaan kondensaattoriin Co. Tämä toteutuu, kun vahvistimen vahvistus on ääretön (käytännössä tuhansia tai jopa miljoonia), mitä tarkoitusta varten vahvistimessa kulkee jatkuva virta.

15 Tässä keksinnössä esitetään sellainen integrointimenetel-mä, jossa jatkuva virrankulutus on nolla. Tähän päästään käyttämällä aktiivisena elimenä yhtä transistoria, joka keksinnön mukaisella tavalla käytettynä ohjaa sekä varaus-näytteen ottamista että siirtämistä integroivaan konden-20 saattoriin. Muut kytkennän toiminnassa tarvittavat kytkimet toteutetaan ja käytetään yleisesti tunnetulla tavalla.

Keksintöön perustuvassa piirissä ei tarvita aktiivista vahvistinta, vaan varauksen siirto näytekapasitanssista 25 integroivaan kapasitanssiin ohjataan kytkinelimillä, jotka keksinnön mukaisesti kytkevät näytekapasitanssin toisen navan joko positiiviseen tai negatiiviseen syöttöjännitteeseen. Kytkennälle on tunnusomaista, että varauksen siirryttyä virran kulku lakkaa kokonaan.

30

Edullisen suoritusmuodon mukaisesti näytekapasitanssi esi-varataan kytkemällä se positiiviseen tai negatiiviseen käyttöjännitteeseen näytevarauksen tallettamiseksi.

35 Keksinnön mukaiseen menetelmään liitetään edullisesti kaksi varausnäytteen purkamisvaihetta, jolloin ensimmäisessä vaiheessa varausnäyte johdetaan integroivaan kapasitanssiin vain jos sillä on ensimmäinen etumerkki, ja h ΰ 9 Q 3 d 3 jolloin seuraavassa vaiheessa integroivaan kapasitanssiin johdetaan varausnäyte vain jos sillä on vastakkainen etumerkki. Tällöin ensimmäinen etumerkki on ennalta valittu, joko positiivinen tai negatiivinen etumerkki. Tätä 5 menettelyä voidaan parantaa tunnistamalla näytekapasitans-sin varauksen etumerkki vertaavalla piirielimellä, jolloin tunnistetun etumerkin mukaisesti suoritetaan vain jompikumpi varausnäytteen purkamisvaihe.

10 Keksinnön mukainen menetelmä toteutetaan integointikytken-nän ensimmäisessä suoritusmuodossa käyttämällä loogista toimintaa ohjaavana kytkinelimenä transistoria siten, että näytevarauksen purkamista varten näytekapasitanssin käyttöjännitteeseen kytkevä kytkinelin on bipolaaritransisto-15 ri. Vaihtoehtoisessa suoritusmuodossa kytkinelin on kana-vatransistori.

Erittäin edullisessa suoritusmuodossa kytkinelin on EPROM-tyyppinen kanavatransistori, jonka kelluvalle kannalle on 20 järjestetty ennalta määrätty varaus, niin että kanavatran-sistorin kynnysjännite on halutun suuruinen, edullisimmin oleellisesti nolla. Tällöin kytkentä toimii lähes ideaalisesti, koska esim. bipolaaritransistoreilla esiintyvien kynnysjännitteiden kompensointia ei tarvita.

25

Keksintöä selitetään seuraavassa yksityiskohtaisemmin suo-ritusesimerkkien avulla viitaten oheiseen piirustukseen, jossa: 30 kuviot la ja Ib esittävät tekniikan tason mukaisia integrointikytkentöjä; kuvio 2 esittää keksinnön mukaisen menetelmän vaiheita voimakkaasti yksinkertaistettujen, periaatteellisten piirikaavioiden avulla; 35 kuvio 3 esittää kaaviollisesti staattista virtaa kulutta-mattoman jänniteintegroinnin käytännön toteutusta bipolaaritransistoreilla, jolloin kuviossa 3a,b,d,e 4 8 9 8 3 3 on esitetty vain kulloistakin toimintavaihetta varten oleelliset komponentit ja kuviossa 3c toimintaa havainnollistava jännitekäyrä kuvio 4 esittää keksinnön edullisen suoritusmuodon mukaisen 5 kääntävän integraattorin yksinkertaistetun piirikaa- vion, joka perustuu komplementaaripariin ja kytkimiin; kuvio 5 havainnollistaa kuvion 4 mukaisen piirin toimintaa, jolloin kuviossa 5a on esitetty signaalijännite ja 10 näytekondensaattorin yli vaikuttavat jännitteet in- tegrointikytkennän eri toimintavaiheissa ja kuviossa 5b on vastaavasti esitetty integroivan kondensaattorin yli vaikuttava jännite; kuvio 6 kuvion 4 tapaisen kääntävän integraattorin yksin-15 kertaistetun piirikaavion, jossa integointisoluna on ideaalinen CMOS-kytkin; ja kuvio 7 esittää kaaviollisesti kuvion 6 ideaalisen kytkimen periaatteellisen rakenteen EPROM-transistorina toteutettuna.

20

Kuviossa 2 esitetään keksinnön mukaisen menetelmän vaiheita yksinkertaistettujen periaatepiirikaavioiden avulla. Kuviossa 2a näytekondensaattoriin Ci varataan näyte tulo-signaalista Us, joka voi olla positiivinen tai negatiivi-25 nen. Näytevaraus on Qi = Us x Ci. Yksinkertaisuuden vuoksi oletetaan, että näytevaraus on positiivinen, jota osoitetaan kondensaattorin toisen navan + merkillä. Toinen napa on tässä vaiheessa kytketty maahan.

30 Kuvion 2b osoittamassa toisessa vaiheessa näytekondensaattorin positiivinen varaus puretaan integroivaan kondensaattoriin Co kytkemällä näytekondensaattorin (tässä tapauksessa) negatiivinen napa positiiviseen käyttöjännitteeseen +V ja toinen napa kytkimen sl kautta Co:aan. 35 Tunnistin S pitää kytkimen sl suljettuna, kunnes Ci:n jännite on alentunut nollaan, jolloin tunnistin S avaa kytkimen sl. Siten Ci:n varaus on siirtynyt kondensaatto-

II

5 β 9 Γ. 3 d riin Co. Jos näytevaraus olisi negatiivinen, ei tässä vaiheessa tapahtuisi mitään. Kuvion 2c osoittama kolmas vaihe on järjestetty negatiivisen näytevarauksen purkamiseksi kytkemällä Ci negatiiviseen käyttöjännitteeseen -V; 5 jos varaus oli positiivinen, tässä vaiheessa ei tapahdu mitään.

Kuvion 2 mukaisen menetelmän toista (2b) ja kolmatta (2c) vaihetta ohjaa tunnistin S, jolla varmistetaan, että koko 10 varaus puretaan näytekondensaattorista Ci ennalta määrättyyn rajaan saakka.

Menetelmää voidaan kehittää siten, että edellä mainitulla tunnistimella S jo ensimmäisessä vaiheessa ilmaistaan 15 varauksen etumerkki eli napaisuus. Tällöin mainitut toinen ja kolmas vaihe yhdistetään, eli etumerkin mukaisesti toteutetaan vain jompikumpi näistä vaiheista.

Tunnistin S voi olla esim. operaatiovahvistimen perusteella 20 toimiva vertaava elin eli komparaattori. Tällä tavalla toteutettuna menetelmä ei kuitenkaan tuottaisi ratkaisevasti parempaa tulosta kuin tekniikan tason kuvion Ib mukainen menetelmä, koska mm. hyvin pienillä signaaleilla vahvistimen kohina peittäisi signaalin. Etuna keksinnön 25 mukaisessa piirissä on sen sijaan se, että aktiivista elintä kuormittavat vain kytkinten tulokapasitanssit, eikä näitä kertaluokkia suurempi Co. Keksinnön mukaisen menetelmän toteuttavassa piirissä onkin suurimpana etuna se, että kuvion 2 mukaisissa vaiheissa käyttöjännitettä kuor-30 mittavat vain tunnistin S ja kytkimet sl, s2, ja nämäkin voidaan toteuttaa edullisesti esim. yhdellä ainoalla CMOS-tai bipolaaritransistorilla, kuten alla selitetään.

Kuviossa 3 on esitetty yksinkertaistettujen piirikaavioi-35 den avulla keksinnön menetelmän toteutus kytkinelimillä sll - s42 ja BiCMOS-tekniikkaan perustuvilla bipolaari-transistoreilla Tl - T4. Kuvion 3 avulla selitetään •Ί 9 p -a - y ·. V. ’ yj o integroivan piirin toimintaa menetelmän eri vaiheissa. Kuviossa 3 on kaikki oleelliset komponentit, mutta kuvioissa 3a,b,d,e niistä on havainnollisuuden vuoksi esitetty vain kulloisenkin vaiheen kannalta oleelliset komponentit.

5 Piirissä olevia kytkinelimiä ohjataan alan ammattilaisen sinänsä tuntemilla välineillä ja piiriratkaisuilla, joten nämä ohjauselimet on havainnollisuuden vuoksi jätetty pois. Myös kytkinelimet voidaan toteuttaa alan ammattilaisen tuntemin välinein, esim. mekaanisin koskettimin tai puo-10 lijohdekytkimien avulla. Signaalien ja jännitteiden etumerkit ilmaistaan maapotentiaalin suhteen.

Toimintaa selitetään seuraavassa periaatteellisella tasolla kaikkiaan kuuden eri toimintavaiheen aikana. Käytännössä 15 vaiheet voidaa joko suorittaa ajallisesti kaikki peräkkäin, jolloin eri ajanhetkillä käytetään eri komponentteja eri tehtävään, tai käyttäen kaikkiin vaiheisiin eri komponentteja voidaan eri vaiheita suorittaa samanaikaisesti. Oletetaan maapotentiaaliksi nolla volttia ja käyttöjännit-20 teiksi positiivinen Vd ja maapotentiaaliin nähden negatiivinen Vs.

Vaiheen 1 aikana (kuvio 3a) Ci varataan maapotentiaaliin nähden jännitteeseen Vd sulkemalla kytkin s 10. Muut 25 kytkimet ovat tällöin auki. Tämän jälkeen vaiheessa 2 (kuvio 3a) näytekondensaattoriin Ci varataan jännite Uci(2) = Us (2) + Ubel, missä Us on signaali jännite ja Ubel transistorin Tl kanta-emitterijännite sillä hetkellä, kun virran kulku transistorin Tl läpi vaiheen 1 aikana loppuu. 30 Kondensaattorin Ci jännitteen Uci jälkeen suluissa oleva merkintä (2) tarkoittaa vaihetta 2 ja piirustuksessa oleva plus-merkki kondensaattorin kulloisessakin vaiheessa positiivista napaa. Jatkossa muita vaiheita on merkitty vastaavalla tavalla. Vaiheessa 2 transistorin Tl kollektori 35 on kytketty negatiiviseen käyttöjännitteeseen Vs ja kytkimet Sll ja sl2 on suljettu. Vaiheen 2 aikana oletetaan, että Us a 0, jolloin Uci a Ubel.

7 9 9 833

Vaiheen 3 aikana (kuvio 3b) näytekondensaattorin Ci varaus puretaan integroivaan kondensaattoriin Co kytkemällä näyte-kondensaattorin Ci toinen napa transistorin T2 kautta positiiviseen käyttöjännitteeseen Vd. Transistorin T2 kanta on 5 kytketty näytekondensaattorin Ci yli, jolloin virran kulku, eli varauksen siirtyminen loppuu, kun Ci:n yli vaikuttava jännite on Uci(2) = Ube2, jossa Ube2 on transistorin T2 kanta-emitterijänite. Vaiheessa 3 kytkimet s21 ja s22 on suljettu. Vaiheessa 3 integroivaan kondensaattoriin siirty-10 nyt lisävaraus dQ on siten (olettaen tässä vaiheessa transistorin T2 kantavirta oleellisesti nollaksi): dQ(3) = Ci · (Us(2) + Ubel - Ube2) 15 Transistorien Tl ja T2 kanta-emitterijännitteiden Ubel ja Ube2 ollessa yhtä suuret integroi kytkentä tulojännitteen Us synnyttämän varauksen dQ(2) = Ci x Us(2) kapasitanssiin Co. Vaiheet 2 ja 3, jotka toiminnaltaan vastaavat kuvion 2 yhteydessä esitettyä ensimmäistä ja toista vaihetta, edel-20 lyttävät että signaali jännite Us on positiivinen, transisto-reiden Tl ja T2 napaisuudesta johtuen. Mikäli vaiheen 2 aikana Us on negatiivinen, jää Ci:n jännite pienemmäksi kuin Ubel, ja vastaavasti vaiheen 3 aikana pienemmäksi kuin Ube2, jonka takia transistori T2 jää johtamattomaksi vaiheen 25 3 aikana. Näin ollen Co:aan ei siirry vaiheiden 1-3 aikana mitään varausta, jos Us on negatiivinen. Kondensaattorin jännite vaiheiden 1-3 aikana on esitetty kuviossa 3c.

Negatiivinen signaalijännite Us käsitellään vaiheiden 4, 30 5 ja 6 aikana, jotka siis vastaavat kuvion 2 yhteydessä esitettyä ensimmäistä ja kolmatta vaihetta. Kuviossa 3d esitetyn vaiheen 4 aikana kondensaattori Ci varataan jännitteeseen Vs, jolloin vaiheen 5 aikana näytekondensaat-toriin Ci varattu jännite on Uci(3) = Us - Ube3, jossa 35 Ube3 on transistorin T3 kanta-emitterijännite. Vaiheen 5 8 aikana kytkimet s31 ja s32 on suljettu. Vaiheessa 6 (kuvio 3e) näytekondesaattorin Ci varaus puretaan integroivaan kondesaattoriin Co, jolloin transistori T4 on kytketty negatiiviseen käyttöjännitteeseen Vs. Kytkimet S41 ja s42 5 on suljettu. Purkamisen loppuessa kondensaatoriin Ci jää kanta-emitterijännite Ube4, joten integroivaan kondensaattoriin siirtynyt varaus on dQ(6) = Ci · (Us(5) - Ube3 + Ube4) 10

Transistorien T3 ja T4 kanta-emitterijännitteiden Ube3 ja Ube4 ollessa yhtä suuret, kytkentä integroi tulojännitteen Us kapasitanssiin Co. Kuviossa 3 esitetty integrointikyt-kentä on edullinen siten, että se kuluttaa virtaa vain 15 näytevarauksia talletettaessa ja purettaessa vaiheissa 1 - 6. Vaiheiden välillä voi olla taukoja, joiden aikana kytkentä ei kuluta virtaa. Kuvion 3 mukaisen piirin toteutuksessa on huolehdittava siitä, että transistoripa-rien T1/T2 ja T3/T4 kanta-emitterijännitteet valitaan yhtä 20 suuriksi. Samoin piirit on mitoitettava siten, että transistorien T2 ja T4 kantavirrat hallitulla tavalla aiheuttavat näytekondensaattorin Ci purkamista/varaamista; kokeiden perusteella on arvioitu viimeksi mainitun tekijän vaikuttavan integrointikerrointa pienentävästi 25 (suuruusluokka alle 1 %). Integroivan kondensaattorin Co varaukseen mainitut kantavirrat eivät vaikuta.

Mainittujen kanta-emitterijännitteiden tasapainon vaikutusta voidaan tarkastella tilanteessa, jolloin kuvion 3 30 tulosignaali Us = 0. Tällöin vaiheiden 2 ja 3 aikana Co:aan lisätään varaus dQp = Ci · (Ubel - Ube2) , jos Ubel > Ube2 = 0 jos Ubel s Ube2

II

35 ο ί·- 9 Γ x -i ja vastaavasti vaiheiden 3 ja 4 aikana Co:aan lisätään varaus dQn = -Ci · (Ube3 - Ube4) , jos Ube3 > Ube4 5 =0 jos Ube3 s Ube4

Kuvion 3 mukaan suorassa integraattorissa kanta-emitteri-jännite Ubel on likimain yhtä suuri kuin Ube4, ja vastaavasti Ube2 on likimain yhtä suuri kuin Ube3, joten 10 edellä esitetyistä varauserotuksista dQn, dQp vain toinen integroituu signaalin arvon mukana Co:aan. Näin ollen tällä integraattorilla saattaa esiintyä epäsymmetristä epälineaarisuutta, mikäli kanta-emitterijännitteet mainituilla pareilla poikkeavat toisistaan.

15

Vaihtamalla kuvion 3 kytkennän vaiheiden 3 (kuvio 3b) ja 6 (kuvio 3e) suoritusjärjestystä saadaan kääntävä integ-raattori. Tällöin Ubel = Ube2 ja Ube3 = Ube4, jolloin edellä mainittua epälineaarisuutta ei kääntävässä integraattoris-20 sa esiinny ollenkaan. Suora integraattori on esitetty kokonaisuutena kuviossa 4, siten että kytkimien avulla transistorit Tl ja T3 sekä transistorit T2 ja T4 on yhdistetty transistoreiksi T5 ja T6. Tulosignaalista Us otettavat näytteet johdetaan eri vaiheissa transistorin T5 tai T6 25 kautta näytekondensaattoriin Ci ja siitä edelleen integroivaan kondensaattoriin Co saman transistorin T5, vastaavasti T6 kautta.

Kuviossa 4 olevan integroivan piirin toiminnan ymmärtämi-30 seksi on alla olevaan taulukkoon merkitty kytkimien toiminta esittämättä olevan kellopiirin ennalta valitulla toimintataajuudella ohjaamissa vaiheissa 1-6. Taulukossa merkki x tarkoittaa suljettua kytkintä ja tyhjä avointa kytkintä.

35 ίο 3 9 ρ 7 3 vaiheet: kytkin 1234561 s51 xx x xx s52 x x 5 s53 x s54 x s55 x s56 x x s57 x 10 s62 x s63 x s64 x s65 x s67 x 15

Vaiheessa 2 luetaan tulosignaalin Us näyte kytkimen 54, transistorin T5 ja kytkimen 53 kautta näytekondensaattoriin Ci, jonka toinen napa on kytkimen 51 kautta maassa. Vaiheessa 3 näyte puretaan integroivaan kondensaattoriin 20 Co siten, että kondensaattorit kytketään yhteen kytkimellä s56. Kondensaattorin Ci toinen napa on kytketty kytkimen s63 ja transistorin T6 kautta positiiviseen käyttöjännitteeseen Vd. Purkaminen jatkuu, kunnes kondensaattorin Ci jännite saavuttaa transistorin T6 kanta-emitterijännit-25 teen, sillä transistorin T6 kanta on nyt kytkettynä kytkimen s65 kautta kondensaattorien Ci ja Co väliseen pisteeseen. Vaiheessa 4 näytekondensaattori esivarataan negatiiviseen käyttöjännitteeseen Vs. Vaiheissa 5 ja 6 luetaan ja puretaan näyte samaan tapaan kuin edellä, mutta 30 nyt transistorin T6 kautta. Vaiheessa 1 kondensaattori Ci varataan uudelleen positiiviseen käyttöjännitteeseen, jolloin sen jälkeen alkaa uusi kierros.

Kuvion 4 mukaisen piirin toimintaa on myös havainnollis-35 tettu kuvioissa 5a ja 5b, jossa ajan t funktiona esitetään tulosignaalin Us, näytekondensaattorin Ci yli vaikuttavan jännitteen Uci ja integroivan kondensaattorin Co yli li n ·\? 9 G 3 3 vaikuttavan jännitteen Uco väliset yhteydet eräällä aikavälillä. Kuvioiden 5a ja 5b välissä olevalle aika-akselille on merkitty vaiheiden 1-6 järjestys. Kuvio 5 on tarkoitettu toimintaperiaatteen selvittämiseksi, joten 5 jännitekäyrät eivät ole tarkassa mittakaavassa. Nähdään että lähtöjännite Uco integroiden seuraa tulosignaalia Us.

Koska kuvion 4 kytkennässä kukin kytkin s käsittelee vain joko positiivista tai negatiivista jännitettä, kytkimet 10 voidaan tunnetulla tavalla toteuttaa käyttäen jokaista kytkintä varten vain yhtä transistoria, joten kuvion 4 kytkentä on yksinkertaisempi kuin kuvion Ib kytkentä.

Kuvion 3 kytkennästä saadaan yksinkertainen kokoaalto-15 tasasuuntaaja siten, että vaiheen 6 (kuvio 3e) sijasta suoritetaan vaihe 3 (kuvio 3b) ja nollataan integroiva kondensaattorin Co ennen kutakin integrointivaihetta, mikäli tasasuunnatun jännitteen integrointia ei haluta. Minittujen vaiheiden kääntäminen voidaan myös tehdä päin-20 vastoin, ts. vaiheen 3 sijasta suoritetaan vaihe 6.

Kytkentä voidaan myös hyvin yksinkertaisella tavalla muuttaa vahvistimeksi. Erityisen edullinen kytkentä on kääntävä, epäideaalisuuksista vapaa vahvistin.

25 Kytkennässä voidaan virrankulutusta edelleen tarvittaessa pienentää, esimerkiksi siten että signaalin etumerkin mukaan passiivisiksi jäävät kellovaiheet näytekapasitans-sin Ci esivaraamisineen jätetään suorittamatta.

30 Koska kuvion 4 kytkennässä varaus- ja purkamisvaiheet toteutuvat samalla transistorilla T5 ja vastaavasti T6, yksittäiseen näytteeseen ei liity kuvion 3 yhteydessä havaittua mahdollista epäideaalisuutta. Tämän piirin valmistuksessa on kuitenkin huolellisesti pyrittävä saamaan 35 PNP/NPN-transistoreiden T5, T6 kanta-emitterijännitteet samoiksi, koska muutoin signaalin nollan ylityskohtien läheisyydessä saattaa esiintyä epävarmuutta, ts. jännite-

12 89B3B

eron kertaantumista vain toiseen suuntaan. Kuvion 4 piiri täyttää alussa esitetyn toivomuksen siten, että se näytteen talletus- ja purkamisjaksojen välissä ei oleellisesti kuluta virtaa.

5

Kuviossa 4 esitettyä kytkentää voidaan vielä parantaa kääntävällä integraattorilla, jossa NPN- ja PNP-kanava-transistoreiden kynnysjännite-eroista aiheutuva epäideaa-lisuus poistetaan siten, että transistoreiden kynnysjän-10 nitteet saatetaan yhtä suuriksi. Jos kynnysjännite lisäksi on nolla, voidaan välttää negatiivisten ja positiivisten signaalinäytteiden täysin erillinen käsittely.

Kuviossa 6 oleva kääntävä integraattori perustuu CMOS-tran-15 sistoriin. Näyte tulosignaalista Us luetaan transistorin T8 ja kytkimien s81 - s88 avulla näytekondensaattoriin Ci ja sitten integroivaan kondensaattoriin Co, jonka toinen napa on kiinteästi kytketty lähtöön, jossa saadaan käänteinen, integroitu lähtösignaali Uo. Transistorin T8 toinen 20 napa S (kuviossa 7) on kytketty positiiviseen käyttöjännitteeseen Vd.

Kuvion 6 piirin toimintaa kuvaavassa kytkintaulukossa x tarkoittaa kulloisessakin vaiheessa 1-4 suljettua 25 kytkintä. Merkitsemättömissä vaiheissa kytkin on auki: vaiheet: kytkin 1234 s81 x 30 s82 x s83 x s84 x s85 x x s86 x 35 s87 x s88 x li

13 ·' ~ 7' A

Kuvion 6 piirin toiminta poikkeaa kuvion 5 vastaavasta siten, että sekä positiiviset että negatiiviset näytteet käsitellään samassa näytteenottovaiheessa. Vaihe 1 on näytteen talletus kondensaattoriin Ci, vaiheet 2 ja 3 5 näytteen napaisuudesta riippuva näytteen purkaminen kondensaattoriin Co, ja vaihe 4 on transistorin T8 kelluvan hilan G1 (kuviossa 7) varausvaihe. Varausvaiheessa transistorin T8 kelluvalle hilalle G1 järjestetään ennalta määrätty varaus, joka kuvion 6 tapauksessa tuodaan hilalle 10 G (kuvio 7) maapotentiaalista.

Kuviossa 6 olevalla transistorilla T8 on tavallisuudesta hieman poikkeava rakenne, jota selitetään lyhyesti kuvion 7 avulla. Kuvion tarkoituksena on ainoastaan havainnollis-15 taa periaatteellista rakennetta voimakkaasti suurennetun kaaviollisen poikkileikkauksen avulla, joten eri osien kokosuhteet ja mittasuhteet eivät ole todellisia. Transistori valmistetaan esim. sinänsä tunnetulla EPROM-proses-silla. Kuviossa 7 CMOS-transistorilla on liitännät: lähde 20 S, nielu D ja hila G. Eristettynä hilan G ja alustan SUB välissä on kelluva hila Gl. Kuvion 6 varausvaiheessa 4 kelluvalle hilalle Gl järjestetään ennalta määrätty varaus. Tämän kelluvan hilan ansiosta vältetään perinteisten bipolaari- ja kanavatransistorien mahdollisesti aiheutta-25 mat epäsymmetriat integrointipiirissä. Alan ammattilainen ymmärtää kuvion avulla transistorin muun periaatteellisen rakenteen ja sen toiminnan muut piirteet. Kuvion 7 mukaista transistoria voidaan myös käyttää kuvioiden 2, 3 ja 4 mukaisissa integrointipiireissä, jolloin niiden mahdolli-30 set epäsymmetriat vastaavasti muuttuvat. Kuvion 6 mukaista piiriä pidetään kuitenkin edullisempana, koska kytkineli-mien määrä on pienempi kuin piireissä 2, 3 tai 4.

Esitettyjen kytkentöjen avulla voidaan toteuttaa suodat-35 timia, tasasuuntaajia, modulaation ilmaisimia ja muita signaalinkäsittelykytkentöjä. Kytkentöjen toiminta edellyttää PNP- ja NPN-transistorien kanta-emitterijännittei- 14 iJ 9 Γ- 3 d den Ubel ja Ube2 yhtäsuuruutta, joka voidaan saavuttaa erikoisesti toteutettaessa kytkentä yhdeksi integroiduksi piiriksi.

5 Edellä kuvattujen keksinnöllisten integroivien kytkentöjen suurena etuna on se, että ne eivät lainkaan kuluta staattista virtaa. Lisäksi kytkennöillä on pieni kohina ja laaja dynamiikka-alue. Keksinnön mukainen kytkentä vaatii integroidulla piirillä vain noin puolet siitä tilasta mitä 10 tekniikan tason ratkaisut vaativat. Näiden seikkojen ansiosta keksinnön sovellutukset ovat ihanteellisia pienikokoisissa kannettavissa laitteissa, kuten radiohaku-laitteiden datailmaisu- ja suodatuspiireissä, radiopuhelinten puheenkäsittelypiireissä tai modeemipiireissä ja 15 muissa mikrotehosovellutuksissa.

Keksinnön mukaisen piirin tehon kulutuksesta P saadaan käsitys käyttämällä kaavaa P = U x Ctot x f s esimerkissä, jossa U on käyttöjännite 5V. Ctot on kymmennapaisen 20 suodattimen kytkettävän kondensaattorin (Ci) kokonaiska-pasitanssi 50 pF ja fs on kytkintaajuus 100 kHz. Tällöin tehon kulutus P = 125 μΝ eli suuruusluokkaa 10 pW napaa kohti, jota voidaan pitää erittäin pienenä.

25 Esitetyt suoritusesimerkit on tarkoitettu vain havainnollistamaan keksinnöllistä ajatusta, johon alan ammattilainen tämän selityksen luettuaan ilmeisesti voi kehittää monia muunnelmia. Keksinnön suoja-alaa rajoittavatkin siten vain oheiset patenttivaatimukset.

30 35 li

Claims (12)

1. Menetelmä signaalijännitteen käännetyn tai suoran ai-kaintegraalin muodostamiseksi, jossa menetelmässä - talletetaan näytekapasitanssiin (Ci) varausnäytteitä 5 signaalijännitteestä, - puretaan kyseiset varausnäytteet integroivaan kapasitanssiin (Co) ennalta määrätyllä kytkentätaajuudella, - kytketään kytkinelimiä (s) ennalta määrätyllä kytkentätaaj uudella kyseisten varausnäytteiden ottamiseksi ja 10 siirtämiseksi, - ohjataan kyseisten varausnäytteiden siirtämistä integroivaan kapasitanssiin (Co) aktiivisella elimellä (A), ja - erotetaan integroiva kapasitanssi (Co) muusta integroin-tipiiristä kytkinelimiä (sl, s2; s22, s42; s56; s84, s87) 15 avaamalla jokaisen varausnäytteen purkamisen jälkeen, tunnettu siitä, että - ohjataan aktiivisena elimenä (A) toimivalla transistorilla (T1-T4; T5, T6; T8) sekä varausnäytteen ottamista että siirtämistä näytekapasitanssista (Ci) integroivaan 20 kapasitanssiin (Co), - kytketään transistorin (T1-T4; T5, T6; T8) ainakin yksi napa virtaa johtavaan yhteyteen käyttöjännitenapoihin (Vs, Vd, maa), ja - valitaan kytkinelimien (s) kytkentätaajuus siten, että 25 varauksen siirron tapahduttua virrankulku lakkaa itsestään koko kytkennässä.

2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että näytevarauksen purkamiseksi näytekapasitanssin 30 (Ci) toinen napa kytketään joko positiiviseen tai negatiiviseen syöttöjännitteeseen (Vd, Vs).

3. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu siitä, että näytevarauksen tallettamiseksi näyteka- 35 pasitanssi (Ci) esivarataan kytkemällä se positiiviseen tai negatiiviseen käyttöjännitteeseen (Vd, Vs). f: Ci r’ 7 j

4. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että näytevarauksen purkamiseksi on järjestetty kaksi vaihetta, jolloin ensimmäisessä vaiheessa näytevaraus johdetaan integroivaan kapasitanssiin (Co) 5 vain jos sillä on ensimmäinen ennalta valittu etumerkki, ja jolloin seuraavassa vaiheessa integroivaan kapasitanssiin (Co) johdetaan näytevarausnäyte vain jos sillä on vastakkainen etumerkki.

5. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että näytekapasitanssin varauksen etumerkki tunnistetaan vertaavalla piirielimellä (S) ja että tunnistetun etumerkin mukaisesti suoritetaan vain jompi kumpi varaus-näytteen purkamisvaihe. 15

6. Jonkin edellisen patenttivaatimuksen mukainen menetelmä, tunnettu siitä, että positiivisten ja negatiivisten varausnäytteiden purkamiset integroivaan kapasitanssiin (Co) yhdistetään, jolloin kytkentä muodostaa signaalin in- 20 tegroivan tai integroimattoman tasasuuntauskytkennän.

7. Integrointikytkentä jonkin edellisen patenttivaatimuksen mukaisen menetelmän toteuttamiseksi, jossa kytkennässä on 25. näytekapasitanssi (Ci), johon talletetaan signaalijän nitteestä varausnäytteitä, - integroiva kapasitanssi (Co), johon puretaan ennalta määrätyllä kytkentätaajuudella kyseiset varausnäytteet ja josta saadaan lähtöjännite, 30. kytkinelimiä (s), joita kytketään ennalta määrätyllä kytkentätaajuudella kyseisten varausnäytteiden ottamiseksi ja siirtämiseksi, ja - aktiivinen elin (A) kyseisten varausnäytteiden siirtämiseksi integroivaan kapasitanssiin (Co), 35 tunnettu siitä, että siinä on - aktiivisena elimenä (A) transistori (T1-T4; T5, T6; T8), joka ohjaa sekä varausnäytteen ottamista että siirtämistä l· näytekapasitanssista (Ci) integroivaan kapasitanssiin (Co) , c · 9 8 3 8 - kytkinelimiä (s) aktiivisen elimen (T1-T4; T5, T6; T8) ainakin yhden navan ja käyttöjännitenapojen (Vs, Vd, maa) 5 välillä aktiivisen elimen (T1-T4; T5, T6; T8) kytkemiseksi virtaa johtavaan yhteyteen käyttöjännitenapoihin (Vs, Vd, maa) .

8. Patenttivaatimuksen 7 mukainen integrointikytkentä, 10 tunnettu siitä, että näytevarauksen purkamista varten näy-tekapasitanssin (Ci) käyttöjännitteeseen (Vd, Vs) kytkevä aktiivinen elin (T2, T4; T5, T6) on bipolaaritransistori (T2 , T4; T5, T6).

9. Patenttivaatimuksen 7 mukainen integrointikytkentä, tunnettu siitä, että näytevarauksen purkamista varten näy-tekapasitanssin (Ci) käyttöjännitteeseen (Vd, Vs) kytkevä aktiivinen elin (T8) on kanavatransistori (T8).

10. Patenttivaatimuksen 7 mukainen integrointikytkentä, tunnettu siitä, että näytevarauksen purkamista varten näy-tekapasitanssin (Ci) käyttöjännitteeseen kytkevä aktiivinen elin (T8) on EPROM-tyyppinen kanavatransistori (T8), jonka kelluvalle hilalle (Gl) on järjestetty ennalta mää-25 rätty varaus, niin että kanavatransistorin (T8) kynnysjän-nite on halutun suuruinen, edullisimmin oleellisesti nolla.

11. Patenttivaatimuksen 10 mukainen integrointikytkentä, 30 tunnettu siitä, että on järjestetty piiri (s81; s83), jonka kautta transistorin (T8) kynnysjännite nollataan aina kun virta kytketään integrointikytkentään ja/tai aina ennen näytevarauksen tallettamista.

35 Patentkrav