JPH06334157A - 集積回路とその製造方法 - Google Patents
集積回路とその製造方法Info
- Publication number
- JPH06334157A JPH06334157A JP14264193A JP14264193A JPH06334157A JP H06334157 A JPH06334157 A JP H06334157A JP 14264193 A JP14264193 A JP 14264193A JP 14264193 A JP14264193 A JP 14264193A JP H06334157 A JPH06334157 A JP H06334157A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- line
- signal line
- pattern data
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 電源電圧を伝達する互いに対を成す電源ライ
ン５ｓ、５ｄと、信号線５ａの少なくとも一部とを金属
配線膜により形成したゲートアレイにおいて、電源ライ
ン５ｓ、５ｄのエレクトロマイグレーションを防止す
る。 【構成】 対を成す電源ラインを、同じ層の金属配線膜
５ｓ、５ｄにより該電源ライン間に電気的絶縁を確保す
るに必要な間隔をもってゲートアレイ面積の大半を占め
るように形成し、上記各電源ラインの形成領域内に、そ
の電源ライン５ｓ、５ｄと同層の金属配線膜からなり該
電源ラインと絶縁を確保するに必要な間隔をもって形成
された信号線５ａを設ける。
ン５ｓ、５ｄと、信号線５ａの少なくとも一部とを金属
配線膜により形成したゲートアレイにおいて、電源ライ
ン５ｓ、５ｄのエレクトロマイグレーションを防止す
る。 【構成】 対を成す電源ラインを、同じ層の金属配線膜
５ｓ、５ｄにより該電源ライン間に電気的絶縁を確保す
るに必要な間隔をもってゲートアレイ面積の大半を占め
るように形成し、上記各電源ラインの形成領域内に、そ
の電源ライン５ｓ、５ｄと同層の金属配線膜からなり該
電源ラインと絶縁を確保するに必要な間隔をもって形成
された信号線５ａを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路、特に電源電
圧を伝達する互いに対を成す電源ラインと信号線の少な
くとも一部を金属配線膜により形成した集積回路と、そ
の製造方法に関する。
圧を伝達する互いに対を成す電源ラインと信号線の少な
くとも一部を金属配線膜により形成した集積回路と、そ
の製造方法に関する。
【０００２】
【従来の技術】図４及び図５はゲートアレイの従来例を
示し、図４は電源ラインのレイアウトを示す集積回路全
体の平面図、図５は電源ラインの一部を示す拡大平面図
である。図面において、１ｓは第１層目のアルミニウム
膜（１Ａｌ）からなるＶSSライン、１ｄは１Ａｌからな
るＶDDライン、２ｓは第２層目のアルミニウム膜（２Ａ
ｌ）からなるＶSSライン、２ｄは２ＡｌからなるＶDDラ
イン、２ｄｄ、１ｓｓは電源パッドである。
示し、図４は電源ラインのレイアウトを示す集積回路全
体の平面図、図５は電源ラインの一部を示す拡大平面図
である。図面において、１ｓは第１層目のアルミニウム
膜（１Ａｌ）からなるＶSSライン、１ｄは１Ａｌからな
るＶDDライン、２ｓは第２層目のアルミニウム膜（２Ａ
ｌ）からなるＶSSライン、２ｄは２ＡｌからなるＶDDラ
イン、２ｄｄ、１ｓｓは電源パッドである。
【０００３】そして、１Ａｌ、２Ａｌからなるライン１
ｓ、１ｄ、２ｓ、２ｄは、ゲートアレイにも信号線も形
成しなければならない関係上、線幅が例えば１ミクロン
程度と狭くされていた。そして、電源ラインとトランジ
スタとの接続は図５の右肩部に示すようなビアホール４
を介して行われるので、ビアホール４の形成部における
電源ラインの実質的線幅は１ミクロンよりも相当に狭く
なった。
ｓ、１ｄ、２ｓ、２ｄは、ゲートアレイにも信号線も形
成しなければならない関係上、線幅が例えば１ミクロン
程度と狭くされていた。そして、電源ラインとトランジ
スタとの接続は図５の右肩部に示すようなビアホール４
を介して行われるので、ビアホール４の形成部における
電源ラインの実質的線幅は１ミクロンよりも相当に狭く
なった。
【０００４】
【発明が解決しようとする課題】ところで、従来のゲー
トアレイは１Ａｌと２Ａｌにより電源ラインを形成して
おり、電源ラインの線幅を広くすることができなかった
ので、エレクトロマイグレーションによる断線事故が生
じ易くなるという問題があった。特に、電源ラインのう
ち流れる電流の大きい部分であってビアホール４のある
実質的線幅の著しく狭いところは単位面積当りの電流、
即ち電流密度が非常に大きくなるのでエレクトロマイグ
レーションが発生し易くなる。
トアレイは１Ａｌと２Ａｌにより電源ラインを形成して
おり、電源ラインの線幅を広くすることができなかった
ので、エレクトロマイグレーションによる断線事故が生
じ易くなるという問題があった。特に、電源ラインのう
ち流れる電流の大きい部分であってビアホール４のある
実質的線幅の著しく狭いところは単位面積当りの電流、
即ち電流密度が非常に大きくなるのでエレクトロマイグ
レーションが発生し易くなる。
【０００５】そのため、電流密度が大きくなるところは
第３層目のアルミニウム膜（３Ａｌ）により補強するこ
とによりエレクトロマイグレーションが発生しないよう
にすることも考えられるが、ゲートアレイの高集積化の
要請に伴ってデザインルールの縮小を図ると３Ａｌによ
る補強をしてもエレクトロマイグレーションの防止に必
要な基準を満たすことが難しくなるという問題があっ
た。
第３層目のアルミニウム膜（３Ａｌ）により補強するこ
とによりエレクトロマイグレーションが発生しないよう
にすることも考えられるが、ゲートアレイの高集積化の
要請に伴ってデザインルールの縮小を図ると３Ａｌによ
る補強をしてもエレクトロマイグレーションの防止に必
要な基準を満たすことが難しくなるという問題があっ
た。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、電源ラインのエレクトロマイグレー
ションを防止することを目的とする。
されたものであり、電源ラインのエレクトロマイグレー
ションを防止することを目的とする。
【０００７】
【課題を解決するための手段】本発明集積回路は、対を
成す電源ラインを、同じ層の金属配線膜により該電源ラ
イン間に絶縁を確保するに必要な間隔をもって集積回路
の表面積の大半を占めるように形成し、上記各電源ライ
ンの形成領域内に、その電源ラインと同層の金属配線膜
からなり該電源ラインと絶縁を確保するに必要な間隔を
もって形成された信号線を有することを特徴とする。
成す電源ラインを、同じ層の金属配線膜により該電源ラ
イン間に絶縁を確保するに必要な間隔をもって集積回路
の表面積の大半を占めるように形成し、上記各電源ライ
ンの形成領域内に、その電源ラインと同層の金属配線膜
からなり該電源ラインと絶縁を確保するに必要な間隔を
もって形成された信号線を有することを特徴とする。
【０００８】本発明集積回路の製造方法は、電源ライン
及び信号線となる金属配線膜のパターンを形成するに当
り上記電源ラインのパターンデータと上記信号線のパタ
ーンデータを用意し、上記信号線のパターンデータから
その信号線を電源ラインから絶縁を確保するに必要な間
隔をもって配置できる信号線配置領域を設けた信号線配
置領域パターンデータをつくり、上記電源ラインパター
ンデータから上記信号線配置領域パターンデータを抜き
取った抜き取りパターンデータをつくり、上記信号線の
パターンデータと上記抜き取りパターンデータの論理和
から金属配線膜パターンデータをつくり、このデータに
基づいて金属配線膜のパターニングをすることを特徴と
する。
及び信号線となる金属配線膜のパターンを形成するに当
り上記電源ラインのパターンデータと上記信号線のパタ
ーンデータを用意し、上記信号線のパターンデータから
その信号線を電源ラインから絶縁を確保するに必要な間
隔をもって配置できる信号線配置領域を設けた信号線配
置領域パターンデータをつくり、上記電源ラインパター
ンデータから上記信号線配置領域パターンデータを抜き
取った抜き取りパターンデータをつくり、上記信号線の
パターンデータと上記抜き取りパターンデータの論理和
から金属配線膜パターンデータをつくり、このデータに
基づいて金属配線膜のパターニングをすることを特徴と
する。
【０００９】
【作用】本発明集積回路によれば、同じ層の金属配線膜
によって対を成す電源ラインを形成し、その層の信号線
に割てるべき部分のみを電源ラインから抜き取るので、
電源ラインを幅広にし、電流密度を小さくすることがで
きる。従って、エレクトロマイグレーションを防止でき
る。また、電源ラインを幅広にできるので、電源ライン
を静電シールドにも用いることが可能になり、集積回路
がノイズの発生源となって他の電子部品に悪影響を与え
たり、他の電子部品から影響を受けたりしないようにす
ることができる。
によって対を成す電源ラインを形成し、その層の信号線
に割てるべき部分のみを電源ラインから抜き取るので、
電源ラインを幅広にし、電流密度を小さくすることがで
きる。従って、エレクトロマイグレーションを防止でき
る。また、電源ラインを幅広にできるので、電源ライン
を静電シールドにも用いることが可能になり、集積回路
がノイズの発生源となって他の電子部品に悪影響を与え
たり、他の電子部品から影響を受けたりしないようにす
ることができる。
【００１０】本発明集積回路の製造方法によれば、電源
ラインのパターンデータから、信号線の周囲に信号線・
電源ライン間の絶縁を確保する信号線配線領域を設けた
パターンを抜き取り、この抜き取ったパターンと信号線
パターンの論理和をとるので、電源ラインの中にそれと
絶縁された信号線を有する請求項１の集積回路を得るこ
とができる。
ラインのパターンデータから、信号線の周囲に信号線・
電源ライン間の絶縁を確保する信号線配線領域を設けた
パターンを抜き取り、この抜き取ったパターンと信号線
パターンの論理和をとるので、電源ラインの中にそれと
絶縁された信号線を有する請求項１の集積回路を得るこ
とができる。
【００１１】
【実施例】以下、本発明集積回路とその製造方法を図示
実施例に従って詳細に説明する。図１及び図２は本発明
集積回路をゲートアレイに適用した一つの実施例を示す
もので、図１は平面図、図２は断面図である。図面にお
いて、５ｄは第３層目のアルミニウム膜からなるＶDDラ
イン、５ｓは同じく第３層目のアルミニウム膜からなる
ＶSSラインである。このように、本ゲートアレイは第３
層目のアルミニウム膜（３Ａｌ）によって一対の電源ラ
イン５ｄ、５ｓが構成されており、電源ライン５ｄ、５
ｓは共に櫛形状に形成されその間に絶縁を確保に必要な
間隔が設けられている。
実施例に従って詳細に説明する。図１及び図２は本発明
集積回路をゲートアレイに適用した一つの実施例を示す
もので、図１は平面図、図２は断面図である。図面にお
いて、５ｄは第３層目のアルミニウム膜からなるＶDDラ
イン、５ｓは同じく第３層目のアルミニウム膜からなる
ＶSSラインである。このように、本ゲートアレイは第３
層目のアルミニウム膜（３Ａｌ）によって一対の電源ラ
イン５ｄ、５ｓが構成されており、電源ライン５ｄ、５
ｓは共に櫛形状に形成されその間に絶縁を確保に必要な
間隔が設けられている。
【００１２】従って、ゲートアレイの占有面積の大半が
電源ライン５ｄ及び５ｓに依って占有され、ＶDDライン
５ｄ及びＶSSライン５ｓは共に非常に広い。依って、Ｖ
DDライン５ｄ、ＶSSライン５ｓの電流密度を非常に小さ
くすることができ、延いてはエレクトロマイグレーショ
ンが生じる虞れをなくすことができる。
電源ライン５ｄ及び５ｓに依って占有され、ＶDDライン
５ｄ及びＶSSライン５ｓは共に非常に広い。依って、Ｖ
DDライン５ｄ、ＶSSライン５ｓの電流密度を非常に小さ
くすることができ、延いてはエレクトロマイグレーショ
ンが生じる虞れをなくすことができる。
【００１３】６、６、…はＶDDライン５ｄ、５ｓ内に形
成された信号線配置領域で、その内側に第３層目のアル
ミニウム膜からなる信号線５ａが形成されている。ｄは
信号線５ａとＶDDライン５ｄ（あるいはＶSSライン５
ｓ）との間に絶縁を確保するように設けられた最小間隙
で、例えば３．５ミクロン以上である。信号線配置領域
６は信号線５ａとそのまわりの絶縁確保間隙を含んだ領
域である。３ａは３層目のアルミニウム膜からなる信号
線５ａと２層目のアルミニウム膜からなる信号線２との
間を電気的に接続するビアホール（ｖｉ ａ ｈｏｌ
ｅ）である。
成された信号線配置領域で、その内側に第３層目のアル
ミニウム膜からなる信号線５ａが形成されている。ｄは
信号線５ａとＶDDライン５ｄ（あるいはＶSSライン５
ｓ）との間に絶縁を確保するように設けられた最小間隙
で、例えば３．５ミクロン以上である。信号線配置領域
６は信号線５ａとそのまわりの絶縁確保間隙を含んだ領
域である。３ａは３層目のアルミニウム膜からなる信号
線５ａと２層目のアルミニウム膜からなる信号線２との
間を電気的に接続するビアホール（ｖｉ ａ ｈｏｌ
ｅ）である。
【００１４】１は第１層目のアルミニウム膜（１Ａｌ）
からなる信号線、２は第２層目のアルミニウム膜（２Ａ
ｌ）からなる信号線であり、信号線は１Ａｌと、２Ａｌ
と、３Ａｌの信号線配置領域６内のアルミニウム膜５ａ
により構成される。Ｑは半導体基板に形成されたＭＯＳ
トランジスタである。
からなる信号線、２は第２層目のアルミニウム膜（２Ａ
ｌ）からなる信号線であり、信号線は１Ａｌと、２Ａｌ
と、３Ａｌの信号線配置領域６内のアルミニウム膜５ａ
により構成される。Ｑは半導体基板に形成されたＭＯＳ
トランジスタである。
【００１５】このようなゲートアレイによれば、前述の
ように電源ライン５ｄ、５ｓは共に櫛形状に形成されそ
の間に絶縁を確保に必要な間隔が設けられているに過ぎ
ず、集積回路の占有面積の大半が電源ライン５ｄ及び５
ｓに依って占有され、ＶDDライン５ｄ及びＶSSライン５
ｓは共に非常に広い。依って、ＶDDライン５ｄ、ＶSSラ
イン５ｓの電流密度を非常に小さくすることができ、延
いてはエレクトロマイグレーションが生じる虞れをなく
すことができる。
ように電源ライン５ｄ、５ｓは共に櫛形状に形成されそ
の間に絶縁を確保に必要な間隔が設けられているに過ぎ
ず、集積回路の占有面積の大半が電源ライン５ｄ及び５
ｓに依って占有され、ＶDDライン５ｄ及びＶSSライン５
ｓは共に非常に広い。依って、ＶDDライン５ｄ、ＶSSラ
イン５ｓの電流密度を非常に小さくすることができ、延
いてはエレクトロマイグレーションが生じる虞れをなく
すことができる。
【００１６】そして、電位がＶDDあるいはＶSSレベルに
保たれた最上層のアルミニウム膜からなる電源ライン５
ｄ、５ｓがゲートアレイの表面を概ね占有するように形
成されているので、電源ライン５ｄ、５ｓがゲートアレ
イ内部と外部との間を静電シールドする機能を果す。従
って、ゲートアレイがノイズの発生源として外部の電子
部品、回路に悪影響を与えたり、外部からのノイズがゲ
ートアレイ内部に侵入するのを防止することができる。
保たれた最上層のアルミニウム膜からなる電源ライン５
ｄ、５ｓがゲートアレイの表面を概ね占有するように形
成されているので、電源ライン５ｄ、５ｓがゲートアレ
イ内部と外部との間を静電シールドする機能を果す。従
って、ゲートアレイがノイズの発生源として外部の電子
部品、回路に悪影響を与えたり、外部からのノイズがゲ
ートアレイ内部に侵入するのを防止することができる。
【００１７】図３（Ａ）乃至（Ｄ）は図１に示した第３
層目のアルミニウム膜のパターンデータの形成方法を説
明する平面図である。図３（Ａ）に示すようなＶDDライ
ン５ｄ及びＶSSライン５ｓのパターンのデータと、図３
（Ｂ）に示す信号線５ａのパターンのデータとを用意す
る。そして、図３（Ｂ）に示すようなＶDDライン５のパ
ターンに基づいてそのパターンのまわりにライン５との
間の電気的絶縁を確保するに必要な間隙を設けた、図３
（Ｃ）に示すような信号線配置領域６のパターンデータ
をつくる。そして、図３（Ａ）に示す電源ラインパター
ンデータと図３（Ｃ）に示す信号線配置領域パターンデ
ータから図３（Ｄ）に示すような電源ラインパターンか
ら信号線配置領域６を抜き取った信号線配線領域抜き取
りパターンデータをつくる。
層目のアルミニウム膜のパターンデータの形成方法を説
明する平面図である。図３（Ａ）に示すようなＶDDライ
ン５ｄ及びＶSSライン５ｓのパターンのデータと、図３
（Ｂ）に示す信号線５ａのパターンのデータとを用意す
る。そして、図３（Ｂ）に示すようなＶDDライン５のパ
ターンに基づいてそのパターンのまわりにライン５との
間の電気的絶縁を確保するに必要な間隙を設けた、図３
（Ｃ）に示すような信号線配置領域６のパターンデータ
をつくる。そして、図３（Ａ）に示す電源ラインパター
ンデータと図３（Ｃ）に示す信号線配置領域パターンデ
ータから図３（Ｄ）に示すような電源ラインパターンか
ら信号線配置領域６を抜き取った信号線配線領域抜き取
りパターンデータをつくる。
【００１８】その後、図３（Ｃ）に示す信号線配線領域
抜き取りパターンデータと図３（Ｂ）に示す信号線パタ
ーンデータとの論理和のパターンデータをつくり、この
パターンデータどおりに第３層目のアルミニウム膜をパ
ターニングする。すると、図１に示すようなパターンの
第３層目のアルミニウム膜を形成することができる。
抜き取りパターンデータと図３（Ｂ）に示す信号線パタ
ーンデータとの論理和のパターンデータをつくり、この
パターンデータどおりに第３層目のアルミニウム膜をパ
ターニングする。すると、図１に示すようなパターンの
第３層目のアルミニウム膜を形成することができる。
【００１９】
【発明の効果】本発明集積回路は、対を成す電源ライン
を、同じ層の金属配線膜により該電源ライン間に絶縁を
確保するに必要な間隔をもって集積回路の表面積の大半
を占めるように形成し、上記各電源ラインの形成領域内
に、その電源ラインと同層の金属配線膜からなり該電源
ラインと絶縁を確保するに必要な間隔をもって形成され
た信号線を有することを特徴とするものである。従っ
て、本発明集積回路によれば、同じ層の金属配線膜によ
って対を成す電源ラインを形成し、その層の信号線に割
てるべき部分のみを電源ラインから抜き取るので、電源
ラインを幅広にし、電流密度を小さくすることができ
る。従って、エレクトロマイグレーションを防止でき
る。また、電源ラインを幅広にできるので、電源ライン
を静電シールドにも用いることが可能になり、集積回路
がノイズの発生源となって他の電子部品に影響を与えた
り、他の電子部品から影響を受けたりしないようにでき
る。
を、同じ層の金属配線膜により該電源ライン間に絶縁を
確保するに必要な間隔をもって集積回路の表面積の大半
を占めるように形成し、上記各電源ラインの形成領域内
に、その電源ラインと同層の金属配線膜からなり該電源
ラインと絶縁を確保するに必要な間隔をもって形成され
た信号線を有することを特徴とするものである。従っ
て、本発明集積回路によれば、同じ層の金属配線膜によ
って対を成す電源ラインを形成し、その層の信号線に割
てるべき部分のみを電源ラインから抜き取るので、電源
ラインを幅広にし、電流密度を小さくすることができ
る。従って、エレクトロマイグレーションを防止でき
る。また、電源ラインを幅広にできるので、電源ライン
を静電シールドにも用いることが可能になり、集積回路
がノイズの発生源となって他の電子部品に影響を与えた
り、他の電子部品から影響を受けたりしないようにでき
る。
【００２０】本発明集積回路の製造方法は、電源ライン
及び信号線となる金属配線膜のパターンを形成するに当
り上記電源ラインのパターンデータと上記信号線のパタ
ーンデータを用意し、該信号線のパターンデータからそ
の信号線を電源ラインから絶縁を確保するに必要な間隔
をもって配置できる信号線配置領域を設けた信号線配置
領域パターンデータをつくり、上記電源ラインパターン
データから上記信号線配置領域パターンデータを抜き取
った抜き取りパターンデータをつくり、上記電源ライン
のパターンデータと上記抜き取りパターンデータの論理
和処理により金属配線膜パターンデータをつくり、この
データに基づいて金属配線膜のパターニングをすること
を特徴とするものである。従って、本発明集積回路の製
造方法によれば、電源ラインのパターンデータから、信
号線の周囲に信号線・電源ライン間の絶縁を確保する信
号線配置領域を設けたパターンデータを抜き取り、この
抜き取ったパターンデータと信号線パターンデータの論
理和をとって金属配線膜パターンデータをつくリこのデ
ータに基いてパターニングするので、電源ラインの中に
それと絶縁された信号線を有する請求項１の集積回路の
電源ライン、信号ラインを成す金属配線膜のパターンデ
ータを得ることができる。
及び信号線となる金属配線膜のパターンを形成するに当
り上記電源ラインのパターンデータと上記信号線のパタ
ーンデータを用意し、該信号線のパターンデータからそ
の信号線を電源ラインから絶縁を確保するに必要な間隔
をもって配置できる信号線配置領域を設けた信号線配置
領域パターンデータをつくり、上記電源ラインパターン
データから上記信号線配置領域パターンデータを抜き取
った抜き取りパターンデータをつくり、上記電源ライン
のパターンデータと上記抜き取りパターンデータの論理
和処理により金属配線膜パターンデータをつくり、この
データに基づいて金属配線膜のパターニングをすること
を特徴とするものである。従って、本発明集積回路の製
造方法によれば、電源ラインのパターンデータから、信
号線の周囲に信号線・電源ライン間の絶縁を確保する信
号線配置領域を設けたパターンデータを抜き取り、この
抜き取ったパターンデータと信号線パターンデータの論
理和をとって金属配線膜パターンデータをつくリこのデ
ータに基いてパターニングするので、電源ラインの中に
それと絶縁された信号線を有する請求項１の集積回路の
電源ライン、信号ラインを成す金属配線膜のパターンデ
ータを得ることができる。
【図１】本発明集積回路の一つの実施例の平面図であ
る。
る。
【図２】上記実施例の断面図である。
【図３】（Ａ）乃至（Ｄ）は電源ライン及び信号線を成
す金属配線膜のパターンの形成方法の説明図である。
す金属配線膜のパターンの形成方法の説明図である。
【図４】従来例における電源ラインのレイアウトを示す
平面図である。
平面図である。
【図５】従来例における一部拡大平面図である。
５ｓ、５ｄ 電源ライン ５ａ 信号線 ６ 信号線配置領域
Claims (2)
- 【請求項１】 電源電圧を伝達する互いに対を成す電源
ラインと信号線の少なくとも一部を金属配線膜により形
成した集積回路において、 上記対を成す電源ラインを、同じ層の金属配線膜により
該電源ライン間に絶縁を確保するに必要な間隔をもって
集積回路面積の多くを占めるように形成し、 上記各電源ラインの形成領域内に、その電源ラインと同
層の金属配線膜からなり該電源ラインと絶縁を確保する
に必要な間隔をもって形成された信号線を有することを
特徴とする集積回路 - 【請求項２】 電源ライン及び信号線となる金属配線膜
のパターンを形成するに当り上記電源ラインのパターン
データと上記信号線のパターンデータを用意し、 上記信号線のパターンデータからその信号線を電源ライ
ンから絶縁を確保するに必要な間隔をもって配置できる
信号線配置領域を設けた信号線配置領域パターンデータ
をつくり、 上記電源ラインパターンデータから上記信号線配置領域
パターンデータを抜き取った抜き取りパターンデータを
つくり、 上記信号線のパターンデータと上記抜き取りパターンデ
ータの論理和から金属配線膜パターンデータをつくり、 上記金属配線膜データに基づいて金属配線膜のパターニ
ングをすることを特徴とする請求項１記載の集積回路を
製造する集積回路の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14264193A JPH06334157A (ja) | 1993-05-21 | 1993-05-21 | 集積回路とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14264193A JPH06334157A (ja) | 1993-05-21 | 1993-05-21 | 集積回路とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334157A true JPH06334157A (ja) | 1994-12-02 |
Family
ID=15320081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14264193A Pending JPH06334157A (ja) | 1993-05-21 | 1993-05-21 | 集積回路とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334157A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560762B2 (en) | 2000-01-18 | 2003-05-06 | Nec Corporation | Semiconductor integrated circuit and wiring method |
| WO2004109799A1 (en) * | 2003-06-11 | 2004-12-16 | Koninklijke Philips Electronics N.V. | Power distribution network of an integrated circuit |
-
1993
- 1993-05-21 JP JP14264193A patent/JPH06334157A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560762B2 (en) | 2000-01-18 | 2003-05-06 | Nec Corporation | Semiconductor integrated circuit and wiring method |
| WO2004109799A1 (en) * | 2003-06-11 | 2004-12-16 | Koninklijke Philips Electronics N.V. | Power distribution network of an integrated circuit |
| JP2006527498A (ja) * | 2003-06-11 | 2006-11-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路の電力分配網 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5135889A (en) | Method for forming a shielding structure for decoupling signal traces in a semiconductor | |
| US5216280A (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
| JP3917683B2 (ja) | 半導体集積回路装置 | |
| US5924006A (en) | Trench surrounded metal pattern | |
| JP2921463B2 (ja) | 半導体集積回路チップ | |
| JPH0576174B2 (ja) | ||
| JPH06334157A (ja) | 集積回路とその製造方法 | |
| US6734547B2 (en) | Semiconductor wiring structure having divided power lines and ground lines on the same layer | |
| JP2840150B2 (ja) | 半導体集積回路及びその層間接続方法 | |
| JPH05226584A (ja) | 集積回路装置 | |
| KR19980070981A (ko) | 반도체 집적회로 장치 | |
| JPH0590427A (ja) | 半導体集積回路装置 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JP3189797B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6148779B2 (ja) | ||
| JPS63143843A (ja) | 半導体集積回路電源配線装置 | |
| JP3302810B2 (ja) | 半導体装置 | |
| JP2000232103A (ja) | 半導体装置 | |
| TW200305257A (en) | Semiconductor integrated circuit | |
| KR940011737B1 (ko) | 반도체 장치의 금속공정 | |
| KR0140683B1 (ko) | 반도체 소자의 배선구조 | |
| JPS61270849A (ja) | 集積回路装置 | |
| JPH05109913A (ja) | 半導体集積回路の配線構造 | |
| JPH0378251A (ja) | 半導体集積回路 | |
| JPH08124928A (ja) | 半導体集積回路 |