KR0140683B1 - 반도체 소자의 배선구조 - Google Patents

Abstract

본 발명은 집적도 향상 및 접촉 저항을 감소 시키기 위한 반도체 소자의 배선 구조에 관한 것이다.

이와 같이 본 발명은 일정폭을 갖고 형성되는 하층배선(12)과, 상기 하층배선(12)을 절연 시키고 하층배선(12)의 폭보다 넓은 콘택홀(15)을 갖는 제2절연막(13)과, 상기 콘택홀(15)을 통해 하층배선(12)과 연결되도록 제2절연막(13)위에 형성되는 상층배선(14)을 포함하여 구성된 것이다.

Description

반도체 소자의 배선구조

제1도는 종래 반도체 소자 배선의 일예를 보여주는 평면도

제2도 (a)는 제1도의 A-A' 선에 따른 단면도

제2도 (b)는 제1도의 B-B' 선에 따른 단면도

제3도는 종래 반도체 소자 배선의 다른 예를 보여주는 평면도

제4도 (a)는 제3도의 C-C' 선에 따른 단면도

제4도 (b)는 제3도의 D-D' 선에 따른 단면도

제5도는 종래 반도체 소자 배선의 또 다른 예를 보여주는 단면도

제6도는 본 발명의 제1실시예에 따른 반도체 소자 배선을 보여주는 평면도

제7도 (a)는 제6도의 E-E' 선에 따른 단면도

제7도 (b)는 제6도의 F-F' 선에 따른 단면도

제8도는 본 발명 제2실시예의 반도체 소자 배선을 보여주는 평면도

제9도는 제8도의 G-G' 선에 따른 단면도

제10도는 본 발명 제3실시예에 따른 반도체 소자 배선을 보여주는 평면도

제11도는 제10도의 H-H' 선에 따른 단면도

제12도는 본 발명 제4실시예에 따른 반도체 소자 배선을 보여주는 평면도

제13도는 제12도의 I-I'선에 따른 단면도

제14도는 본 발명 제5실시예에 따른 반도체 소자 배선을 보여주는 평면도

제15도는 제14도의 J-J'선에 따른 단면도

제16도는 본 발명의 반도체 소자 배선에 따른 집적도의 향상을 설명하기 위한 평면도

* 도면의 주요 부분에 대한 부호의 설명

11,13:절연막 12:하층배선

14:상층배선 15:콘택홀

본 발명은 반도체 소자의 배선 구조에 관한 것으로, 특히 콘택(Contact)형성 및 비아 홀 패턴(Via hole pattern)을 개선한 배선구조에 관한 것이다.

일반적인 반도체 소자의 금속배선 방법에 따르면, 상층배선과 하층배선이 교차되는 부분에 콘택 홀(Contact hole)을 형성하고 배선간의 접촉면적을 확보하기 위하여 콘택부분의 교차되는 부분의 배선은 콘택 오버랩(Contact Overlap)을 위하여 오버사이즈(Over size)영역을 갖도록 하였다.

이와 같은 종래의 콘택홀 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

제1도는 종래 반도체 소자 배선의 일예를 보여주는 평면도이고 제2도(a)는 제1도의 A-A'선상에 따른 단면도이고 제2도(b)는 제1도의 B-B'선상에 따른 단면도이다.

도면들에 나타낸 바와 같이, 종래의 반도체 소자 배선에 따르면, 하층배선(2)위에 상층배선(4)이 교차되게 형성되고 이들 교차된 부분에서 이들 상,하층배선(2,4)이 콘택(5)되면, 상, 하층배선(2,4)의 콘택되는 교차 부위는 콘택마진(margin)을 위하여 다른 영역보다 더 큰폭을 갖는 오버사이즈(Over size)를 갖는다.

그 제조방법은 제2도에서와 같이 반도체 기판에 하부절연층(1)을 형성하고 그위에 하층배선(2)을 패터닝한다.

그다음 하층배선(2)을 상부절연층(3)으로 격리시키고 하층배선(2)을 콘택할 부위의 상부절연층(3)을 선택적으로 제거하여 콘택홀(5)을 형성한 다음 상층배선(4)을 콘택홀(5)에서 교차되게 형성하므로서, 하층배선(2)과 상층배선(4)이 연결되도록 되어있다.

또한 제3도는 종래 반도체 소자 배선구조의 다른예를 보여주는 평면도이고, 제4도 (a) 제3도C-C' 선상에 따른 단면도이고 제4도 (b)는 제3도 D-D' 선상에 따른 단면도이다.

이 기술은 미국특허(Yukihiro Ushikuef. al., 의 일본 도시바사, 번호4587549호, 1986.6.6)에서 공개 되었다.

콘택홀(8a,8b,8c,8d)을 통하여 기판(5)에 연결되는 하층배선(6)과 그 위를 지나는 상층배선(7)을 갖는 반도체 소자 배선구조에 있어서, 상층배선(7)이 콘택홀(Contact hole)의 영향(단차)으로 인하여 단차부분에서 부분적으로 얇아지게 되어 상층배선의 저항이 증가하고 신뢰도가 약화되는 현상을 방지하기 위해 상층배선(7)과 하층배선(6)이 교차하는 영역내 콘택홀이 존재하도록 하여 상층배선(7)이 콘택홀 프로파일(Contact hole profile)배선의 영향을 받지않는 부분을 갖도록 하였다.

한편, 제5도는 종래의 반도체 소자 배선 구조의 또 다른 예을 보여주는 단면도로서, 미국특허(Clarence W. Tenget. al., texas, 번호 4656732호 87.4.14)에서 공개되었다.

이 기술은 콘택홀내에 측벽산화물을 형성하므로써 금속배선을 콘택 오버랩(Contact overlap)없이 최소 기하학적(Minimum geometry)으로 패터닝할수 있도록 하였다.

그러나 이와 같은 종래의 반도체 소자 배선구조에 있어서는 다음과 같은 문제점이 있다.

즉, 종래 위의 첫 번째 예에 해당하는 종래 배선구조에 있어서는 콘택 오정합(Cont-act Misalign)을 방지하기 위하여 상하층 배선이 교차되는 부분이 오버사이즈를 갖도록 하므로서 배선사이의 간격을 최소화 하는데 한계가 있었으므로 집적도를 향상시킬수 없는 문제점이 있다.

또한 종래 위의 두 번째에 해당하는 종래 배선 구조는 미국특허번호4587549호(1986)에 기술된 바와 같이 콘택홀이 상층과 하층 배선사이의 교차부내에 형성되므로 집적도는 향상될수 있으나 집적도가 증가함에 따라 콘택홀 사이즈가 감소하여 콘택 저항이 증가하게 되는 단점이 있다.

그리고, 종래 위의 세 번째에 해당하는 미국특허번호 4656732호(1987)에 기술된 바와 같이, 콘택홀 내에 측벽을 형성하여 콘택폭을 감소시키므로 이 기술 역시 집적도가 증가하면 콘택홀 사이즈가 더욱 감소하므로 콘택저항이 급격히 증가하게 되는 문제점이 있다.

본 발명은 이와 같은 문제점을 위하여 안출한 것으로서, 배선간격을 감소시켜 집적도를 향상시킴과 동시에 콘택저항을 감소시킬수 있는 반도체 소자의 배선구조를 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명의 일형태에 따르면, 반도체 기판위에 절연막을 사이에 두고 하층배선과 상층배선이 콘택홀을 통하여 연결되는 반도체 소자의 배선구조에 있어서, 콘택홀이 하층배선의 외곽부중 최소한 일부를 포함하도록 형성되고, 상층배선은 하층배선과 교차되는 부분중 최소한 1면에서 오버사이즈영역을 갖도록 형성되고 하층배선은 오버사이즈영역을 갖지 않도록 형성된다.

이와 같은 본 발명을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

먼저, 제6도는 본 발명 제1실시예에 따른 반도체 소자 배선의 평면도이고 제7도 (a)는 제6도의 E-E' 선상에 따른 단면도이고, 제7도(b)는 제6도의 F-F' 선상에 따른 단면도이다.

도면들에 따르면, 제6도에 나타낸 바와 같이 하층배선(12)과 상층배선(14)이 교차된 부분에 콘택홀(15)이 형성되어 하층배선(12)과 상층배선(14)이 연결되는 구조이다.

즉, 하층배선(12)은 오버랩 부분에 오버사이즈를 갖지않고 상층배선(14)은 하층배선과 오버랩되는 부분에서 오버사이즈 영역을 갖도록 형성하고, 콘택홀(15)의 장방향부가 하층배선(12)의 단방향부를 포함하고 있으며, 콘택홀(15)의 단방향부는 상층배선(14)의 폭과 같은 크기로 형성된다.

그 제조방법을 설명하면 다음과 같다.

먼저, 기판위의 제1절연막(11)위에 하층배선(12)을 형성하고 나서 노출된 전면에 제2절연막(13)을 형성한 다음 하층배선(12) 상부에 위치돤 제2절연막(13)을 선택적으로 제거하여 상술한 바와 같은 크기로 콘택홀(15)을 형성하고 난 후 그 위에 상층배선(14)을 형성한다.

따라서, 제7도 (a)에 나타낸 바와 같이 제6도의 E-E' 선상에 따른 단면도는 종래 기술과 같으나 제6도의 F-F' 선상에 따른 단면도는 제8도에 나타낸 바와 같이 콘택홀이 하층배선의 단방향부를 포함하고 있으므로 상층배선(14)과 하층배선(12)의 상면과 양측면에 접촉되어 하층배선(12)과 상층배선(14)의 접촉면적이 증가된다.

한편, 제8도는 본 발명 제2실시예에 따른 반도체 소자 배선 구조를 보여주는 평면도이다.

제9도는 제8도의 G-G' 선상에 따른 단면도이고, 제10도는 본 발명 제3실시예에 따른 반도체 소자 배선 구조를 보여주는 평면도이고 제11도는 제10도의 H-H' 선상에 따른 단면도를 나타낸 것이다.

도면들에 따르면, 본 발명의 제2실시예와 제3실시예는 제조방법 및 배선구조가 본 발명의 제1실시예와 거의 유사하고, 하층배선과 오버랩되는 영역의 일부에서만(좌측 또는 우측)상층배선(14)이 오버사이즈영역을 갖도록 한것만이 제1실시예와 다르다.

그외에는 제1실시예와 마찬가지로, 하층배선(12)과 상층배선(14)은 콘택홀(15)을 통해 접속되며, 콘택홀(15)은 하층배선(12)의 단방향부를 포함하고 있으므로 접촉면적이 증가된다.

또한 제12도는 본 발명 제4실시예에 따른 반도체 소자 배선 구조를 보여주는 평면도이고, 제13도는 제12도의 I-I' 선상에 따른 단면도를 나타낸 것이다.

제4실시예에 따른 배선구조는 제조방법은 제1실시예와 같으나 하층배선(12)의 끝단에 상층배선(14)을 교차시켜 형성한 것만이 제1실시예에 비해 다르다.

즉, 하층배선(12)의 단방향부와 끝단부를 포함하도록 콘택홀(15)을 형성하고, 상층배선(14)은 하층배선(12)과 오버랩되는 영역중(14)은 하층배선(12) 방향의 일부에서만 오버사이즈 영역을 갖도록 형성하여 하층배선(12)의 상면, 양측면, 끝면이 상층배선(14)과 연결되도록 한다.

따라서, 접촉면적이 증가되고 오버사이즈 영역 부분이 감소되므로 반도체 소자의 집적도를 향상시킬 수 있게 된다.

한편, 제14도는 본 발명의 제5실시예에 따른 반도체 소자 배선구조를 나타내는 평면도이고 제15도는 제14도의 J-J' 선에 따른 단면도로서, 하층배선(12)의 끝단에 상층배선(14)을 교차시킨 것이다.

이 제5실시예는 제12도에 나타낸 제4실시예와 유사하나 콘택홀(15)이 하층배선(12)의 단방향부는 포함하지 않고 끝단부만 포함하도록 형성되어, 하층배선(12)의 상면 및 끝단면이 상층배선(14)과 접촉되므로서 접촉면적을 증가시킬수 있도록 한 것이다.

이상에서 설명한 바와 같이 본 발명의 반도체 소자 배선구조들에 따르면 다음과 같은 효과를 얻을 수 있다.

첫째, 콘택홀 사이즈를 감소시키지 않으면서 상층배선과 하층배선의 접촉면적을 증가시킬 수 있게 되므로 콘택저항을 감소 시킬 수 있게 된다.

둘째, 제16도에 나타낸 바와 같이 상층배선은 하층배선과 오버랩되는 영역중 일부분에서만 오버사이즈 영역을 갖도록 하고 하층배선은 오버사이즈 영역을 갖지 않도록 할 수 있으므로 배선간 간격을 줄일 수 있게 되고 나아가 집적도를 향상시킬 수 있다.

Claims (1)

1. 일정폭을 갖고 형성되는 하층배선(12)과, 상기 하층배선(12)상측에 형성되고 하층배선 말단에 상응하는 부위에서 하층배선(12)의 상면과 측면 및 끝단면을 포함하는 콘택홀(15)을 갖는 제2절연막(13)과, 상기 콘택홀(15)을 통해 하층배선(12)과 연결되도록 제2절연막(13)위에 형성되는 상층배선(14)을 포함하여 구성됨을 특징으로 하는 반도체 소자의 배선구조.