JP2006527498A - 集積回路の電力分配網 - Google Patents

集積回路の電力分配網 Download PDF

Info

Publication number
JP2006527498A
JP2006527498A JP2006516633A JP2006516633A JP2006527498A JP 2006527498 A JP2006527498 A JP 2006527498A JP 2006516633 A JP2006516633 A JP 2006516633A JP 2006516633 A JP2006516633 A JP 2006516633A JP 2006527498 A JP2006527498 A JP 2006527498A
Authority
JP
Japan
Prior art keywords
power
integrated circuit
bus
ground
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006516633A
Other languages
English (en)
Inventor
アドリアヌス、ウェー.ペー.ヘー.ヘー.ファーッセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006527498A publication Critical patent/JP2006527498A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

集積回路(51)は、この集積回路(51)の対角線上の対向する角部に電力パッド(53)及びグランドパッド(55)を有する電力分配網を備える。電力バス(67,69)及びグランドバス(71,73)が集積回路上の回路要素、例えば、標準セル(61a、61b)又は標準サブブロック(63)に電力を供給する。複数デカップリングセル(65)が電力分配網上に設けられ、電力パッド(53)とグランドパッド(55)との間に静的電流の流れを維持する。集積回路上のすべての回路要素に対し、電力バスとグランドバスとの組み合わせ距離が一定となってオンチップ電圧変化を低減させるように電力バスとグランドバスとが構成される。

Description

この発明は集積回路に関し、そして特に、集積回路上の様々な位置間のオンチップ電圧変化を低減するための電力分配網を有する集積回路に関する。
ある集積回路はチップ上に設けられた様々な回路要素へ電力を分配する電力分配網を備える。ある電力分配網は電力バス及びグランドバスを備え、電力バスは回路要素へ電力を供給し、そして、グランドバスは回路要素から電力をシンクさせる。
集積回路の設計では通常チップ全体に所定の電圧を維持させる如何なる量の電流も瞬時に供給できる理想的な電源を想定する。ところが、集積回路では、集積回路上の様々な部位で電圧レベルが異なるという問題が生じる。この集積回路上の電圧変化は、一般的には「IR降下」と称される、抵抗性要素を流れる電流に起因する。電力分配網の電力バス及びグランドバスの両者において、集積回路上の如何なる部位においても電圧にIR降下が生じ、電圧降下量は電力及びグランドパッドから集積回路上の各部位への実効抵抗に依る。
集積回路設計において密度を高めたいという果てしない欲求と共に、金属線幅が狭くなり、これにより抵抗が高くなり、従って、集積回路の電圧降下量が増大する。
図1は集積回路用の典型的な電力分配網を示しており、電源1が電力パッド3及びグランドパッド5に接続されている。電力分配網は電力分配網の回路要素に電力(Vpower)を供給するための電力バス7及びグランドバス9を備えている。電力バスの各部位の抵抗が、各々、抵抗値R11,R12,R13及びR14を有する抵抗性要素11,12,13及び14で表されている。同様に、グランドバス9の各部位の抵抗が、各々、抵抗値R21,R22,R23及びR24を有する抵抗性要素21,22,23及び24で表されている。電力バス7及びグランドバス9は、論理ゲート31,32,33、34の形態の回路要素に電力を供給するものとして示されている。
各論理ゲート31,32,33、34と電力及びグランドパッド3,5との間の実効抵抗が異なることが理解できる。例えば、抵抗R11を有する電力バス7の部位、そして、抵抗R21を有するグランドバス9の部位により論理ゲート31へ電力が供給される。これに対し、R11+R12+R13に相当する抵抗を有する電力バスの部位、そして、R21+R22+R23に相当する抵抗を有するグランドバスの部位により論理ゲート33へ電力が供給される。
この抵抗差により論理ゲート31,32,33、34各々の電力ピンに異なる電圧V1乃至V4がもたらされる。例えば、論理ゲート32の電圧V2はその電力ピンにおいて理想的な電源電圧VDDではなく、何故ならば、この電圧は電力バス7の抵抗R11、R12の累積的な効果により低下するからである。
同様に、グランドバス9でのIR降下が事実上論理ゲート31,32,33、34各々のグランド電圧V1乃至V4を上昇させる。最終結果としては論理ゲート31,32,33、34が各々異なる供給電圧を有することになる。例えば、論理ゲート32両端の供給電圧は論理ゲート31両端の供給電圧より低くなる。同様に、論理ゲート33及び34両端の電圧はさらに低くなり、これは、それらが電力及びグランドパッド3,5からさらに離れて設けられており、IR降下がより大きいからである。
供給電圧変化により集積回路内のある基礎構造の遅延特性が変えられ、これにより論理ゲート間で遅延が異なることになる。遅延の変化はオンチップタイミングの問題に発展しうる。
US4,748,494が集積回路上での電圧変化を低減する既知の方法を示している。US4,748,494で提案されている方法は複数の分離電力バスを必要とし、複数回路要素を回路要素グループに分割し、各グループは専用のバイアス回路を有するという欠点がある。
この発明の目的は、上記のような欠点がなく、集積回路上の様々な部位でのオンチップ電圧変化を低減させる電力分配網を有する集積回路を提供することである。
この発明によれば、電力分配網を有する集積回路であって、前記電力分配網は、電力及びグランドパッドから各々電力を前記集積回路上の複数回路要素に供給する電力バス及びグランドバスを備え、前記電力分配網は前記電力パッド及びグランドパッド間に静的電流の流れをもたらす複数デカップリングセルを備え、前記集積回路上の如何なる回路要素に対し、前記電力パッドと前記如何なる回路要素との間の、そして、前記グランドパッドと前記如何なる回路要素との間の組み合わせ距離が一定となるように前記電力分配網が構成されていることを特徴とする集積回路が提供される。
この発明のより良い理解のため、そして、それがどのように効果的に実行されるのかをさらに明らかに示すためにここで例として添付図面を参照する。
図2は図1で既に議論された典型的な電力分配網の一ブランチを示している。電力分配網の一ブランチの電圧降下が、他のブランチが電力分配網の残部から切り離されているという状況で解析される。この解析には以下の等式が有効である。
Figure 2006527498
ここで、VG1は論理ゲート31両端の電圧、Vpowerは電源電圧1、ΔVは電圧降下、R11/R12は各々電力及びグランドバスの各々の抵抗、そして、Δx及びΔyは電力及びグランド線の長さである。
上記のことからチップ上の各点において電圧降下は電力パッド3(即ちVDDパッド)からグランドパッド5(即ちVSSパッド)への線の長さに依って変わることが分かる。
従って、図1に見られるような従来の電力分配網では集積回路上の様々な部位で電圧降下が異なり、各論理ゲート31,32,33、34で電圧が異なるという結果になる。
図3はこの発明による電力分配網を有する集積回路51を示している。電力分配網は電力パッド53及びグランドパッド55を備え、これらは電源(図示されない)から電力を受ける。電力パッド53及びグランドパッド55は集積回路51の対角線上の対向する角部に配されている。電力分配網は電力バス(67,69)及びグランドバス(71,73)を備え、これらは集積回路51上の標準セル61a、61b又は標準サブブロック63等の回路要素に電力を供給する。回路要素にとって必要な電流を供給するために複数のデカップリングセル65が電力分配網上に設けられ、電力パッド53及びグランドパッド55間の静的電流の流れを維持する。
電力バスは電力パッド53に接続された垂直部67を備える。垂直部67は各種回路要素に電力を供給するための一つ以上の水平部69を備える。同様に、グランドバスは、各種回路要素から電力をシンクするための一つ以上の水平部73を有する、グランドパッド55に接続された垂直部71を備える。電力バスの水平部69はグランドバスの水平部73と交互に配されてロー75を形成している。電力バスが一つの回路要素の一側に接続されグランドバスがその他側に接続されるように各種回路要素がロー75内に配置されている。
電力分配網は電源と各回路要素との間の電圧降下が一定になるような態様とされており、これにより、すべての回路要素が同一電圧の影響を受ける。
これは、電力バス及びグランドバスの組み合わせ長さが集積回路上のすべてのゲートで同じになるような態様とすることにより達成される。即ち、電力パッド53からの距離が増えるとグランドパッド55からの距離が相補的距離だけ減る。従って、集積回路上の如何なる点X,Yにおいても電力バス(67,69)及びグランドバス(71,73)の総距離が一定となる。
電力バス及びグランドバスは水平及び垂直部を備えているので、この発明では課題を以下に示す等式に表す。集積回路全体で同じ電圧降下ΔVを達成するために、矩形(rectangle)XY内において、各部の電力パッド53及びグランドパッド55から考えられる座標XYへの距離がすべて一定でなければならず、従って、
Figure 2006527498
この発明によれば電力及びグランド点は矩形XYの対角線上の対向する角部に置かれる。ロー毎に電力及びグランドが固定するように交互のフォーク構造において電力が各種セルに分配される。これによりX又はY部分が固定される。これは、さらに、集積回路を平面図で見た場合、電力が一側に接続され、グランドが他側に接続されることを意味する。これらの接続は矩形XYの対向する角部に拡張される。
この発明は、すべての回路要素又はゲートがセルから複数供給パッドの総距離が同じである電力分配網を提供する。各セルがセルから複数供給パッドの総距離が同じであるので、各セルが一定電圧降下を有し、その結果、オンチップ電圧の変化が少なくなる。
好ましくは、電力分配網のデカップリングセル65はデカップリングキャパシタであり、これらは回路要素により引き抜かれた動的電流の、すべてではないにしても、ほとんどをもたらす。デカップリングキャパシタ65を用いることにより電力パッド53及びグランドパッド55間に静的電流が供給される。デカップリングセルは、好ましくは、集積回路上で他の標準セルと同じ高さを有し、従って、デカップリングセル65は自動的に回路要素間に設置されることになる。ある回路要素、例えば、フリップフロップゲートは既に標準セル内に容量を有しており、従って、さらなるデカップリングセル65を必要としないことに留意されたい。デカップリングセルのエリアコストは高くなく、これは、設置エリアは、通常、経路エリアほど厳密ではないからである。
上記電力分配網に加えてデカップリングキャパシタ65を用いることによりオンチップ電圧変化が少ない集積回路が提供される。
図3は集積回路の所定矩形部に電力分配網を適用したものを示しているが、このフォーク構造は階層的な態様にも適用できることに留意されたい。即ち、小さなフォーク構造がある部位に用いられ、同様な電力分配網を用いてその部位内に電力が分配されるようにすることができる。これにより、集積回路全体でのオンチップ電圧変化が少ない電力分配網となる。
この好ましい実施形態は水平及び垂直部を備えた交互のフォーク構造を用いたものとして記載されたが、所望の効果をもたらす他の構造、例えば、集積回路上の各座標から電力及びグランドピンへの総距離が同じであるような斜めの平行四辺形又は菱形構造の電力分配網も用いることができることが当業者には容易に理解できるところである。さらには、電力分配網は所望の対称性が維持される他の態様に変えられることにも留意されたい。さらに、電力分配網は一定幅の電力バス及びグランドバスを示しているが所望の対称性が維持されればこれらも変えられる。例えば、電力バス内において垂直部67は水平部69より幅広くすることができ、グランドバスも同様な垂直部71となり、これは水平部73より幅広くなる。
添付請求項の範疇内で他の変更が当業者には明らかである。
集積回路用の典型的な電力分配網を示す図である。 図1の電力分配網の一部分を示す図である。 この発明の好ましい一実施形態による電力分配網を示す図である。

Claims (10)

  1. 電力分配網を有する集積回路であって、前記電力分配網は、電力及びグランドパッドから各々電力を前記集積回路上の複数回路要素に供給する電力バス及びグランドバスを備え、前記電力分配網は前記電力パッド及びグランドパッド間に静的電流の流れをもたらす複数デカップリングセルを備え、前記集積回路上の如何なる回路要素に対し、前記電力パッドと前記如何なる回路要素との間の、そして、前記グランドパッドと前記如何なる回路要素との間の組み合わせ距離が一定となるように前記電力分配網が構成されていることを特徴とする集積回路。
  2. 前記電力パッドから如何なる回路要素への距離が増すと前記グランドパッドの距離が減るように前記電力分配網が構成されている請求項1に記載の集積回路。
  3. 前記電力パッド及びグランドパッドは前記集積回路の対角線上の対向する角部に配されている請求項1又は2に記載の集積回路。
  4. 前記先行する請求項いずれか1項に記載の集積回路であって、前記電力分配網は、
    前記電力パッドに接続された垂直部と該垂直部に接続された一つ以上の水平部とを備えた電力バスと、
    前記グランドパッドに接続された垂直部と該垂直部に接続された一つ以上の水平部とを備えたグランドバスとを備え、
    前記電力バスの前記一つ以上の水平部と前記グランドバスの前記一つ以上の水平部とが交互になるように前記電力バスの前記垂直部が前記グランドバスの前記垂直部と平行に配されている集積回路。
  5. 前記電力バスの水平部とグランドバスの水平部とが前記複数回路要素の一つ以上に電力を供給するローを形成している請求項4に記載の集積回路。
  6. 前記電力バスの水平部と前記グランドバスの水平部との間に一つ以上の回路要素が設置されている請求項5に記載の集積回路。
  7. 前記複数デカップリングセルは複数デカップリングキャパシタを含む前記先行する請求項いずれか1項に記載の集積回路。
  8. 前記複数デカップリングセルは前記複数回路要素と同じ高さになるように構成されている請求項7に記載の集積回路。
  9. 前記複数デカップリングセルは前記集積回路上の前記複数回路要素間に配されている請求項8に記載の集積回路。
  10. 前記電力分配網は同じ構成の一つ以上のより小さい複数電力分配網を備えている前記先行する請求項いずれか1項に記載の集積回路。
JP2006516633A 2003-06-11 2004-06-01 集積回路の電力分配網 Pending JP2006527498A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101700 2003-06-11
PCT/IB2004/050814 WO2004109799A1 (en) 2003-06-11 2004-06-01 Power distribution network of an integrated circuit

Publications (1)

Publication Number Publication Date
JP2006527498A true JP2006527498A (ja) 2006-11-30

Family

ID=33495646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006516633A Pending JP2006527498A (ja) 2003-06-11 2004-06-01 集積回路の電力分配網

Country Status (7)

Country Link
US (1) US7827511B2 (ja)
EP (1) EP1636841A1 (ja)
JP (1) JP2006527498A (ja)
KR (1) KR20060021354A (ja)
CN (1) CN1802745A (ja)
TW (1) TW200503227A (ja)
WO (1) WO2004109799A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8321170B2 (en) * 2010-02-19 2012-11-27 Freescale Semiconductor, Inc. Offset error automatic calibration integrated circuit
TWI491034B (zh) * 2010-04-21 2015-07-01 Au Optronics Corp 有機發光二極體顯示器
KR20150000951A (ko) 2013-06-25 2015-01-06 삼성전자주식회사 전원 공급 네트워크 설계 방법
TWI527392B (zh) 2014-01-14 2016-03-21 財團法人工業技術研究院 建置電源網路之裝置與方法
CN111063670B (zh) * 2018-10-17 2022-03-18 奇景光电股份有限公司 电路布线方法、电路布线***以及集成电路
US20230288635A1 (en) * 2022-03-10 2023-09-14 Ii-Vi Delaware, Inc. Trimming of optical response for tunable photonic devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946044A (ja) * 1982-09-08 1984-03-15 Nec Corp 半導体装置
JPH06334157A (ja) * 1993-05-21 1994-12-02 Sony Corp 集積回路とその製造方法
JPH0778877A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612618A (en) * 1983-06-10 1986-09-16 Rca Corporation Hierarchical, computerized design of integrated circuits
JPS61241964A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd 半導体装置
US4978633A (en) * 1989-08-22 1990-12-18 Harris Corporation Hierarchical variable die size gate array architecture
JPH04255246A (ja) * 1991-02-07 1992-09-10 Toshiba Corp 半導体集積回路及びその設計方法
JP3052519B2 (ja) * 1992-01-14 2000-06-12 日本電気株式会社 集積回路の電源配線設計方法
US5656834A (en) * 1994-09-19 1997-08-12 Philips Electronics North America Corporation IC standard cell designed with embedded capacitors
US6618847B1 (en) * 1998-11-13 2003-09-09 Stmicroelectronics, Inc. Power stabilizer using under-utilized standard cells
US6388332B1 (en) * 1999-08-10 2002-05-14 Philips Electronics North America Corporation Integrated circuit power and ground routing
US6370678B1 (en) * 2000-04-27 2002-04-09 Agilent Technologies, Inc. System and method for adjusting logic synthesis based on power supply circuit models
JP2001351979A (ja) * 2000-06-05 2001-12-21 Fujitsu Ltd 半導体装置設計支援装置
ATE279787T1 (de) * 2001-02-10 2004-10-15 Toshiba Electronics Europ Gmbh Stromversorgungsleiter-struktur in einer integrierten halbleiterschaltung
US6346721B1 (en) * 2001-03-12 2002-02-12 Lsi Logic Corporation Integrated circuit having radially varying power bus grid architecture
JP2004070721A (ja) * 2002-08-07 2004-03-04 Renesas Technology Corp 自動配置配線装置
US6898769B2 (en) * 2002-10-10 2005-05-24 International Business Machines Corporation Decoupling capacitor sizing and placement
US7047515B1 (en) * 2003-04-04 2006-05-16 Extreme Networks Method for selecting and placing bypass capacitors on multi-layer printed circuit boards
US7272803B1 (en) * 2003-06-01 2007-09-18 Cadence Design Systems, Inc. Methods and apparatus for defining manhattan power grid structures having a reduced number of vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946044A (ja) * 1982-09-08 1984-03-15 Nec Corp 半導体装置
JPH06334157A (ja) * 1993-05-21 1994-12-02 Sony Corp 集積回路とその製造方法
JPH0778877A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
WO2004109799A1 (en) 2004-12-16
US20060175636A1 (en) 2006-08-10
TW200503227A (en) 2005-01-16
KR20060021354A (ko) 2006-03-07
US7827511B2 (en) 2010-11-02
CN1802745A (zh) 2006-07-12
EP1636841A1 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
US7462941B2 (en) Power grid layout techniques on integrated circuits
US7342316B2 (en) Cross-fill pattern for metal fill levels, power supply filtering, and analog circuit shielding
Zhu Power distribution network design for VLSI
Song et al. Power distribution techniques for VLSI circuits
CN102693332B (zh) 电路***中电力分配网络的设计方法以及相关电路***
US7013436B1 (en) Analog circuit power distribution circuits and design methodologies for producing same
BR112019009940A2 (pt) redes de distribuição de energia multicamadas adaptáveis para circuitos integrados
US20120025403A1 (en) Design apparatus of semiconductor device, design method of semiconductor device, and semiconductor device
CN202930381U (zh) 半导体集成电路器件
JP2006527498A (ja) 集積回路の電力分配網
CN101399252A (zh) 半导体元件及其布局方法
US6476497B1 (en) Concentric metal density power routing
US6177733B1 (en) Semiconductor device
US8754480B2 (en) Low on-resistance power transistor having transistor stripes
JP5325824B2 (ja) 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置
US20120247812A1 (en) Semiconductor device with power supply line system of reduced resistance
JP2006121377A (ja) 入力回路及び半導体装置
US20050071798A1 (en) Power supply layout for an integrated circuit
US6819138B2 (en) Dividing and distributing the drive strength of a single clock buffer
Shakeri et al. Compact physical IR-drop models for GSI power distribution networks
US20190139889A1 (en) Lossy mim capacitor for on-die noise reduction
US20080217755A1 (en) Systems and Methods for Providing Voltage Compensation in an Integrated Circuit Chip Using a Divided Power Plane
US20110260333A1 (en) Interconnect structure of semiconductor integrated circuit and semiconductor device including the same
US6825509B1 (en) Power distribution system, method, and layout for an electronic device
JP3714412B2 (ja) 重み付け容量回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101022