KR940011737B1 - 반도체 장치의 금속공정 - Google Patents

Abstract

내용 없음.

Description

반도체 장치의 금속공정

제 1 도 내지 제 5 도는 본 발명에 따른 금속배선 공정을 나타낸 공정 순서도이다.

본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 금속 배선막의 단차로 인한 배선막간 단락의 발생을 제거하고 또한 배선막상의 층간 절연층의 평탄화를 갖게 하는 반도체 장치의 금속배선 공정에 관한 것이다.

반도체 공정중 금속공정은 집적회로 제조공정의 후공정에 위치하는 것인데, 많은 집적회로의 공정 중에서도 특히 복잡한 집적회로의 경우에 수율과 신뢰도에 가장 큰 영향을 주는 결정적인 공정이다. 집적회로에서의 금속공정에는 소자에의 접촉, 소자들의 연결, 칩과 외부회로와의 연결등의 공정들이 포함된다.

금속공정은 금속 배선막의 형성 공정부터 출발하여 배선막간 절연막 층간 절연층의 형성을 동반한 절연공정이 따른다.

반도체 장치가 고집적화되고 금속 배선막의 폭 또한 미세화되지만 최소라인폭으로 레이아웃된다 하더라도 금속 배선막의 단차 특성은 그 위에 형성되는 절연체에 있어서 서로 근접하게 이웃해 있는 금속 배선막간에 전기적 통로를 유발하게 된다. 즉 금속 배선막간에 보이드(void)가 금속 배선막의 단차로 인해 발생될 수 있기 때문에 언급한 생산수율과 신뢰도에 영향을 미치게 된다.

금속 배선막 위에 절연막을 형성하여 절연을 하더라도 보이드 발생의 문제 뿐만 아니라 절연층의 표면의 단자를 갖고 있으므로 이후의 공정에 보다 융통성있는 상태를 제공하지 못한다.

본 발명의 목적은 상기한 문제점을 제거하는 보다 효율적인 금속공정의 제공으로서, 금속 배선막간 보이드 발생이 없는 제조공정 그리고 금속 배선막상의 절연층이 평탄도를 갖게한 반도체 장치의 금속배선 공정이 본 발명에서 제공된다.

보이드가 없기 때문에 신뢰도와 생산수율이 개선되고 절연층의 평탄도로 인해 후속공정 진행에 잇점을 제공한다.

본 발명의 목적을 달성하는 공정은 금속 배선막의 폭(w)의 1/2보다 작은 두께로 하부 막질상에 절연막을 형성하는 단계 ; 금속 배선막이 형성되는 부위대로 상기 절연막을 패턴닝하는 단계 ; 전면에 금속층을 형성하고 상기 패턴 형성된 절연막이 드러나도록 금속층을 패턴닝하여 금속 배선막을 형성시키는 단계 ; 전면에 절연체를 도포하여 평탄화된 절연막질을 갖도록 하는 단계를 포함하여 반도체 장치의 금속배선 공정이 이루어진다.

금속 배선막은 길이방향으로 길게 확장 형성된 막대형상의 도전라인이다.

이 막대형상의 도전라인의 단면을 볼때 그 폭(w)과 높이(h)은 그 크기의 비로서 어스펙트 비(aspect ratio)(A/R)를 정의케 한다. A/R은 h/w로 표기하여 그 정도를 가능하다.

고집적화된 반도체 장치라 하더라도 물리적 실현의 최소라인 폭의 설계기준이 존재한다. 그리고 상기의 A/R은 금속 배선막이 서로 이웃한 최소의 이격거리를 폭으로 정의할 때 마찬가지 A/R을 상정할 수 있다. 이 배선막간 최소 이격거리(d)는 보이드 발생에 관계해 있는데 "d"의 거리의 반보다 작은 두께의 배선막인 경우 단차가 작아 보이드는 발생하지 않는다. 즉 A/R값이 "1"인 것이 보이드 발생의 임계적이될 수 있다. 그러나 금속 배선막을 얇게 할 수는 없는 것이기 때문에 본 발명은 언급한 공정수순대로 절연층으로서 금속 배선막이 존재할 위치를 미리 마련하여 두고 공정을 진행시킨다. 본 발명의 공정은 먼저 제 1 도와 같은 하부막질(1) 상에 절연층(2)를 형성한다.

이때 절연층(1)의 두께(t)는 배선막간 최소 이격거리(d)의 반보다 작은 두께로 한정되고, 사용되는 재질로는 PSG, BPSG 또는 산화막이나 질화막등이 사용될 수 있다.

이어서 제 2 도와 같이, 포토마스킹 작업에 의해 절연층이 패턴 형성되는데 개구된 부분은 금속 배선막이 위치할 부분에 대응하고 패턴 형성된 절연층의 폭들은 서로 상이할 수 있으나 적어도 배선막간 최소 이격거리(d)이상이다. 도면에서 "w"로 표시된 것은 금속 배선막의 폭을 가르킨다.

이어서, 제 3 도와 같이 전면에 충분한 두께의 금속층(3)을 형성한다.

금속층은 Al이거나 금의 합금이 사용될 수 있고 스퍼터링과 같은 방법으로 형성될 수 있다. 금속층(3)은 패턴 형성된 절연층 모두를 덮고 그 이상의 두께로 형성된다.

이때 패턴 형성된 절연층들간의 개구된 부분에 배립되는 금속층이 단차로 인한 핀홀 내지는 보이드같은 결함이 발생됨이 제거된다. 그것은 제 1 도에서 패턴 형성이 되어 단자를 이루게된 절연층의 두께(t)가 미리 조정되어 형성되었기 때문에 금속층은 결함없이 형성된다.

다음에는 제 3 도의 금속층(3) 상면에 포토레지스트층을 덮고 금속 배선막이 있는 마스크를 통해 제 2 도의 개구부에 대응하는 패턴을 갖는 마스킹 작업에 이어 그 패턴대로 드러난 금속층(3)을 식각한다. 식각종점은 절연층(2)의 표면이며 따라서 제 4 도와 같은 단면 형상이 얻어진다.

제 1 도의 단계에서 절연층은 내부에 보이드가 없는 것이고 따라서 제 4 도와 같이 금속배선막을 사이에 두고 개재된 절연층들은 그 어느것도 보이드가 없이 완전한 절연특성을 갖는다. 금속 배선막은 그 폭(w)과 높이(h)가 제 4 도와 같이 주어졌는데 그 높이(h)는 제 3 도의 과정에서 조절될 수 있다.

금속배선층의 A/R값은 제 2 도의 패턴 형성과 제 3 도의 금속층 두께로 조절된다.

금속 배선막의 두께 "h"는 절연층의 두께 "t"에 대해서 이후 형성되는 제 2 의 절연층에 대해 단차로 인한 보이드 발생의 제거를 고려한 높이를 놓여있다.

제 1 절연층(2)의 두께(t)는 금속 배선막의 라인 폭(w)에 준하여 설정되었듯이, 금속 배선막들간의 최소 이격거리(d)에 준하여 절연층 위로 그 두께가 h-t즉 t'의 두께 만큼 솟은 금속 배선막으로 인한 단차 역시 이 위에 형성될 제 2 절연층에 대해 보이드가 발생됨을 방지케한다.

따라서 금속층(3)의 높이(h)는 제 1 절연층의 두께(t)보다 0.5^*d 두께만큼 높은 것이 바람직하다.

금속 배선 공정을 완성하기 위해서 제 5 도와 같이 제 1 절연층(2')과 금속 배선막(3')위에 제 2 의 절연층(4)을 형성한다.

도면에서 제 1 절연층(2)과 이 위의 제 2 절연층(4)간 경계는 점선으로 도시되었고 실제로는 동일물질이다.

제 4 도에서 단자 형성들은 높지 않기 때문에 이위에 형성된 제 2의 절연층은 대략 평탄한 표면을 갖게된다. 특히 유동특성이 있는 BPSG의 경우 더욱 평탄도가 높다.

제 4 도에서 절연층없이 금속층만이 패턴 형성된 뒤에 절연층은 도포하는 종래의 경우와는 달리 절연특성과 평탄도가 크게 개선되고 따라서 신뢰도와 생산수율의 증대를 갖고 온다.

Claims (3)

1. 금속 배선막의 폭(w)의 1/2보다 작은 두께로 하부 막질상에 절연층을 형성하는 단계 ; 금속 배선막이 형성되는 부위대로 상기 절연층을 패터닝하는 단계 ; 전면에 금속층을 형성하고 상기 패턴 형성된 절연막이 드러나도록 금속층을 패터닝하여 금속 배선막을 형성시키는 단계 ; 전면에 제 2 의 절연체를 도포하는 단계로 이루어져 보이드가 없고 평탄화된 절연막질을 갖는 것을 특징으로 하는 반도체 장치의 금속배선 공정.
2. 제 1 항에 있어서, 상기 제 2 의 절연체는 PSP 또는 BPSG 또는 SiO₂막으로 형성됨을 특징으로 하는 반도체 장치의 금속배선 공정.
3. 제 1 항에 있어서, 전면에 형성되는 금속층은 두께에 있어, 제 1 금속층의 두께보다 금속 배선막층간의 최소 이격거리의 반두께만큼 높게 설정되어 형성됨을 특징으로 하는 반도체 장치의 금속배선 공정.