JPH06314750A - 半導体素子搭載用基板及びその製造方法 - Google Patents
半導体素子搭載用基板及びその製造方法Info
- Publication number
- JPH06314750A JPH06314750A JP12790093A JP12790093A JPH06314750A JP H06314750 A JPH06314750 A JP H06314750A JP 12790093 A JP12790093 A JP 12790093A JP 12790093 A JP12790093 A JP 12790093A JP H06314750 A JPH06314750 A JP H06314750A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lead
- semiconductor element
- adhesive layer
- thermal adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 基板とリードとを貼り合せて一体化すると同
時に電気的な接続を可能にした構造の半導体素子搭載用
基板及びこのような基板を安価で簡単に製造する方法を
提供する。 【構成】 半導体素子を搭載するための配線パターンを
形成した基板１とリード８とが熱接着層３を介して熱圧
着により一体化され、且つ基板１の電極端子２とリード
８とが導電物質７を介して電気的に接続されている。
時に電気的な接続を可能にした構造の半導体素子搭載用
基板及びこのような基板を安価で簡単に製造する方法を
提供する。 【構成】 半導体素子を搭載するための配線パターンを
形成した基板１とリード８とが熱接着層３を介して熱圧
着により一体化され、且つ基板１の電極端子２とリード
８とが導電物質７を介して電気的に接続されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を実装して用
いる半導体素子搭載用基板及びその製造方法に関し、詳
しくは基板とリードとを貼り合せて一体化した半導体素
子搭載用基板及びその製造方法に関するものである。
いる半導体素子搭載用基板及びその製造方法に関し、詳
しくは基板とリードとを貼り合せて一体化した半導体素
子搭載用基板及びその製造方法に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来、
半導体素子を実装するプリント配線基板とリード（リー
ドフレーム等）との接続は半田付けによって行ってい
た。
半導体素子を実装するプリント配線基板とリード（リー
ドフレーム等）との接続は半田付けによって行ってい
た。
【０００３】しかしながら、上記構成によると、基板と
リードとの電気的な接続部分と両者を物理的に固定する
部分とが半田付けした部分の一箇所だけなので、リード
ピッチを狭小化しようとする場合基板とリードとの接着
が非常に難しく不安定で、後に基板とリードとの接続不
良を起こしやすいという欠点がある。
リードとの電気的な接続部分と両者を物理的に固定する
部分とが半田付けした部分の一箇所だけなので、リード
ピッチを狭小化しようとする場合基板とリードとの接着
が非常に難しく不安定で、後に基板とリードとの接続不
良を起こしやすいという欠点がある。
【０００４】本発明は上記従来の欠点に鑑みなされたも
ので、その目的は基板とリードとを貼り合せて一体化す
ると同時に電気的な接続を可能にした構造の半導体素子
搭載用基板及びこのような基板を安価で簡単に製造する
方法を提供することにある。
ので、その目的は基板とリードとを貼り合せて一体化す
ると同時に電気的な接続を可能にした構造の半導体素子
搭載用基板及びこのような基板を安価で簡単に製造する
方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、半導体素子を搭載するための配
線パターンを形成した基板とリードとを熱圧着により固
定して一体化するとともに前記基板の電極端子と前記リ
ードとを導電物質を介して電気的に接続してなることを
特徴としている。
め、請求項１の発明は、半導体素子を搭載するための配
線パターンを形成した基板とリードとを熱圧着により固
定して一体化するとともに前記基板の電極端子と前記リ
ードとを導電物質を介して電気的に接続してなることを
特徴としている。
【０００６】また、請求項２の発明は、半導体素子を搭
載するための配線パターンを形成した基板の表面に熱接
着層を設けるとともに前記基板の電極端子が露出するよ
うにこの部分の熱接着層を除去して凹部を形成し、次に
この熱接着層の凹部に導電物質を充填した後、前記基板
とこの基板に固定するリードとを熱圧着することを特徴
としている。
載するための配線パターンを形成した基板の表面に熱接
着層を設けるとともに前記基板の電極端子が露出するよ
うにこの部分の熱接着層を除去して凹部を形成し、次に
この熱接着層の凹部に導電物質を充填した後、前記基板
とこの基板に固定するリードとを熱圧着することを特徴
としている。
【０００７】また、請求項３の発明は、半導体素子を搭
載するための配線パターンを形成した基板の表面に熱接
着層を設け、その上に保護フィルムを貼り合せるととも
に前記基板の電極端子が露出するようにこの部分の熱接
着層及び保護フィルムを除去して凹部を形成し、次にこ
の凹部に導電物質を充填した後、前記保護フィルムを剥
離し、前記基板とこの基板に固定するリードとを位置合
せして熱圧着することを特徴としている。
載するための配線パターンを形成した基板の表面に熱接
着層を設け、その上に保護フィルムを貼り合せるととも
に前記基板の電極端子が露出するようにこの部分の熱接
着層及び保護フィルムを除去して凹部を形成し、次にこ
の凹部に導電物質を充填した後、前記保護フィルムを剥
離し、前記基板とこの基板に固定するリードとを位置合
せして熱圧着することを特徴としている。
【０００８】さらに、請求項４の発明は、請求項２また
は３の発明において、基板と熱圧着するリードの先端部
分に凹部又は凹凸部を形成したことを特徴としている。
は３の発明において、基板と熱圧着するリードの先端部
分に凹部又は凹凸部を形成したことを特徴としている。
【０００９】
【作用】請求項１に係る発明にあっては、基板の電極端
子とリードとが導電物質を介して電気的に接続されてい
て、且つ基板とリードとは熱圧着により固定され一体化
しているため、基板とリードとの接着力が非常に強く強
固となり、後に基板とリードとの接続不良が起こらな
い。
子とリードとが導電物質を介して電気的に接続されてい
て、且つ基板とリードとは熱圧着により固定され一体化
しているため、基板とリードとの接着力が非常に強く強
固となり、後に基板とリードとの接続不良が起こらな
い。
【００１０】また、請求項２に係る発明にあっては、基
板の表面に熱接着層を設けるとともに基板の電極端子が
露出するようにこの部分の熱接着層を除去して凹部を形
成し、この凹部に導電物質を充填した後、基板とリード
とを熱圧着することにより、基板とこれに接続する多数
のリードとが一括接続され、基板と多数のリードとが熱
圧着により一体化され且つ電気的に接続された構造の半
導体素子搭載用基板を安価に且つ簡単に製造できる。
板の表面に熱接着層を設けるとともに基板の電極端子が
露出するようにこの部分の熱接着層を除去して凹部を形
成し、この凹部に導電物質を充填した後、基板とリード
とを熱圧着することにより、基板とこれに接続する多数
のリードとが一括接続され、基板と多数のリードとが熱
圧着により一体化され且つ電気的に接続された構造の半
導体素子搭載用基板を安価に且つ簡単に製造できる。
【００１１】また、請求項３に係る発明にあっては、基
板の表面に熱接着層を設け、その上にさらに保護フィル
ムを貼り合せ、基板の電極端子の部分の熱接着層及び保
護フィルムを除去し、出来た凹部に導電物質を充填した
後に、この保護フィルムを剥離するようにしたので、凹
部に導電物質を充填する際に凹部以外の部分に付着した
導電物質をきれいに取り除くことができ、しかも導電物
質が熱接着層の表面よりも少し盛り上がって形成され、
さらに盛り上がりの高さを保護フィルムの厚みを変える
ことにより自由に調整できるため、リードとの接続がよ
り確実になる。
板の表面に熱接着層を設け、その上にさらに保護フィル
ムを貼り合せ、基板の電極端子の部分の熱接着層及び保
護フィルムを除去し、出来た凹部に導電物質を充填した
後に、この保護フィルムを剥離するようにしたので、凹
部に導電物質を充填する際に凹部以外の部分に付着した
導電物質をきれいに取り除くことができ、しかも導電物
質が熱接着層の表面よりも少し盛り上がって形成され、
さらに盛り上がりの高さを保護フィルムの厚みを変える
ことにより自由に調整できるため、リードとの接続がよ
り確実になる。
【００１２】さらに、請求項４に係る発明にあっては、
リードの先端部分に凹部又は凹凸部を形成することによ
り、リードを基板と熱圧着した際に導電物質がリードか
らはみ出し、隣のリード等に付着してショートするよう
な場合の如き不具合を防止できるので、リードピッチの
狭小化に都合が良い。
リードの先端部分に凹部又は凹凸部を形成することによ
り、リードを基板と熱圧着した際に導電物質がリードか
らはみ出し、隣のリード等に付着してショートするよう
な場合の如き不具合を防止できるので、リードピッチの
狭小化に都合が良い。
【００１３】
【実施例】以下、添付図面を参照して本発明の実施例を
詳述する。
詳述する。
【００１４】図１乃至図３は本発明の一実施例を示すも
ので、図１は半導体素子搭載用基板の要部断面図、図２
はその要部平面図、図３はその製造方法を工程順に示す
要部断面図である。
ので、図１は半導体素子搭載用基板の要部断面図、図２
はその要部平面図、図３はその製造方法を工程順に示す
要部断面図である。
【００１５】図１に示すように、本実施例の構成によれ
ば、半導体素子搭載用基板１０は、基板１とリード８と
が熱接着層３を介して熱圧着により固定されており、且
つ基板１の電極端子２とリード８とが例えば半田のよう
な導電物質７を介して電気的に接続されている。
ば、半導体素子搭載用基板１０は、基板１とリード８と
が熱接着層３を介して熱圧着により固定されており、且
つ基板１の電極端子２とリード８とが例えば半田のよう
な導電物質７を介して電気的に接続されている。
【００１６】上記基板１は、半導体素子を搭載するため
のプリント配線基板で、種々の回路の配線パターンが形
成されている。基板１は単層構成の場合と、内層パター
ンを形成した絶縁層を層状に積層して得る多層構成の場
合とがあるが、本発明ではどちらの構成であってもかま
わない。このようなプリント配線基板は、従来公知の、
例えばパターンめっき法等を用いて製造することができ
る。
のプリント配線基板で、種々の回路の配線パターンが形
成されている。基板１は単層構成の場合と、内層パター
ンを形成した絶縁層を層状に積層して得る多層構成の場
合とがあるが、本発明ではどちらの構成であってもかま
わない。このようなプリント配線基板は、従来公知の、
例えばパターンめっき法等を用いて製造することができ
る。
【００１７】上記リード８は、一般に半導体素子のパッ
ケージに使用されるリードフレームの形態をなしてい
る。すなわち、このようなリードフレームは、基板１の
電極端子２と電気的に接続され且つこの基板１を中心と
して略放射状に配置される多数のリード８と、これら多
数のリード８を一体に支えるフレームとを具備する。こ
のリード８を有するリードフレームは、１枚の金属板を
機械的な打抜きやエッチングにより上記のような形状に
加工して作製される。
ケージに使用されるリードフレームの形態をなしてい
る。すなわち、このようなリードフレームは、基板１の
電極端子２と電気的に接続され且つこの基板１を中心と
して略放射状に配置される多数のリード８と、これら多
数のリード８を一体に支えるフレームとを具備する。こ
のリード８を有するリードフレームは、１枚の金属板を
機械的な打抜きやエッチングにより上記のような形状に
加工して作製される。
【００１８】次に、上記半導体素子搭載用基板１０の製
造方法を説明する。
造方法を説明する。
【００１９】図３の（ａ）に示すように、まず前述の如
くして製造された基板１の表面（リード８を接続しよう
とする面）に熱接着層３を設ける。該熱接着層３には熱
硬化性の樹脂、例えばエポキシとナイロンの混合樹脂
（市販品として例えば東亜合成（株）製ＢＸ−６０等が
ある。）を使用する。熱接着層３を設ける方法は、基板
１に直接塗布してもよいし、あるいはシート状に加工し
たものを基板１に貼り合せてもよい。なお、熱接着層３
は少なくともリード８を固定する部位に設ければよい
が、基板１の全面に設けることも出来る。このように基
板１の全面に設けた場合には同時に他の回路を保護する
ことが出来るという効果を有する。
くして製造された基板１の表面（リード８を接続しよう
とする面）に熱接着層３を設ける。該熱接着層３には熱
硬化性の樹脂、例えばエポキシとナイロンの混合樹脂
（市販品として例えば東亜合成（株）製ＢＸ−６０等が
ある。）を使用する。熱接着層３を設ける方法は、基板
１に直接塗布してもよいし、あるいはシート状に加工し
たものを基板１に貼り合せてもよい。なお、熱接着層３
は少なくともリード８を固定する部位に設ければよい
が、基板１の全面に設けることも出来る。このように基
板１の全面に設けた場合には同時に他の回路を保護する
ことが出来るという効果を有する。
【００２０】該熱接着層３の上には更に後で剥離可能な
保護フィルム４を設ける。該保護フィルム４は例えばポ
リエチレンテレフタレートで出来ており、熱接着層３と
シート状に貼り合せたものを使用するのが簡易である。
すなわち、あらかじめ熱接着層３の両面に保護フィルム
４を貼り合せた積層体を作製し、使用時にこの積層体の
一方の保護フィルム４を剥離し、熱接着層３を基板１側
にして貼り合せる。
保護フィルム４を設ける。該保護フィルム４は例えばポ
リエチレンテレフタレートで出来ており、熱接着層３と
シート状に貼り合せたものを使用するのが簡易である。
すなわち、あらかじめ熱接着層３の両面に保護フィルム
４を貼り合せた積層体を作製し、使用時にこの積層体の
一方の保護フィルム４を剥離し、熱接着層３を基板１側
にして貼り合せる。
【００２１】次に、図３の（ｂ）に示すように、リード
８を電気的に接続する基板１の電極端子２が露出するよ
うに、この部分の熱接着層３及び保護フィルム４を例え
ばエキシマレーザーやプラズマエッチング等の手段５を
用いて除去し凹部６を形成する。なお、このような凹部
６を形成する方法として、前記の熱接着層３の両面に保
護フィルム４を貼り合せた積層体に基板１と貼り合せる
前にあらかじめ基板１の電極端子２に対応する部分を金
型等で打抜いて形成しておくこともできる。
８を電気的に接続する基板１の電極端子２が露出するよ
うに、この部分の熱接着層３及び保護フィルム４を例え
ばエキシマレーザーやプラズマエッチング等の手段５を
用いて除去し凹部６を形成する。なお、このような凹部
６を形成する方法として、前記の熱接着層３の両面に保
護フィルム４を貼り合せた積層体に基板１と貼り合せる
前にあらかじめ基板１の電極端子２に対応する部分を金
型等で打抜いて形成しておくこともできる。
【００２２】次に、図３の（ｃ）に示す如く、形成した
上記凹部６に導電物質７として例えば半田ペーストを充
填する。導電物質７の充填はディスペンサを使用しても
よいし、穴埋め印刷法でもよい。また、半田ペーストの
代りに熱溶融性の他の導電物質を上記方法で充填しても
よいし、さらに、電解めっき法、無電解めっき法、スー
パーソルダ法等によってもかまわない。要するに、使用
する導電物質７の種類や充填方法については特に問わな
い。
上記凹部６に導電物質７として例えば半田ペーストを充
填する。導電物質７の充填はディスペンサを使用しても
よいし、穴埋め印刷法でもよい。また、半田ペーストの
代りに熱溶融性の他の導電物質を上記方法で充填しても
よいし、さらに、電解めっき法、無電解めっき法、スー
パーソルダ法等によってもかまわない。要するに、使用
する導電物質７の種類や充填方法については特に問わな
い。
【００２３】例えば、導電物質７を穴埋め印刷法で充填
する場合には、導電物質７、例えば半田ペーストを保護
フィルム４上に塗布し、これをスキージ等で掻き取るこ
とにより、凹部６のみに導電物質７が充填される。この
とき、凹部６以外の部分にもごく少量の導電物質７が付
着し、残ることもあるが、図３の（ｄ）に示すように、
最上の保護フィルム４を剥離することにより、きれいな
表面が露出するので不都合はない。また、こうすること
によって、凹部６の導電物質７が熱接着層３の表面より
も少し盛り上がって形成される。
する場合には、導電物質７、例えば半田ペーストを保護
フィルム４上に塗布し、これをスキージ等で掻き取るこ
とにより、凹部６のみに導電物質７が充填される。この
とき、凹部６以外の部分にもごく少量の導電物質７が付
着し、残ることもあるが、図３の（ｄ）に示すように、
最上の保護フィルム４を剥離することにより、きれいな
表面が露出するので不都合はない。また、こうすること
によって、凹部６の導電物質７が熱接着層３の表面より
も少し盛り上がって形成される。
【００２４】次に、図３の（ｅ）に示すように、基板１
とリード８とを接続する。基板１とリード８との接続に
はまず基板１とリード８とを位置合せして、例えば熱接
着層３に前記のエポキシとナイロンの混合樹脂ＢＸ−６
０（東亜合成（株）製）を、導電物質７に半田ペースト
をそれぞれ使用した場合には１４０℃前後に加熱しなが
ら圧着することで仮止めができる。次に、温度を１８０
℃前後に上げ、熱接着層３の樹脂を硬化させてリード８
の接着固定を確実なものとし、さらに温度を２００℃前
後に上げることで半田ペーストが溶融し、半田が凹部６
内に隙間なく充填される。
とリード８とを接続する。基板１とリード８との接続に
はまず基板１とリード８とを位置合せして、例えば熱接
着層３に前記のエポキシとナイロンの混合樹脂ＢＸ−６
０（東亜合成（株）製）を、導電物質７に半田ペースト
をそれぞれ使用した場合には１４０℃前後に加熱しなが
ら圧着することで仮止めができる。次に、温度を１８０
℃前後に上げ、熱接着層３の樹脂を硬化させてリード８
の接着固定を確実なものとし、さらに温度を２００℃前
後に上げることで半田ペーストが溶融し、半田が凹部６
内に隙間なく充填される。
【００２５】このようにして、基板１とリード８とが熱
圧着による貼り合せによって一体化され且つ両者が電気
的に接続された半導体素子搭載用基板１０が出来上が
る。
圧着による貼り合せによって一体化され且つ両者が電気
的に接続された半導体素子搭載用基板１０が出来上が
る。
【００２６】なお、本実施例では、熱接着層３の上に保
護フィルム４を貼り合せ、凹部６に導電物質７を充填し
た後に、保護フィルム４を剥離するようにしたが、導電
物質７の充填方法によっては、必ずしもこのような保護
フィルム４を使用する必要はない。
護フィルム４を貼り合せ、凹部６に導電物質７を充填し
た後に、保護フィルム４を剥離するようにしたが、導電
物質７の充填方法によっては、必ずしもこのような保護
フィルム４を使用する必要はない。
【００２７】また、上記のようにリード８を基板１と熱
圧着した際に凹部６の導電物質７がリード８からはみ出
し、隣のリード等に付着してショートするのを防止する
ため、図４の（ａ）〜（ｃ）に示す如く、リード８の先
端部分に孔８ａや溝８ｂ，８ｃ等を形成しておくことも
好ましい態様である。
圧着した際に凹部６の導電物質７がリード８からはみ出
し、隣のリード等に付着してショートするのを防止する
ため、図４の（ａ）〜（ｃ）に示す如く、リード８の先
端部分に孔８ａや溝８ｂ，８ｃ等を形成しておくことも
好ましい態様である。
【００２８】また、図５に示すように、基板１と固定し
たリード８に例えばエポキシ等の樹脂９をコーティング
して基板１とリード８との接続部分を保護するようにし
てもよい。またさらに、基板１とリード８との電気的接
続箇所は本実施例の図２に示す如く一列に並べて必ずし
も設ける必要はなく、近年の電極密度の増加傾向を考慮
すると、例えば図６に示すように互い違いにずらして千
鳥状に設けることも望ましい。
たリード８に例えばエポキシ等の樹脂９をコーティング
して基板１とリード８との接続部分を保護するようにし
てもよい。またさらに、基板１とリード８との電気的接
続箇所は本実施例の図２に示す如く一列に並べて必ずし
も設ける必要はなく、近年の電極密度の増加傾向を考慮
すると、例えば図６に示すように互い違いにずらして千
鳥状に設けることも望ましい。
【００２９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、基板とリードとの接着力が非常に強く一体化され
ているので、両者の電気的接続の信頼性が高い構造の半
導体素子搭載用基板を提供することが出来る。
れば、基板とリードとの接着力が非常に強く一体化され
ているので、両者の電気的接続の信頼性が高い構造の半
導体素子搭載用基板を提供することが出来る。
【００３０】また、本発明によれば、基板の表面に熱接
着層を設けるとともに基板の電極端子が露出するように
この部分の熱接着層を除去して凹部を形成し、この凹部
に導電物質を充填した後、基板とリードとを熱圧着して
貼り合せることにより、上記構造に係る半導体素子搭載
用基板を安価に且つ簡単に製造することが出来る。
着層を設けるとともに基板の電極端子が露出するように
この部分の熱接着層を除去して凹部を形成し、この凹部
に導電物質を充填した後、基板とリードとを熱圧着して
貼り合せることにより、上記構造に係る半導体素子搭載
用基板を安価に且つ簡単に製造することが出来る。
【００３１】また、上記熱接着層の上に保護フィルムを
貼り合せることにより、上記凹部に導電物質を充填する
際に凹部以外の部分に付着した導電物質をきれいに取り
除くことができ、しかも凹部の導電物質が少し盛り上が
って形成されるので、リードとの接続がより確実にな
る。
貼り合せることにより、上記凹部に導電物質を充填する
際に凹部以外の部分に付着した導電物質をきれいに取り
除くことができ、しかも凹部の導電物質が少し盛り上が
って形成されるので、リードとの接続がより確実にな
る。
【００３２】またさらに、基板と接続する上記リードの
先端部分に凹部又は凹凸部を形成することにより、リー
ドと基板と熱圧着した際に導電物質がリードからはみ出
し、隣のリード等に付着してショートするような如き不
具合を防止することができる。
先端部分に凹部又は凹凸部を形成することにより、リー
ドと基板と熱圧着した際に導電物質がリードからはみ出
し、隣のリード等に付着してショートするような如き不
具合を防止することができる。
【図１】本発明の一実施例を示す半導体素子搭載用基板
の要部断面図である。
の要部断面図である。
【図２】その要部平面図である。
【図３】その製造方法を工程順に示す要部断面図であ
る。
る。
【図４】本発明の別の実施例を示す図である。
【図５】本発明の他の実施例を示す図である。
【図６】本発明のその他の実施例を示す図である。
１ 基板 ２ 電極端子 ３ 熱接着層 ４ 保護フィルム ５ エッチング手段 ６ 凹部 ７ 導電物質 ８ リード ９ オーバーコート樹脂 １０ 半導体素子搭載用基板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】 上記基板１は、半導体素子を搭載するた
めのプリント配線基板で、種々の回路の配線パターンが
形成されている。基板１は単層構成の場合と、内層パタ
ーンを形成した絶縁層を層状に積層して得る多層構成の
場合とがあるが、本発明ではどちらの構成であってもか
まわない。また、基板１は、電源層またはグランド層
（接地層）、あるいはその両方を設けることにより電気
的特性を向上させた基板を用いることも可能である。こ
のようなプリント配線基板は、従来公知の、例えばパタ
ーンめっき法等を用いて製造することができる。
めのプリント配線基板で、種々の回路の配線パターンが
形成されている。基板１は単層構成の場合と、内層パタ
ーンを形成した絶縁層を層状に積層して得る多層構成の
場合とがあるが、本発明ではどちらの構成であってもか
まわない。また、基板１は、電源層またはグランド層
（接地層）、あるいはその両方を設けることにより電気
的特性を向上させた基板を用いることも可能である。こ
のようなプリント配線基板は、従来公知の、例えばパタ
ーンめっき法等を用いて製造することができる。
Claims (4)
- 【請求項１】 半導体素子を搭載するための配線パター
ンを形成した基板とリードとを熱圧着により固定して一
体化するとともに前記基板の電極端子と前記リードとを
導電物質を介して電気的に接続してなることを特徴とす
る半導体素子搭載用基板。 - 【請求項２】 半導体素子を搭載するための配線パター
ンを形成した基板の表面に熱接着層を設けるとともに前
記基板の電極端子が露出するようにこの部分の熱接着層
を除去して凹部を形成し、次にこの熱接着層の凹部に導
電物質を充填した後、前記基板とこの基板に固定するリ
ードとを熱圧着することを特徴とする半導体素子搭載用
基板の製造方法。 - 【請求項３】 半導体素子を搭載するための配線パター
ンを形成した基板の表面に熱接着層を設け、その上に保
護フィルムを貼り合せるとともに前記基板の電極端子が
露出するようにこの部分の熱接着層及び保護フィルムを
除去して凹部を形成し、次にこの凹部に導電物質を充填
した後、前記保護フィルムを剥離し、前記基板とこの基
板に固定するリードとを位置合せして熱圧着することを
特徴とする半導体素子搭載用基板の製造方法。 - 【請求項４】 前記基板と熱圧着するリードの先端部分
に凹部又は凹凸部を形成したことを特徴とする請求項２
または３記載の半導体素子搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12790093A JPH06314750A (ja) | 1993-04-30 | 1993-04-30 | 半導体素子搭載用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12790093A JPH06314750A (ja) | 1993-04-30 | 1993-04-30 | 半導体素子搭載用基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314750A true JPH06314750A (ja) | 1994-11-08 |
Family
ID=14971446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12790093A Pending JPH06314750A (ja) | 1993-04-30 | 1993-04-30 | 半導体素子搭載用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005283450A (ja) * | 2004-03-30 | 2005-10-13 | Nagano Keiki Co Ltd | 圧力センサおよびその製造方法 |
-
1993
- 1993-04-30 JP JP12790093A patent/JPH06314750A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005283450A (ja) * | 2004-03-30 | 2005-10-13 | Nagano Keiki Co Ltd | 圧力センサおよびその製造方法 |
| US7484417B2 (en) | 2004-03-30 | 2009-02-03 | Nagano Keiki Co., Ltd. | Pressure sensor and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4544989A (en) | Thin assembly for wiring substrate | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| CN103579128B (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
| EP0530840A1 (en) | Electric circuit board module and method for producing electric circuit board module | |
| KR100399379B1 (ko) | 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법 | |
| JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
| JPH1084014A (ja) | 半導体装置の製造方法 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| JP2008288553A (ja) | 集積回路を実装するラベル型フレキシブル回路基板の製作方法およびその構造 | |
| KR20070068268A (ko) | 배선 기판의 제조 방법 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JPH06314750A (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JPH025014B2 (ja) | ||
| JP4095354B2 (ja) | 金属基板とその製造方法 | |
| JPH01173694A (ja) | 両面スルホールフィルムキャリアの製造方法 | |
| JP4643055B2 (ja) | Ｔａｂテープキャリアの製造方法 | |
| JP4158431B2 (ja) | 電子部品の実装方法、実装用接合シートおよび電子部品 | |
| JPH09326326A (ja) | 電子部品、配線基板及び電子部品の配線基板への実装構造 | |
| JP3565750B2 (ja) | フレキシブル配線板、電気装置、及びフレキシブル配線板の製造方法。 | |
| JP2001358182A (ja) | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPH0442938Y2 (ja) | ||
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JPH04162734A (ja) | 半導体装置及びその形成方法 | |
| TW202418901A (zh) | 電路板及其製作方法 |