JP2861984B2 - 半導体装置、および該半導体装置の製造方法 - Google Patents
半導体装置、および該半導体装置の製造方法Info
- Publication number
- JP2861984B2 JP2861984B2 JP9151264A JP15126497A JP2861984B2 JP 2861984 B2 JP2861984 B2 JP 2861984B2 JP 9151264 A JP9151264 A JP 9151264A JP 15126497 A JP15126497 A JP 15126497A JP 2861984 B2 JP2861984 B2 JP 2861984B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier film
- semiconductor element
- semiconductor device
- semiconductor
- circuit wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子サイズ
と同程度の大きさに形成され、高密度実装に適した半導
体装置に関する。
と同程度の大きさに形成され、高密度実装に適した半導
体装置に関する。
【０００２】
【従来の技術】近年では、半導体装置の小型軽量化、高
速化、高性能化が進み、半導体素子サイズと同程度の大
きさに形成されるに至っている。このような半導体装置
は、一般にＣＳＰ（チップサイズパッケージ）と呼ばれ
ている。
速化、高性能化が進み、半導体素子サイズと同程度の大
きさに形成されるに至っている。このような半導体装置
は、一般にＣＳＰ（チップサイズパッケージ）と呼ばれ
ている。
【０００３】図９は、特開平８−１０２４７４号公報に
開示された従来の半導体装置を示す断面図である。
開示された従来の半導体装置を示す断面図である。
【０００４】図９に示すように、従来の半導体装置１０
１（以下、「ＣＳＰ１０１」という。）は、キャリアフ
ィルム１０２の上に半導体素子１０３が接合されて構成
されている。
１（以下、「ＣＳＰ１０１」という。）は、キャリアフ
ィルム１０２の上に半導体素子１０３が接合されて構成
されている。
【０００５】キャリアフィルム１０２は、有機絶縁フィ
ルム層１０４と、有機絶縁フィルム層１０４の下層に形
成された導体層１０５と、導体層１０５の下層に形成さ
れたレジスト材層１０６と、有機絶縁フィルム層１０４
の上層に形成された接着剤層１０７を有する。キャリア
フィルム１０２には有機絶縁フィルム層１０４と接着剤
層１０７とを貫通する複数のスルーホール１０８が形成
され、さらに各スルーホール１０８には半導体素子１０
３の素子電極１１２に接続される金属バンプ１０９が形
成されている。また、ＣＳＰ１０１が実装される基板
（不図示）にＣＳＰ１０１を接続するためにキャリアフ
ィルム１０２に形成された接続端子１１０には、バンプ
電極１１１が形成されている。
ルム層１０４と、有機絶縁フィルム層１０４の下層に形
成された導体層１０５と、導体層１０５の下層に形成さ
れたレジスト材層１０６と、有機絶縁フィルム層１０４
の上層に形成された接着剤層１０７を有する。キャリア
フィルム１０２には有機絶縁フィルム層１０４と接着剤
層１０７とを貫通する複数のスルーホール１０８が形成
され、さらに各スルーホール１０８には半導体素子１０
３の素子電極１１２に接続される金属バンプ１０９が形
成されている。また、ＣＳＰ１０１が実装される基板
（不図示）にＣＳＰ１０１を接続するためにキャリアフ
ィルム１０２に形成された接続端子１１０には、バンプ
電極１１１が形成されている。
【０００６】半導体素子１０３の素子電極１１２はキャ
リアフィルム１０２の金属バンプ１０９に接続され、さ
らに、半導体素子１０３の回路配線面である底面は、キ
ャリアフィルム１０２の接着剤層１０７に接着されてい
る。
リアフィルム１０２の金属バンプ１０９に接続され、さ
らに、半導体素子１０３の回路配線面である底面は、キ
ャリアフィルム１０２の接着剤層１０７に接着されてい
る。
【０００７】上記のように構成されたＣＳＰ１０１で
は、用いられる半導体素子１０３の小型化・高集積化に
伴い、半導体素子１０３で多くの電力が消費されるた
め、高熱が発生する。そこで従来は、図１０に示すよう
に、半導体素子１０３の上面にヒートシンク１１３を接
着剤１１４で接着して設置することにより、ＣＳＰ１０
１の熱放散性を向上させている。
は、用いられる半導体素子１０３の小型化・高集積化に
伴い、半導体素子１０３で多くの電力が消費されるた
め、高熱が発生する。そこで従来は、図１０に示すよう
に、半導体素子１０３の上面にヒートシンク１１３を接
着剤１１４で接着して設置することにより、ＣＳＰ１０
１の熱放散性を向上させている。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、接着剤を塗布してヒートシンクを取り
付ける必要があるため、半導体装置の構成材料および製
造工数が増加してしまう。さらに、半導体装置にヒート
シンクを設置した場合には、ヒートシンクの高さと接着
剤の厚みの分だけ半導体装置の高さが高くなり、半導体
装置が大型化するため、電子機器における半導体装置の
高密度実装を妨げるおそれがある。
半導体装置では、接着剤を塗布してヒートシンクを取り
付ける必要があるため、半導体装置の構成材料および製
造工数が増加してしまう。さらに、半導体装置にヒート
シンクを設置した場合には、ヒートシンクの高さと接着
剤の厚みの分だけ半導体装置の高さが高くなり、半導体
装置が大型化するため、電子機器における半導体装置の
高密度実装を妨げるおそれがある。
【０００９】そこで本発明は、構成材料および製造工数
を増加させずに熱放散性を向上させることができる半導
体装置を提供することを目的とする。
を増加させずに熱放散性を向上させることができる半導
体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、導体層を有するキャリアフ
ィルムと、前記キャリアフィルムに回路配線面が接合さ
れた半導体素子とにより構成される半導体装置におい
て、前記キャリアフィルムは前記半導体装置の回路配線
面よりも広く形成され、前記キャリアフィルムの、前記
半導体素子の回路配線面が接合されていない部分には、
前記半導体素子に発生する熱を放熱するための導体層が
形成されている。
め、本発明の半導体装置は、導体層を有するキャリアフ
ィルムと、前記キャリアフィルムに回路配線面が接合さ
れた半導体素子とにより構成される半導体装置におい
て、前記キャリアフィルムは前記半導体装置の回路配線
面よりも広く形成され、前記キャリアフィルムの、前記
半導体素子の回路配線面が接合されていない部分には、
前記半導体素子に発生する熱を放熱するための導体層が
形成されている。
【００１１】これにより、キャリアフィルムに形成され
る導体層の面積が増加し、半導体装置の放熱効果が向上
する。
る導体層の面積が増加し、半導体装置の放熱効果が向上
する。
【００１２】また、前記キャリアフィルムの、前記半導
体素子の回路配線面が接合されていない部分が前記半導
体素子の側面に接合されている構成とすることにより、
半導体装置の側面からの熱放散性が向上し、半導体装置
の熱放散性がより向上する。
体素子の回路配線面が接合されていない部分が前記半導
体素子の側面に接合されている構成とすることにより、
半導体装置の側面からの熱放散性が向上し、半導体装置
の熱放散性がより向上する。
【００１３】さらに、前記キャリアフィルムの、前記半
導体素子の側面に接合されている部分が前記半導体素子
の側面と合同な形状に形成されている構成とすることに
より、半導体装置が半導体素子とほぼ同じ大きさに形成
される。
導体素子の側面に接合されている部分が前記半導体素子
の側面と合同な形状に形成されている構成とすることに
より、半導体装置が半導体素子とほぼ同じ大きさに形成
される。
【００１４】また、前記キャリアフィルムは、前記半導
体装置が基板に実装されたときに前記基板に実装されて
いる他の回路素子の上に延在される形状に形成されてい
る構成とすることにより、半導体装置に発生する熱と他
の回路素子に発生する熱とが、キャリアフィルムを通じ
て放散される。
体装置が基板に実装されたときに前記基板に実装されて
いる他の回路素子の上に延在される形状に形成されてい
る構成とすることにより、半導体装置に発生する熱と他
の回路素子に発生する熱とが、キャリアフィルムを通じ
て放散される。
【００１５】本発明の半導体装置の製造方法は、導体層
を有し、接合される半導体素子の回路配線面よりも広く
形成され、前記半導体素子の回路配線面が接合されない
部分には前記半導体素子に発生する熱を放熱するための
導体層が形成されているキャリアフィルムに、前記半導
体素子の回路配線面を接合する工程と、前記キャリアフ
ィルムの、前記半導体素子の回路配線面が接合されてい
ない部分を前記半導体素子の側面に接合する工程とを有
する。
を有し、接合される半導体素子の回路配線面よりも広く
形成され、前記半導体素子の回路配線面が接合されない
部分には前記半導体素子に発生する熱を放熱するための
導体層が形成されているキャリアフィルムに、前記半導
体素子の回路配線面を接合する工程と、前記キャリアフ
ィルムの、前記半導体素子の回路配線面が接合されてい
ない部分を前記半導体素子の側面に接合する工程とを有
する。
【００１６】これにより、構成材料および製造工数を増
加させずに熱放散性を向上させることができる半導体装
置であって、半導体素子の側面にキャリアフィルムが接
合されることにより熱放散性がさらに向上された半導体
装置が製造される。
加させずに熱放散性を向上させることができる半導体装
置であって、半導体素子の側面にキャリアフィルムが接
合されることにより熱放散性がさらに向上された半導体
装置が製造される。
【００１７】さらに、導体層を有するフィルム部材を切
り抜いて前記キャリアフィルムを形成する工程を有する
ことにより、キャリアフィルムが効率よく形成される。
り抜いて前記キャリアフィルムを形成する工程を有する
ことにより、キャリアフィルムが効率よく形成される。
【００１８】さらには、前記導体層を有するフィルム部
材を切り抜いて前記キャリアフィルムを形成する工程で
は、前記キャリアフィルムが前記半導体素子の回路配線
面および側面の展開形状に相当する形状に形成されるこ
とにより、半導体装置の側面に接合されるキャリアフィ
ルムの形状が前記側面と合同な形状に形成されるので、
半導体装置が半導体素子とほぼ同じ大きさに形成され
る。
材を切り抜いて前記キャリアフィルムを形成する工程で
は、前記キャリアフィルムが前記半導体素子の回路配線
面および側面の展開形状に相当する形状に形成されるこ
とにより、半導体装置の側面に接合されるキャリアフィ
ルムの形状が前記側面と合同な形状に形成されるので、
半導体装置が半導体素子とほぼ同じ大きさに形成され
る。
【００１９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２０】（第１の実施形態）図１は、本発明の半導
体装置の第１の実施形態を示す断面図である。
体装置の第１の実施形態を示す断面図である。
【００２１】図１に示すように、本実施形態の半導体装
置１（以下、「ＣＳＰ１」という。）は、キャリアフィ
ルム２の上に半導体素子３が接合されて構成されてい
る。ＣＳＰ１は、従来の半導体装置と異なり、半導体素
子３の側面にもキャリアフィルム２が接合されている。
その他、キャリアフィルム２の有機絶縁フィルム層４、
導体層５、レジスト材層６、接着剤層７、スルーホール
８、金属バンプ９、接続端子１０、バンプ電極１１、お
よび半導体素子３の素子電極１２の構成は、図９に示し
た従来の半導体装置１０１と同様であるので、詳しい説
明は省略する。
置１（以下、「ＣＳＰ１」という。）は、キャリアフィ
ルム２の上に半導体素子３が接合されて構成されてい
る。ＣＳＰ１は、従来の半導体装置と異なり、半導体素
子３の側面にもキャリアフィルム２が接合されている。
その他、キャリアフィルム２の有機絶縁フィルム層４、
導体層５、レジスト材層６、接着剤層７、スルーホール
８、金属バンプ９、接続端子１０、バンプ電極１１、お
よび半導体素子３の素子電極１２の構成は、図９に示し
た従来の半導体装置１０１と同様であるので、詳しい説
明は省略する。
【００２２】なお、キャリアフィルム２の導体層５は、
銅箔等により形成される。スルーホール８は、Ａｒレー
ザ加工もしくはケミカルエッチングにより形成される。
また、金属バンプ９はメッキ法を用いて形成される。金
属バンプ９の材料にはＡｕが適しているが、その他、加
熱することによってＣＳＰ１の素子電極１２に溶着され
る金属を用いることもできる。
銅箔等により形成される。スルーホール８は、Ａｒレー
ザ加工もしくはケミカルエッチングにより形成される。
また、金属バンプ９はメッキ法を用いて形成される。金
属バンプ９の材料にはＡｕが適しているが、その他、加
熱することによってＣＳＰ１の素子電極１２に溶着され
る金属を用いることもできる。
【００２３】図２は、図１に示したキャリアフィルムが
形成されたリボンフィルムを示す平面図である。
形成されたリボンフィルムを示す平面図である。
【００２４】図２に示すように、キャリアフィルム２
は、フィルム部材である１本のリボンフィルム１３に数
十個から数百個の単位で形成される。キャリアフィルム
２は、半導体素子２（図１参照）の底面および側面の展
開図に相当する形状に形成されている。キャリアフィル
ム２のうち、半導体素子３の回路配線面である底面に対
応する本体部２ａには、導体層５（図１参照）の銅箔等
をパターンエッチングすることにより配線パターン（不
図示）が形成されている。一方、半導体素子３の側面に
対応する縁部２ｂには導体層５に配線パターンは形成さ
れず、銅箔等が縁部２ｂの全面に渡って平板状に形成さ
れている。なお、縁部２ｂの導体層５は信号配線として
は使用されない。各キャリアフィルム２は、後述するよ
うに、半導体素子３が搭載された後にリボンフィルム１
３から切り抜かれる。このように、複数のキャリアフィ
ルム２が形成されたリボンフィルム１３からキャリアフ
ィルム２を切り抜くことにより、キャリアフィルム２を
効率よく形成することができる。
は、フィルム部材である１本のリボンフィルム１３に数
十個から数百個の単位で形成される。キャリアフィルム
２は、半導体素子２（図１参照）の底面および側面の展
開図に相当する形状に形成されている。キャリアフィル
ム２のうち、半導体素子３の回路配線面である底面に対
応する本体部２ａには、導体層５（図１参照）の銅箔等
をパターンエッチングすることにより配線パターン（不
図示）が形成されている。一方、半導体素子３の側面に
対応する縁部２ｂには導体層５に配線パターンは形成さ
れず、銅箔等が縁部２ｂの全面に渡って平板状に形成さ
れている。なお、縁部２ｂの導体層５は信号配線として
は使用されない。各キャリアフィルム２は、後述するよ
うに、半導体素子３が搭載された後にリボンフィルム１
３から切り抜かれる。このように、複数のキャリアフィ
ルム２が形成されたリボンフィルム１３からキャリアフ
ィルム２を切り抜くことにより、キャリアフィルム２を
効率よく形成することができる。
【００２５】次に、ＣＳＰ１の製造工程を図３（ａ）〜
（ｇ）、および図４を用いて説明する。図３は図１に示
した半導体装置の一連の製造工程を示す断面図、図４は
図３（ｅ）に示したキャリアフィルムの上面図である。
（ｇ）、および図４を用いて説明する。図３は図１に示
した半導体装置の一連の製造工程を示す断面図、図４は
図３（ｅ）に示したキャリアフィルムの上面図である。
【００２６】第１工程：図３（ａ）に示すように、リボ
ンフィルム１３に形成されたキャリアフィルム２の本体
部２ａに形成された金属バンプ９と、半導体素子３の素
子電極１２との位置合わせを行う。
ンフィルム１３に形成されたキャリアフィルム２の本体
部２ａに形成された金属バンプ９と、半導体素子３の素
子電極１２との位置合わせを行う。
【００２７】第２工程：図３（ｂ）に示すように、金属
バンプ９を素子電極１２に接触させる。次いで、ボンデ
ィングツール１４を用いて、金属バンプ９を導体層５の
裏側から加熱し、さらに超音波振動を加えることによ
り、金属バンプ９を素子電極１２に溶着させる。
バンプ９を素子電極１２に接触させる。次いで、ボンデ
ィングツール１４を用いて、金属バンプ９を導体層５の
裏側から加熱し、さらに超音波振動を加えることによ
り、金属バンプ９を素子電極１２に溶着させる。
【００２８】第３工程：図３（ｃ）に示すように、半導
体素子３の底面と同じ大きさの圧着ツール１５を用いて
キャリアフィルム２の本体部２ａを半導体素子３に加熱
・押圧し、半導体素子３の回路配線面である底面をキャ
リアフィルム２の接着剤層７に接着させる。
体素子３の底面と同じ大きさの圧着ツール１５を用いて
キャリアフィルム２の本体部２ａを半導体素子３に加熱
・押圧し、半導体素子３の回路配線面である底面をキャ
リアフィルム２の接着剤層７に接着させる。
【００２９】第４工程：図３（ｄ）に示すように、基板
（不図示）にＣＳＰ１（図１参照）を接続するために形
成された接続端子１０に、バンプ電極１１を形成する。
バンプ電極１１の材料には半田を用いるのが一般的であ
るが、その他、ＣＳＰ１が実装される基板等に形成され
た実装用配線との接合性が良好な金属を用いることもで
きる。
（不図示）にＣＳＰ１（図１参照）を接続するために形
成された接続端子１０に、バンプ電極１１を形成する。
バンプ電極１１の材料には半田を用いるのが一般的であ
るが、その他、ＣＳＰ１が実装される基板等に形成され
た実装用配線との接合性が良好な金属を用いることもで
きる。
【００３０】第５工程：図３（ｅ）および図４に示すよ
うに、リボンフィルム１３からキャリアフィルム２を半
導体素子３の底面および側面の展開形状に相当する形状
に切り抜く。
うに、リボンフィルム１３からキャリアフィルム２を半
導体素子３の底面および側面の展開形状に相当する形状
に切り抜く。
【００３１】第６工程：まず、図３（ｆ）に示すように
キャリアフィルム２の縁部２ｂを折り曲げる。次いで、
図３（ｇ）に示すように、縁部２ｂを半導体素子３の側
面に加熱・押圧し、半導体素子３の側面とキャリアフィ
ルム２の接着剤層７とを接着させる。これにより、ＣＳ
Ｐ１が完成する。
キャリアフィルム２の縁部２ｂを折り曲げる。次いで、
図３（ｇ）に示すように、縁部２ｂを半導体素子３の側
面に加熱・押圧し、半導体素子３の側面とキャリアフィ
ルム２の接着剤層７とを接着させる。これにより、ＣＳ
Ｐ１が完成する。
【００３２】上記のように構成されたＣＳＰ１では、キ
ャリアフィルム２の導体層５を構成する銅箔等が優れた
熱放散性を有するため、キャリアフィルム２が放熱器と
しても作用する。特に、本実施形態のＣＳＰ１では、キ
ャリアフィルム２が半導体素子３の底面よりも広く形成
されているため、キャリアフィルム２に形成された導体
層５の面積が増加するので、半導体素子３に発生する熱
の放熱効果が向上する。そのため、従来の半導体装置の
ようにヒートシンクを設置する必要がないので、構成材
料および製造工数を増加させずにＣＳＰ１の熱放散性を
向上させることができる。
ャリアフィルム２の導体層５を構成する銅箔等が優れた
熱放散性を有するため、キャリアフィルム２が放熱器と
しても作用する。特に、本実施形態のＣＳＰ１では、キ
ャリアフィルム２が半導体素子３の底面よりも広く形成
されているため、キャリアフィルム２に形成された導体
層５の面積が増加するので、半導体素子３に発生する熱
の放熱効果が向上する。そのため、従来の半導体装置の
ようにヒートシンクを設置する必要がないので、構成材
料および製造工数を増加させずにＣＳＰ１の熱放散性を
向上させることができる。
【００３３】さらに、図１等に示すように、半導体素子
３の側面にキャリアフィルム２が接合されている構成と
することにより、側面からの熱放散性が向上するので、
ＣＳＰ１の熱放散性をより向上させることができる。ま
た、半導体素子３の側面に接合されているキャリアフィ
ルム２を半導体素子３の側面と合同な形状（すなわち同
じ形状かつ同じ面積）に形成されている構成とすること
により、ＣＳＰ１を半導体素子３とほぼ同じ大きさに形
成することができる。なお、半導体素子３の側面にキャ
リアフィルム２を接合する際には、キャリアフィルム２
に予め形成されている接着剤層７が用いられるため、接
着剤を別途塗布する必要がないという利点もある。
３の側面にキャリアフィルム２が接合されている構成と
することにより、側面からの熱放散性が向上するので、
ＣＳＰ１の熱放散性をより向上させることができる。ま
た、半導体素子３の側面に接合されているキャリアフィ
ルム２を半導体素子３の側面と合同な形状（すなわち同
じ形状かつ同じ面積）に形成されている構成とすること
により、ＣＳＰ１を半導体素子３とほぼ同じ大きさに形
成することができる。なお、半導体素子３の側面にキャ
リアフィルム２を接合する際には、キャリアフィルム２
に予め形成されている接着剤層７が用いられるため、接
着剤を別途塗布する必要がないという利点もある。
【００３４】ところで、上記のように半導体素子３の側
面にキャリアフィルム２を接合した場合には、キャリア
フィルム２の厚みの分だけＣＳＰ１の幅・長さが増大す
ることになる。
面にキャリアフィルム２を接合した場合には、キャリア
フィルム２の厚みの分だけＣＳＰ１の幅・長さが増大す
ることになる。
【００３５】一方、図９等に示した従来のＣＳＰ１０１
では、キャリアフィルム１０２に半導体素子１０３が接
着された後に、金属刃もしくはレーザカッタによって、
キャリアフィルム１０２がリボンフィルム（不図示）か
ら半導体素子１０２の底面と同形状に切り抜かれてい
る。
では、キャリアフィルム１０２に半導体素子１０３が接
着された後に、金属刃もしくはレーザカッタによって、
キャリアフィルム１０２がリボンフィルム（不図示）か
ら半導体素子１０２の底面と同形状に切り抜かれてい
る。
【００３６】しかしながら、金属刃を用いて切り抜く場
合には、金属刃の厚みの「切断しろ」が形成されるの
で、キャリアフィルム１０２は「切断しろ」の分だけ半
導体素子１０３の大きさよりも大きく切り抜かれること
になる。また、レーザカッタで切り抜く場合には、レー
ザ光が半導体素子１０３に接触しないようにレーザ光を
半導体素子１０３から離してキャリアフィルム１０２を
切り抜くので、やはりキャリアフィルムには「切断し
ろ」が形成される。従って、実際には、キャリアフィル
ム１０２は半導体素子１０３の各側面に対して「切断し
ろ」の分だけ突出しているので、キャリアフィルム１０
２の大きさは半導体素子１０３と同じ大きさではない。
なお、この「切断しろ」の突出幅は５０μｍ程度であ
り、キャリアフィルム１０２の厚みとほぼ同じである。
合には、金属刃の厚みの「切断しろ」が形成されるの
で、キャリアフィルム１０２は「切断しろ」の分だけ半
導体素子１０３の大きさよりも大きく切り抜かれること
になる。また、レーザカッタで切り抜く場合には、レー
ザ光が半導体素子１０３に接触しないようにレーザ光を
半導体素子１０３から離してキャリアフィルム１０２を
切り抜くので、やはりキャリアフィルムには「切断し
ろ」が形成される。従って、実際には、キャリアフィル
ム１０２は半導体素子１０３の各側面に対して「切断し
ろ」の分だけ突出しているので、キャリアフィルム１０
２の大きさは半導体素子１０３と同じ大きさではない。
なお、この「切断しろ」の突出幅は５０μｍ程度であ
り、キャリアフィルム１０２の厚みとほぼ同じである。
【００３７】本実施形態のキャリアフィルム２の厚みも
従来と同じである。従って、半導体素子３の側面にキャ
リアフィルム２を接合した場合にはキャリアフィルム２
の厚みの分だけＣＳＰ１の幅・長さが増大するものの、
実質的には従来の半導体装置と同じ大きさであり、従来
に比べてＣＳＰ１が大型化するものではない。
従来と同じである。従って、半導体素子３の側面にキャ
リアフィルム２を接合した場合にはキャリアフィルム２
の厚みの分だけＣＳＰ１の幅・長さが増大するものの、
実質的には従来の半導体装置と同じ大きさであり、従来
に比べてＣＳＰ１が大型化するものではない。
【００３８】なお、図１等に示したＣＳＰ１は、キャリ
アフィルム２の本体部２ａが半導体素子３の底面と同じ
形状でかつ同じ面積に形成されているので、リアルチッ
プサイズ型ＣＳＰと呼ばれている。
アフィルム２の本体部２ａが半導体素子３の底面と同じ
形状でかつ同じ面積に形成されているので、リアルチッ
プサイズ型ＣＳＰと呼ばれている。
【００３９】次に、図１等に示した半導体装置の変形例
を説明する。
を説明する。
【００４０】図５は、図１に示した半導体装置の変形例
を示す断面図である。
を示す断面図である。
【００４１】図５に示すように、本応用例の半導体装置
２１（以下、「ＣＳＰ２１」という。）では、半導体素
子２３が底面を除いて樹脂３６で封止されることによ
り、被封止素子２３’が構成されている。ＣＳＰ２１
は、キャリアフィルム２２の本体部２２ａが半導体素子
２３の底面よりも大きく、半導体素子２３の底面に対し
て本体部２２ａの一部がフランジ状に突出しているた
め、フランジッド型ＣＳＰと呼ばれる。
２１（以下、「ＣＳＰ２１」という。）では、半導体素
子２３が底面を除いて樹脂３６で封止されることによ
り、被封止素子２３’が構成されている。ＣＳＰ２１
は、キャリアフィルム２２の本体部２２ａが半導体素子
２３の底面よりも大きく、半導体素子２３の底面に対し
て本体部２２ａの一部がフランジ状に突出しているた
め、フランジッド型ＣＳＰと呼ばれる。
【００４２】その他、キャリアフィルム２２の縁部２２
ｂ、有機絶縁フィルム層２４、導体層２５、レジスト材
層２６、接着剤層２７、スルーホール２８、金属バンプ
２９、接続端子３０、バンプ電極３１、および半導体素
子２３の素子電極３２の構成は、図１に示したＣＳＰ１
と同様であるので、詳しい説明は省略する。
ｂ、有機絶縁フィルム層２４、導体層２５、レジスト材
層２６、接着剤層２７、スルーホール２８、金属バンプ
２９、接続端子３０、バンプ電極３１、および半導体素
子２３の素子電極３２の構成は、図１に示したＣＳＰ１
と同様であるので、詳しい説明は省略する。
【００４３】図６は、図５に示した半導体装置の一連の
製造工程を示す断面図である。
製造工程を示す断面図である。
【００４４】本変形例では、図６（ｄ）に示す第３’工
程において、半導体素子２３が樹脂３６によって樹脂封
止されて被封止素子２３’が構成される。なお、被封止
素子２３’の底面は、キャリアフィルム２２の本体部２
２ａと合同な形状（すなわち同じ形状かつ同じ面積）と
なるように構成される。その他、図６（ａ）に示す第１
工程、図６（ｂ）に示す第２工程、図６（ｃ）に示す第
３工程、図６（ｅ）に示す第４工程、図６（ｆ）に示す
第５工程、図６（ｇ）および図６（ｈ）に示す第６工程
は、それぞれ図３に示す各工程と同様であるので、説明
を省略する。また、図６（ｂ）に示す第２工程で用いら
れるボンディングツール３４、図６（ｃ）に示す第３工
程で用いられる圧着ツール３５は、それぞれ図３に示し
たボンディングツール１４、圧着ツール１５と同様に構
成されている。
程において、半導体素子２３が樹脂３６によって樹脂封
止されて被封止素子２３’が構成される。なお、被封止
素子２３’の底面は、キャリアフィルム２２の本体部２
２ａと合同な形状（すなわち同じ形状かつ同じ面積）と
なるように構成される。その他、図６（ａ）に示す第１
工程、図６（ｂ）に示す第２工程、図６（ｃ）に示す第
３工程、図６（ｅ）に示す第４工程、図６（ｆ）に示す
第５工程、図６（ｇ）および図６（ｈ）に示す第６工程
は、それぞれ図３に示す各工程と同様であるので、説明
を省略する。また、図６（ｂ）に示す第２工程で用いら
れるボンディングツール３４、図６（ｃ）に示す第３工
程で用いられる圧着ツール３５は、それぞれ図３に示し
たボンディングツール１４、圧着ツール１５と同様に構
成されている。
【００４５】上記のように構成されたＣＳＰ２１によれ
ば、フランジッド型とすることによって、キャリアフィ
ルム２２の本体部２２ａをより広くすることができる。
これにより、半導体素子２３が超小型であるために半導
体素子２３の底面の面積程度では全てのバンプ電極３１
を形成しきれない場合であっても、拡大された本体部２
２ａに全てのバンプ電極３１を形成することができる。
ば、フランジッド型とすることによって、キャリアフィ
ルム２２の本体部２２ａをより広くすることができる。
これにより、半導体素子２３が超小型であるために半導
体素子２３の底面の面積程度では全てのバンプ電極３１
を形成しきれない場合であっても、拡大された本体部２
２ａに全てのバンプ電極３１を形成することができる。
【００４６】（第２の実施形態）図７は、本発明の半導
体装置の第２の実施形態を示す側面図である。
体装置の第２の実施形態を示す側面図である。
【００４７】図７に示すように、本実施形態の半導体装
置４１（以下、「ＣＳＰ４１」という。）では、図１等
に示したキャリアフィルム２よりもさらに大きな面積を
有するキャリアフィルム４２の上に半導体装置４３が接
着されている。本実施形態のキャリアフィルム４２も図
１等に示したキャリアフィルム２と同様に構成され、半
導体素子４３が接着されている接着剤層の下層には有機
絶縁フィルム層が形成され、有機絶縁フィルム層の下層
には導体層が、さらにその下層にはレジスト材層が形成
されている。キャリアフィルム４２に形成されたバンプ
電極４４は基板４５上に形成された配線（不図示）に接
続されており、これにより、ＣＳＰ４１が基板４５に実
装されている。
置４１（以下、「ＣＳＰ４１」という。）では、図１等
に示したキャリアフィルム２よりもさらに大きな面積を
有するキャリアフィルム４２の上に半導体装置４３が接
着されている。本実施形態のキャリアフィルム４２も図
１等に示したキャリアフィルム２と同様に構成され、半
導体素子４３が接着されている接着剤層の下層には有機
絶縁フィルム層が形成され、有機絶縁フィルム層の下層
には導体層が、さらにその下層にはレジスト材層が形成
されている。キャリアフィルム４２に形成されたバンプ
電極４４は基板４５上に形成された配線（不図示）に接
続されており、これにより、ＣＳＰ４１が基板４５に実
装されている。
【００４８】基板４５に実装されたＣＳＰ４１のキャリ
アフィルム４２は、基板４５に実装されている他の回路
素子４６等の上に延在されている。
アフィルム４２は、基板４５に実装されている他の回路
素子４６等の上に延在されている。
【００４９】以上の構成により、キャリアフィルム４２
の表面積が第１の実施形態に比べて一段と広くなること
から、ＣＳＰ４１の熱放散性が一層向上する。さらに、
キャリアフィルム４２が他の回路素子４６等の上に延在
されているので、放熱手段を具備しない他の回路素子４
６等に発生する熱を、キャリアフィルム４２を通じて放
散させることができる。
の表面積が第１の実施形態に比べて一段と広くなること
から、ＣＳＰ４１の熱放散性が一層向上する。さらに、
キャリアフィルム４２が他の回路素子４６等の上に延在
されているので、放熱手段を具備しない他の回路素子４
６等に発生する熱を、キャリアフィルム４２を通じて放
散させることができる。
【００５０】なお、図７に示すように、キャリアフィル
ム４２は他の回路素子４６や基板４５の配線に接触する
が、これらに接触するのはキャリアフィルム４２のレジ
スト材層であるため、ショート等の電気的不具合が発生
することはない。
ム４２は他の回路素子４６や基板４５の配線に接触する
が、これらに接触するのはキャリアフィルム４２のレジ
スト材層であるため、ショート等の電気的不具合が発生
することはない。
【００５１】また、キャリアフィルム４２を大きく形成
する程、ＣＳＰ４１の放熱効果を向上させることができ
るが、ＣＳＰ４１が実装される基板４５よりも小さく形
成することが望ましい。これにより、基板４５を電子機
器等（不図示）に組み込む際のスペースがかさむことを
防ぎ、また、キャリアフィルム４２を不用意に他の基板
等に引っかけるなどにより、ＣＳＰ４１が基板４５から
はがれるなどの製造ミスを未然に防止することができ
る。
する程、ＣＳＰ４１の放熱効果を向上させることができ
るが、ＣＳＰ４１が実装される基板４５よりも小さく形
成することが望ましい。これにより、基板４５を電子機
器等（不図示）に組み込む際のスペースがかさむことを
防ぎ、また、キャリアフィルム４２を不用意に他の基板
等に引っかけるなどにより、ＣＳＰ４１が基板４５から
はがれるなどの製造ミスを未然に防止することができ
る。
【００５２】さらに、本実施形態のＣＳＰ４１では、キ
ャリアフィルム４２に半導体素子４３を接合した例を示
したが、図８に示すように、樹脂４７で封止された半導
体素子４３’をキャリアフィルム４２に接合してもよ
い。
ャリアフィルム４２に半導体素子４３を接合した例を示
したが、図８に示すように、樹脂４７で封止された半導
体素子４３’をキャリアフィルム４２に接合してもよ
い。
【００５３】
【発明の効果】以上説明したように、本発明の半導体装
置は、キャリアフィルムが半導体装置の回路配線面より
も広く形成され、キャリアフィルムの半導体素子が接合
されていない部分には半導体素子の熱を放熱するための
導体層が形成されているので、構成材料および製造工数
を増加させずに熱放散性を向上させることができる。
置は、キャリアフィルムが半導体装置の回路配線面より
も広く形成され、キャリアフィルムの半導体素子が接合
されていない部分には半導体素子の熱を放熱するための
導体層が形成されているので、構成材料および製造工数
を増加させずに熱放散性を向上させることができる。
【００５４】また、キャリアフィルムの、半導体素子の
回路配線面が接合されていない部分を半導体素子の側面
に接合することにより、半導体装置の側面からの熱放散
性が向上するので、半導体装置の熱放散性をより向上さ
せることができる。
回路配線面が接合されていない部分を半導体素子の側面
に接合することにより、半導体装置の側面からの熱放散
性が向上するので、半導体装置の熱放散性をより向上さ
せることができる。
【００５５】さらに、キャリアフィルムの、半導体素子
の側面に接合されている部分を半導体素子の側面と合同
な形状に形成することにより、半導体装置を半導体素子
とほぼ同じ大きさに形成することができる。
の側面に接合されている部分を半導体素子の側面と合同
な形状に形成することにより、半導体装置を半導体素子
とほぼ同じ大きさに形成することができる。
【００５６】また、キャリアフィルムを、半導体装置が
基板に実装されたときに基板に実装されている他の回路
素子の上に延在される形状に形成することにより、半導
体装置に発生する熱と他の回路素子に発生する熱とを、
キャリアフィルムを通じて放散させることができる。
基板に実装されたときに基板に実装されている他の回路
素子の上に延在される形状に形成することにより、半導
体装置に発生する熱と他の回路素子に発生する熱とを、
キャリアフィルムを通じて放散させることができる。
【００５７】本発明の半導体装置の製造方法は、接合さ
れる半導体素子の回路配線面よりも広く形成され、半導
体素子が接合されない部分に半導体素子に発生する熱を
放熱するための導体層が形成されているキャリアフィル
ムに半導体素子を接合する工程と、キャリアフィルム
の、半導体素子が接合されていない部分を半導体素子の
側面に接合する工程とを有するので、構成材料および製
造工数を増加させずに熱放散性を向上させることができ
る半導体装置であって、半導体素子の側面にキャリアフ
ィルムが接合されることにより熱放散性がさらに向上さ
れた半導体装置を製造することができる。
れる半導体素子の回路配線面よりも広く形成され、半導
体素子が接合されない部分に半導体素子に発生する熱を
放熱するための導体層が形成されているキャリアフィル
ムに半導体素子を接合する工程と、キャリアフィルム
の、半導体素子が接合されていない部分を半導体素子の
側面に接合する工程とを有するので、構成材料および製
造工数を増加させずに熱放散性を向上させることができ
る半導体装置であって、半導体素子の側面にキャリアフ
ィルムが接合されることにより熱放散性がさらに向上さ
れた半導体装置を製造することができる。
【００５８】さらに、導体層を有するフィルム部材を切
り抜いてキャリアフィルムを形成する工程を加えること
により、キャリアフィルムを効率よく形成することがで
きる。
り抜いてキャリアフィルムを形成する工程を加えること
により、キャリアフィルムを効率よく形成することがで
きる。
【００５９】さらには、キャリアフィルムを形成する工
程では、キャリアフィルムを半導体素子の回路配線面お
よび側面の展開形状に相当する形状に形成することによ
り、キャリアフィルムの、半導体装置の側面に接合され
る部分の形状が前記側面と合同な形状に形成されるの
で、半導体装置を半導体素子とほぼ同じ大きさに形成す
ることができる。
程では、キャリアフィルムを半導体素子の回路配線面お
よび側面の展開形状に相当する形状に形成することによ
り、キャリアフィルムの、半導体装置の側面に接合され
る部分の形状が前記側面と合同な形状に形成されるの
で、半導体装置を半導体素子とほぼ同じ大きさに形成す
ることができる。
【図１】本発明の半導体装置の第１の実施形態を示す断
面図である。
面図である。
【図２】図１に示したキャリアフィルムが形成されたリ
ボンフィルムを示す平面図である。
ボンフィルムを示す平面図である。
【図３】図１に示した半導体装置の一連の製造工程を示
す断面図である。
す断面図である。
【図４】図３（ｅ）に示したキャリアフィルムの上面図
である。
である。
【図５】図１に示した半導体装置の変形例を示す断面図
である。
である。
【図６】図５に示した半導体装置の一連の製造工程を示
す断面図である。
す断面図である。
【図７】本発明の半導体装置の第２の実施形態を示す側
面図である。
面図である。
【図８】本発明の半導体装置の第２の実施形態を示す、
一部を破断した側面図である。
一部を破断した側面図である。
【図９】従来の半導体装置を示す断面図である。
【図１０】従来の半導体装置の他の例を示す断面図であ
る。
る。
【符号の説明】 １，２１，４１ 半導体装置 ２，２２，４２ キャリアフィルム ２ａ，２２ａ 本体部 ２ｂ，２２ｂ 縁部 ３，２３，４３，４３’ 半導体素子 ４，２４ 有機絶縁フィルム層 ５，２５ 導体層 ６，２６ レジスト材層 ７，２７ 接着剤層 ８，２８ スルーホール ９，２９ 金属バンプ １０，３０ 接続端子 １１，３１，４４ バンプ電極 １２，３２ 素子電極 １３ リボンフィルム １４，３４ ボンディングツール １５，３５ 圧着ツール ２３’ 被封止素子 ３６，４７ 樹脂 ４５ 基板 ４６ 回路素子
Claims (7)
- 【請求項１】 導体層を有するキャリアフィルムと、前
記キャリアフィルムに回路配線面が接合された半導体素
子とにより構成される半導体装置において、 前記キャリアフィルムは前記半導体装置の回路配線面よ
りも広く形成され、前記キャリアフィルムの、前記半導
体素子の回路配線面が接合されていない部分には、前記
半導体素子に発生する熱を放熱するための導体層が形成
されていることを特徴とする半導体装置。 - 【請求項２】 前記キャリアフィルムの、前記半導体素
子の回路配線面が接合されていない部分が前記半導体素
子の側面に接合されている請求項１記載の半導体装置。 - 【請求項３】 前記キャリアフィルムの、前記半導体素
子の側面に接合されている部分が前記半導体素子の側面
と合同な形状に形成されている請求項２記載の半導体装
置。 - 【請求項４】 前記キャリアフィルムは、前記半導体装
置が基板に実装されたときに前記基板に実装されている
他の回路素子の上に延在される形状に形成されている請
求項１記載の半導体装置。 - 【請求項５】 導体層を有し、接合される半導体素子の
回路配線面よりも広く形成され、前記半導体素子の回路
配線面が接合されない部分には前記半導体素子に発生す
る熱を放熱するための導体層が形成されているキャリア
フィルムに、前記半導体素子の回路配線面を接合する工
程と、 前記キャリアフィルムの、前記半導体素子の回路配線面
が接合されていない部分を前記半導体素子の側面に接合
する工程とを有する半導体装置の製造方法。 - 【請求項６】 導体層を有するフィルム部材を切り抜い
て前記キャリアフィルムを形成する工程を有する請求項
５記載の半導体装置の製造方法。 - 【請求項７】 前記導体層を有するフィルム部材を切り
抜いて前記キャリアフィルムを形成する工程では、前記
キャリアフィルムが前記半導体素子の回路配線面および
側面の展開形状に相当する形状に形成される請求項６記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9151264A JP2861984B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体装置、および該半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9151264A JP2861984B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体装置、および該半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340981A JPH10340981A (ja) | 1998-12-22 |
| JP2861984B2 true JP2861984B2 (ja) | 1999-02-24 |
Family
ID=15514870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9151264A Expired - Fee Related JP2861984B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体装置、および該半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861984B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449034B1 (ko) * | 1999-12-10 | 2004-09-18 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
-
1997
- 1997-06-09 JP JP9151264A patent/JP2861984B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10340981A (ja) | 1998-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| US20080211079A1 (en) | Heat dissipation methods and structures for semiconductor device | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP2001085603A (ja) | 半導体装置 | |
| JP3018789B2 (ja) | 半導体装置 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| KR100239387B1 (ko) | 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP4881369B2 (ja) | 半導体装置の製造方法 | |
| JP3336235B2 (ja) | 半導体装置およびその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3036484B2 (ja) | 半導体装置とその製造方法 | |
| JPH0982752A (ja) | 半導体装置 | |
| JP2000138340A (ja) | ハイブリッドモジュール | |
| JP2004288814A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08181168A (ja) | 半導体装置 | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |