TW202418901A - 電路板及其製作方法 - Google Patents
電路板及其製作方法 Download PDFInfo
- Publication number
- TW202418901A TW202418901A TW111140672A TW111140672A TW202418901A TW 202418901 A TW202418901 A TW 202418901A TW 111140672 A TW111140672 A TW 111140672A TW 111140672 A TW111140672 A TW 111140672A TW 202418901 A TW202418901 A TW 202418901A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- copper
- circuit board
- base layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000011889 copper foil Substances 0.000 claims abstract description 28
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 24
- 238000007731 hot pressing Methods 0.000 claims abstract description 4
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 109
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 238000003466 welding Methods 0.000 abstract description 6
- -1 polyethylene terephthalate Polymers 0.000 description 8
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 6
- 239000004810 polytetrafluoroethylene Substances 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000004952 Polyamide Substances 0.000 description 4
- 239000004698 Polyethylene Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 239000004743 Polypropylene Substances 0.000 description 4
- 229920002647 polyamide Polymers 0.000 description 4
- 229920000573 polyethylene Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920001155 polypropylene Polymers 0.000 description 4
- 229920000915 polyvinyl chloride Polymers 0.000 description 4
- 239000004800 polyvinyl chloride Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010329 laser etching Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
電路板的製作方法包括以下步驟：提供覆銅板，覆銅板包括基層和設置於基層表面的銅箔層；在覆銅板上形成複數盲孔，複數盲孔貫通基層並裸露銅箔層的部分表面；將導電膏填入複數盲孔中形成複數導電凸塊，導電凸塊包括與銅箔層相接觸的頂面以及背離銅箔層的底面，頂面為平面，底面與基層的表面平齊；提供電路基板，電路基板包括基材層以及設置於基材層表面的第一導電線路層，第一導電線路層包括複數焊墊；將覆銅板貼合熱壓於電路基板上，基層覆蓋第一導電線路層的表面，複數導電凸塊的底面分別與複數焊墊接合；去除覆銅板。
Description
本申請涉及電子電路技術領域，尤其涉及一種具有導電凸塊的電路板的製作方法及製得的電路板。
熱壓焊接工藝(Hot-bar)是將電路板與另一電路板或元件在高度方向堆疊連接的常用方法。熱壓焊接的原理是先把錫膏印刷於電路板的焊墊上，經回焊爐後將錫膏融化並預先焊於電路板上，隨後將待焊物放置於已經印有錫膏的電路板上，然後再利用熱壓頭的熱將焊錫融化並連接導通兩個需要連接的電子元件。為了減少錫膏用量以及減小焊墊之間的間距，通常在焊墊上形成導電凸塊後再進行熱壓焊接。該導電凸塊一般通過電鍍工藝形成。然而，受限於電鍍工藝，電鍍形成的導電凸塊易呈現中間高邊緣低的現象，其平整度較差；且同時電鍍形成的複數導電凸塊之間的高度有差異，高度公差超過±20μm，均一性較差。
有鑑於此，有必要提供一種電路板的製作方法，製得的電路板的導電凸塊具有較好的平整性和均一性。
本申請第一方面一種電路板的製作方法，包括以下步驟：
提供覆銅板，覆銅板包括基層和設置於基層表面的銅箔層；
在覆銅板上形成複數盲孔，複數盲孔貫通基層並裸露銅箔層的部分表面；
將導電膏填入複數盲孔中形成複數導電凸塊，導電凸塊包括與銅箔層相接觸的頂面以及背離銅箔層的底面，頂面為平面，底面與基層的表面平齊；
提供電路基板，電路基板包括基材層以及設置於基材層表面的第一導電線路層，第一導電線路層包括複數焊墊；
將覆銅板貼合熱壓於電路基板上，基層覆蓋第一導電線路層的表面，複數導電凸塊的底面分別與複數焊墊接合；
去除覆銅板，得到電路板。
本申請第二方面提供一種採用上述電路板的製作方法製得的電路板，複數導電凸塊的頂面相平齊。
本申請實施方式提供的電路板的製作方法中，通過在貫通基層的盲孔中填滿導電膏形成導電凸塊，同時形成的複數導電凸塊的高度差異取決於基層的厚度公差使得高度差異較小，提高了均一性；且導電凸塊的頂面與銅箔層相貼合，使得製得的導電凸塊的頂面為平面，提高了平整度。
下面將對本發明實施方式中的技術方案進行清楚、完整地描述，顯然，所描述的實施方式僅僅是本發明一部分實施方式，而不是全部的實施方式。基於本發明中的實施方式，本領域普通技術人員在沒有付出創造性勞動前提下所獲得的所有其他實施方式，都屬於本發明保護的範圍。
需要說明的是，除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。在本發明實施方式中使用的術語是僅僅出於描述特定實施方式的目的，而非旨在限制本發明。
請參閱圖1至圖7，本申請一實施方式提供一種電路板100的製作方法，包括如下步驟。
步驟S1，請參閱圖1，提供覆銅板10。覆銅板10包括基層11和銅箔層12。基層11包括相對設置的第一表面11a和第二表面11b，銅箔層12設置在基層11的第二表面11b上。
基層11可以由具有耐高溫性能的樹脂材料製成，其材質可選自聚醯亞胺（polyimide，PI）、聚乙烯對苯二甲酸乙二醇酯（Polyethylene Terephthalate，PET）、聚四氟乙烯（polytetrafluoroethylene，PTFE）、聚醯胺（polyamide，PA）、聚丙烯（polypropylene，PP）、聚乙烯（polyethylene，PE）、液晶高分子聚合物（liquid crystal polymer，LCP）、聚氯乙烯(polyvinyl chloride polymer，PVC)等中的至少一種。本實施例中，基層11的材質為PTFE。
步驟S2，請參閱圖2，在覆銅板10上形成複數盲孔101以及定位孔102。
盲孔101貫通基層11的第一表面11a和第二表面11b，並暴露銅箔層12的部分表面。定位孔102為通孔，其貫通基層11和銅箔層12。盲孔101的數量可以為1、2、3等，其可根據實際需要進行設置。複數盲孔101的佈置方式可根據實際需要進行設置，例如複數盲孔101可呈陣列分佈於覆銅板10上。定位孔102用於將覆銅板10定位於其他元件。定位孔102的位置可根據實際需要進行設置。本實施例中，定位孔102靠近覆銅板10的邊緣，如此利於在後續步驟中將定位孔102所在部分覆銅板10去除。
盲孔101和定位孔102可採用機械鑽孔或鐳射蝕孔工藝形成。本實施例中，通過鐳射蝕刻工藝形成盲孔101和定位孔102。
步驟S3，請參閱圖3，將導電膏填入複數盲孔101中形成複數導電凸塊20。
導電膏填滿盲孔101後形成導電凸塊20。導電凸塊20包括與銅箔層12相接觸的頂面21以及背離銅箔層12的底面22。頂面21為平面，且與第二表面11b平齊。頂面21的平整度取決於銅箔層12的表面平整度，常規銅箔層12的表面具有較高的平整度使得頂面21能夠具有較高的平整度。底面22與第一表面11a平齊。
本實施例中，通過印刷工藝將導電膏填入複數盲孔101中形成複數導電凸塊20。在其他實施例中，還可通過擠出填孔方式將導電膏填入複數盲孔101中形成複數導電凸塊20。
請參閱圖4A至圖4C，導電凸塊20的形狀可以為圓柱狀、六邊形柱狀或內凹八邊形柱狀。通過設計不同形狀的導電凸塊20，使得導電凸塊20的掛錫量不同，其中，圓柱狀的導電凸塊20的掛錫量小於六邊形柱狀的導電凸塊20的掛錫量，六邊形柱狀的導電凸塊20的掛錫量小於內凹八邊形柱狀的導電凸塊20的掛錫量。在其他實施例中，導電凸塊20的形狀不限於上述形狀，其可根據實際需要進行設置。
導電凸塊20的形狀取決於盲孔101的形狀，導電凸塊20的形狀與盲孔101的形狀相同。即，盲孔101的截面形狀可以為圓形、六邊形、內凹八邊形。複數盲孔101的形狀可以相同也可以不同。即，複數導電凸塊20的形狀可以相同也可以不同。具有不同形狀的複數導電凸塊20可滿足不同壓接掛錫量的需求。盲孔101的數量和形狀可根據實際需要組合排列。複數盲孔101可以根據實際需要分為單個、部分、或全部進行應用。例如將覆銅板10切割為至少兩個部分，其中一個部分包括一個或者一部分的盲孔101，其中另一個部分包括剩餘的盲孔101，使得複數盲孔101分為單個或部分進行應用；或者，覆銅板10不進行切割，使得複數盲孔101全部進行應用。
步驟S4，請參閱圖5，在基層11上塗布形成膠層30。具體的，在基層11的第一表面11a的邊緣塗布形成膠層30。
本實施例中，膠層30的材質為熱減粘性膠。熱減粘性膠是一種特殊的製程材料，也可稱之為定位分切發泡膠，又稱熱剝離膠帶/切割膜等。常溫下，熱減粘性膠具有穩定的粘性和厚度均一性；當加熱到預設溫度時，熱減粘性膠發泡/膨脹，使粘性降低，直至與被粘接物完全分離，無殘膠、無污染，便於清除。
步驟S5，請參閱圖6，提供電路基板40。
電路基板40包括基材層41、第一導電線路層42、第二導電線路層43以及防護層45。第一導電線路層42和第二導電線路層43設置於基材層41相對的兩表面，防護層45覆蓋第二導電線路層43背離基材層41的表面。電路基板40採用常規的電路板製作流程製得。
第一導電線路層42包括複數焊墊421和定位凸起423。複數焊墊421用於支承複數導電凸塊20，以實現電路基板40與其他電子元件（例如另一電路板或晶片等）的導通。定位凸起423用於與定位孔102配合，以定位電路基板40和覆銅板10。焊墊421和定位凸起423的材質相同，且同時在進行線路製作形成第一導電線路層42的步驟中形成。例如，對一銅層進行蝕刻形成焊墊421和定位凸起423，得到第一導電線路層42。
基材層41的材質可選自聚醯亞胺（polyimide，PI）、聚乙烯對苯二甲酸乙二醇酯（Polyethylene Terephthalate，PET）、聚四氟乙烯（polytetrafluoroethylene，PTFE）、聚醯胺（polyamide，PA）、聚丙烯（polypropylene，PP）、聚乙烯（polyethylene，PE）、液晶高分子聚合物（liquid crystal polymer，LCP）、聚氯乙烯(polyvinyl chloride polymer，PVC)等中的至少一種。
防護層45用於保護第二導電線路層43。防護層45可為業界常用的阻焊層(solder mask)或一覆蓋膜(cover layer，即CVL)。
在其他實施例中，防護層45還可覆蓋於第一導電線路層42的表面上並裸露複數焊墊421。
步驟S6，請參閱圖6，將覆銅板10通過定位凸起423定位於電路基板40上，並將覆銅板10通過膠層30貼合熱壓於電路基板40上。
其中，定位凸起423***定位孔102中以將覆銅板10定位於電路基板40上。基層11覆蓋第一導電線路層42的表面，填充第一導電線路層42的線路間隙，並與基材層41連接。複數導電凸塊20的底面22分別與複數焊墊421接合。熱壓時，由導電膏形成的導電凸塊20被固化，提高了導電凸塊20與焊墊421的結合強度。
膠層30粘接覆銅板10和電路基板40。在其他實施例中，膠層30可以去除，在貼合熱壓時，利用基層11的樹脂粘性將覆銅板10和電路基板40粘接在一起。
步驟S7，請參閱圖7，去除銅箔層12。
可通過蝕刻工藝去除銅箔層12。在其他實施例中，還可通過機械研磨等方式去除銅箔層12。去除銅箔層12後，基層11的第二表面11b和導電凸塊20的頂面21被裸露。
步驟S8，請參閱圖8，去除覆銅板10，得到電路板100。
可通過剝膜工藝去除基層11和膠層30，以去除覆銅板10，但本申請並不限於此。去除基層11和膠層30後，第一導電線路層42和導電凸塊20的側面被裸露。
步驟S9，去除與定位凸起423對應的部分電路基板40。
與定位凸起423對應的部分電路基板40為廢料區，在最終的電路板成品中需去除。
請參閱圖8，本申請一實施例還提供一種電路板100，包括電路基板40和複數導電凸塊20。電路基板40包括第一導電線路層42，第一導電線路層42包括複數焊墊421。複數導電凸塊20分別設置在複數焊墊421上。導電凸塊20背離焊墊421的頂面21為平面，且複數導電凸塊20的頂面21相平齊。
本申請實施方式提供的電路板的製作方法中，通過在貫通基層11的盲孔101中填滿導電膏形成導電凸塊20，導電凸塊20的高度取決於基層11的厚度，且同時形成的複數導電凸塊20的高度差異取決於基層11的厚度公差，而常規基層11的厚度公差較小（例如PTFE膜的厚度公差為±2um或更小），使得同時形成的複數導電凸塊20的高度差異較小，提高了均一性；且導電凸塊20的頂面21與銅箔層12相貼合，使得製得的導電凸塊20的頂面21為平面，提高了平整度。另外，現有技術中採用電鍍工藝在焊墊上形成導電凸塊時，導電凸塊的製作精度取決於曝光精度（大約為90μm）；而本申請中採用定位孔102和定位凸起423進行定位，導電凸塊20和焊墊421的定位精度可達50~60μm，提高了導電凸塊20的製作精度。
另外，本領域技術人員還可在本發明精神內做其它變化，當然，這些依據本發明精神所做的變化，都應包含在本發明所要求保護的範圍內。
100:電路板
10:覆銅板
11:基層
12:銅箔層
11a:第一表面
11b:第二表面
101:盲孔
102:定位孔
20:導電凸塊
21:頂面
22:底面
30:膠層
40:電路基板
41:基材層
42:第一導電線路層
43:第二導電線路層
45:防護層
421:焊墊
423:定位凸起
圖1為本申請一實施方式提供的覆銅板的截面示意圖。
圖2為在圖1所示覆銅板上形成盲孔和定位孔後的截面示意圖。
圖3為在圖2所示盲孔中填入導電膏後的截面示意圖。
圖4A為本申請一實施例提供的導電凸塊的示意圖。
圖4B為本申請另一實施例提供的導電凸塊的示意圖。
圖4C為本申請又一實施例提供的導電凸塊的示意圖。
圖5為在圖3所示覆銅板上塗布形成膠層後的截面示意圖。
圖6為將圖5所示覆銅板與電路基板壓合後的截面示意圖。
圖7為去除圖6中的銅箔層後的截面示意圖。
圖8為本申請一實施例提供的電路板的截面示意圖。
無
100:電路板
20:導電凸塊
21:頂面
40:電路基板
41:基材層
42:第一導電線路層
43:第二導電線路層
45:防護層
421:焊墊
423:定位凸起
Claims (10)
- 一種電路板的製作方法，其中，包括以下步驟： 提供覆銅板，所述覆銅板包括基層和設置於所述基層表面的銅箔層； 在所述覆銅板上形成複數盲孔，複數所述盲孔貫通所述基層並裸露所述銅箔層的部分表面； 將導電膏填入複數所述盲孔中形成複數導電凸塊，所述導電凸塊包括與所述銅箔層相接觸的頂面以及背離所述銅箔層的底面，所述頂面為平面，所述底面與所述基層的表面平齊； 提供電路基板，所述電路基板包括基材層以及設置於所述基材層表面的第一導電線路層，所述第一導電線路層包括複數焊墊； 將所述覆銅板貼合熱壓於所述電路基板上，所述基層覆蓋所述第一導電線路層的表面，複數所述導電凸塊的底面分別與複數所述焊墊接合； 去除所述覆銅板，得到所述電路板。
- 如請求項1所述的電路板的製作方法，其中，所述第一導電線路層還包括定位凸起，所述覆銅板上還形成有貫通所述覆銅板的定位孔，在將所述覆銅板貼合熱壓於所述電路基板上之前，所述定位凸起***所述定位孔中以將所述覆銅板定位於所述電路基板上。
- 如請求項2所述的電路板的製作方法，其中，在“去除所述覆銅板”的步驟之後還包括以下步驟：去除與所述定位凸起相對應的部分電路基板。
- 如請求項1所述的電路板的製作方法，其中，在“將所述覆銅板貼合熱壓於所述電路基板上”的步驟之前還包括以下步驟：在所述基層上塗布形成膠層，所述膠層用於粘接所述覆銅板和所述電路基板。
- 如請求項4所述的電路板的製作方法，其中，所述膠層的材質為熱減粘性膠。
- 如請求項1所述的電路板的製作方法，其中，複數所述導電凸塊的形狀相同或不同。
- 如請求項6所述的電路板的製作方法，其中，所述導電凸塊的形狀為圓柱狀、六邊形柱狀或內凹八邊形柱狀。
- 如請求項1所述的電路板的製作方法，其中，通過印刷工藝將所述導電膏填入複數所述盲孔中。
- 如請求項1所述的電路板的製作方法，其中，所述電路基板還包括第二導電線路層和防護層，所述第二導電線路層設置於所述基材層背離所述第一導電線路層的表面，所述防護層覆蓋所述第二導電線路層背離所述基材層的表面。
- 一種電路板，其中，採用如請求項1至9中任一項所述的電路板的製作方法製得，複數所述導電凸塊的所述頂面相平齊。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211280387.1 | 2022-10-19 | ||
| CN202211280387.1A CN117915562A (zh) | 2022-10-19 | 2022-10-19 | 电路板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202418901A true TW202418901A (zh) | 2024-05-01 |
Family
ID=90686518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111140672A TW202418901A (zh) | 2022-10-19 | 2022-10-26 | 電路板及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117915562A (zh) |
| TW (1) | TW202418901A (zh) |
-
2022
- 2022-10-19 CN CN202211280387.1A patent/CN117915562A/zh active Pending
- 2022-10-26 TW TW111140672A patent/TW202418901A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN117915562A (zh) | 2024-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1084014A (ja) | 半導体装置の製造方法 | |
| US7080445B2 (en) | Method for connecting printed circuit boards and connected printed circuit boards | |
| TWI448223B (zh) | 多層電路板及其製作方法 | |
| WO2007052584A1 (ja) | 積層回路基板の製造方法、回路板およびその製造方法 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| TWI692998B (zh) | 熱壓熔錫焊接電路板及其製作方法 | |
| TW201347629A (zh) | 柔性電路板的製作方法 | |
| JP2015026689A (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
| KR20120049144A (ko) | 전자부품을 가진 배선기판 및 그 제조방법 | |
| JP6380716B1 (ja) | 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法 | |
| JP2014146650A (ja) | 配線基板およびその製造方法 | |
| US10356909B1 (en) | Embedded circuit board and method of making same | |
| US6437251B1 (en) | Flexible board made by joining two pieces through an adhesive film | |
| JP6519714B2 (ja) | 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法 | |
| JPH02312296A (ja) | 高密度実装モジュールの製造方法 | |
| TW202418901A (zh) | 電路板及其製作方法 | |
| JP4849926B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4657840B2 (ja) | 半導体装置、およびその製造方法 | |
| JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
| JP4003593B2 (ja) | 多層プリント基板 | |
| JP4069588B2 (ja) | テープキャリア及びそれを用いた半導体装置 | |
| JP3321660B2 (ja) | 端子片付き基板構造 | |
| JPH0360097A (ja) | 多層プリント配線基板の製造方法 | |
| JPH02137293A (ja) | 多層回路基板 | |
| KR100271680B1 (ko) | 반도체 장치의 제조방법 |