JPS59127841A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59127841A
JPS59127841A JP219783A JP219783A JPS59127841A JP S59127841 A JPS59127841 A JP S59127841A JP 219783 A JP219783 A JP 219783A JP 219783 A JP219783 A JP 219783A JP S59127841 A JPS59127841 A JP S59127841A
Authority
JP
Japan
Prior art keywords
amorphous silicon
boron
substrate
oxidation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP219783A
Other languages
English (en)
Other versions
JPH0228250B2 (ja
Inventor
Yoshihito Amamiya
好仁 雨宮
Toshiro Ogino
俊郎 荻野
Katsumi Murase
村瀬 克実
Masahiro Sakagami
坂上 正裕
Yoshihiko Mizushima
宜彦 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP219783A priority Critical patent/JPS59127841A/ja
Publication of JPS59127841A publication Critical patent/JPS59127841A/ja
Publication of JPH0228250B2 publication Critical patent/JPH0228250B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する分野) 本発明は半導体装置の製造方法に関するものであり、特
に均−性及び耐圧の良い厚い絶縁膜を低温で短時間に形
成する工程を含む半導体装置の製造方法に関するもので
ある。
(従来技術) 従来、半導体装置には厚い絶縁膜が表面保護膜、層間絶
縁膜又は表面段差低減用膜等種々の構成に用いられ【い
る。絶縁膜としてシリコン酸化膜を用いる場合には、酸
化性雰囲気中でシリコンを酸化する熱酸化法又はシラン
ガス(SiH4)と酸素ガス(0りを用いる化学気相成
長法(以下1’−OVD法」という)等がある。熱酸化
法で例えばO,J″μmμm以上シリコン酸化膜(以下
[5IOIJという)を形成するためには、1100″
Cの高温で水蒸気の存在のもとに少な(とも1時間以上
の熱処理を要する。しかし、このような高温・長時間の
熱部例えば特に微細かつ浅い不純物拡散層を持つ高密度
・高速度な集積回路においては前記のような高1、゛ ことから、高温の熱酸化法は到底採用することができな
かった。また高温の熱酸化法は、基板中に結晶欠陥を発
生させたり、少数キャリヤの寿命を低下させるおそれ等
もあり、なるべく採用しない方が望ましい。更に素子間
分離用の810.の形成に熱酸化法を用いた場合にはバ
ーズビークと呼ばれる無用のシリコン酸化膜の張り出し
が生じてしまい素子の高密度化の妨げとなっている。
上述の熱酸化法において、酸化時間を短縮化する方法と
して増速酸化方法が提案されている。この増速酸化法と
は、単結晶シリコン中に硼素(B)を加えて行う熱酸化
法である。この場合硼素はS10.中での酸素の拡散を
増速する役割を果たすものと考えられており、この現象
については、W、 A、 L’1lskin : II
IM Journal oずRe5eavch and
Development+  vatlos  jK3
*  P/りt<iゾロ6) ;B、B、DeaL M
、 8klar : Journal of the 
BIectro−chemical  5oetety
、  vot//、2+  A4’I  P4!30(
/9Aj)に詳しく述べられている。この現象を利用し
【酸化速度を大きくするためには、単結晶シリコン中の
硼素の含有量を大きくすればよい。ところが単結晶シリ
コン中の硼素の固溶度は高々l原子チ程度あり、このよ
うな硼素の濃度では増速酸化を充分に実現できず、酸化
速度は硼素を添加しない場合に比べ高々、2〜3倍程度
である。更に硼素を含有させたシリコンを用いようとす
ると、シリコンは単結晶状態を保ちえず、多結晶状態と
なる。しかし、多結晶シリコンに硼素を多量含有させて
も、ある程度以上の硼素は多結晶の粒界に偏析してしま
い結晶粒内には固溶しないため、硼素添加の多結晶シリ
コンの酸化速度にも限界があり、硼素を6− 添加しない場合に比べて高々2〜3倍の酸化速度しか実
現できない。また多結晶シリコンの酸化膜は耐圧がせい
ぜいp x t 06v/cm程度であり、この耐圧は
硼素量が多い程低下する傾向があった。更に硼素添加の
多結晶シリコンでは、結晶粒内と結晶粒界での酸化速度
に差が生ずるため、表面の平坦性のよい厚いS i O
!を形成することは困難であった。また酸化時間はある
程度短(なるものの酸化ことか難しい他に、多結晶シリ
コン中の硼素が隣接部分に拡散してしまう恐れがあるの
で工程によっては硼素添加の多結晶シリコンを熱酸化す
る方法は適用できないという欠点があった。
上述したような熱酸化法の他にOVD法による810、
の形成法も提案されている。この方法によれば低温で厚
い810.を比較的短時間で形成できる。しかし、この
方法で形成した810.(以下r 0VD810. J
という)は緻密性が悪いため、その耐圧がjxlO6ジ
ーと単結晶シリコンを熱酸化−6− して形成した8IO2に比べ半分以下である欠点を有し
ていた。またOVD法ではOV D 810 tの厚さ
を例えば0..711m以上と厚くした場合には強い歪
応力を生じ基板に欠陥を与えることが多く、段差部を被
Qした場合には0VD810.の被覆状態が均一になら
すかえって段差部を強調してしまうという欠点があった
(本発明の目的) 本発明は、緻密で表面の平坦性・被覆形状がよく耐圧に
すぐれた絶縁膜を低温かつ短時間で形成する工程を含む
半導体装置の製造方法を提供することにある。
(本発明の構成) 本発明はかかる目的を達成するために、少なくとも硼素
を含む非晶質シリコンを酸化性雰囲気中で熱処理して8
10.を形成する工程を含むことを%徴とする。
本発明の方法は従来の熱酸化法の範ちゅうに属V− ることか特徴的な点である。
以下本発明の実施例について説明する。まず。
非晶質シリ・・ゞヒ・パ・り法、グ・−放電法、低圧O
VD法等によって低圧下で基板上に形成する。
特に低圧OVD法は緻密で段差部の被覆形状が良好な硼
素を含む非晶質シリコンを短時間で形成できるので本発
明に適した方法である。以下この低温OVD法で硼素を
含む非晶質シリコンの形成法を例にとって説明する。ガ
スとしては原料ガスとしてSIH,を用い、硼素添加の
ためにジボランガス(B*Ha)を用い、キャリアガス
として例えばヘリウムガス(He)を用いる。上述のガ
スを適切な流量で低圧状態の反応炉内に導入し、加熱手
段によって81H,及びB、 )l、を熱分解し反応炉
内におかれた基板上に硼素を含む非晶質シリコンを形成
する。形成条件としては、例えば圧力なO1l〜0.2
Torr 、形成温度をaSO″c −a oo℃の範
囲で行う。形成温度zoo℃で流量比B!Ha/   
を81H。
txto−”として形成した非晶質シリコン中の硼IH
6 素の量は約コj原子チ、流量比  /SIH,を−8− 2X / O−2として形成した非晶質シリコン中の硼
素の量は弘O原子−というように、流量比BvH6/8
1H,の値を変えることにより幅広い範囲で硼素を含む
非晶質シリコンを形成できる。これらの値は形成装置の
系の違いによって多少異なったものとなる。そしてこの
ようにして形成した非晶質シリコンは単結晶状態でも多
結晶状態でもなく、結晶粒界を持たないので、硼素が前
述したように結晶粒界中に偏析するという現象もおこさ
ず非晶質シリコン中にjo−to原子−程度までほぼ均
一に固溶することが発明者の検討の結果明らかになった
。非晶質シリコン中の硼素濃度が参〇原子チを越えると
、硼素分布の均一性がやや悪くなるが、このような場合
に非晶質シリコン中に硼素の他にゲルマニウムを含有さ
せれば均一性がよくなることも検討の結果明らかとなっ
た。これは硼素の添加によって生ずる歪をゲルマニウム
が緩和するためと考えられる。硼素の固溶をより均一に
するためには、ゲルマニウムの添加量は好ましくはrK
子チ以上がよい。
−9− 次に、基板上に形成した少なくとも硼素を含む非晶質シ
リコンの熱酸化な行い810.を形成する。
酸化は例えば通常の熱酸化法と同じように、酸化性雰囲
気中の所定温度に設定された酸化炉内に試料を所定時間
設置することにより行う。ここでは、酸化性雰囲気を飽
和水蒸気を含む酸素として、酸化温度を700”Cとし
た場合を例にとり説明する。
第1図は硼素を含む非晶質シリコン酸化膜な上述の条件
で100分酸化したとき形成される810tの膜厚と非
晶質シリコン中の硼素の含有量との関係を示したもので
ある。硼素の含有量が0.7原子チ以下と少ない量のと
きにはSiO□の膜厚は0.02μmと薄いが、硼素の
量が増大するに従い810゜の膜厚は急激に増大し、多
結晶シリコンの場合等と異なり硼素の量が増大してもそ
の酸化速度が飽和する傾向を示さないことがわかる。例
えば硼素量がl原子チ、!原子チ、20原子チ及びto
原子チとすることにより810.の膜厚をそれぞれ0、
 O3μm、0.λμm、0.Ajfim及び/、6μ
mとすることができる。実用的に用いられる絶縁膜と−
10− しての厚さを考慮すると硼素の含有量はj原子−以上と
することが望ましい。非晶質シリコン中の硼素は熱酸化
工程時に単なる増速触媒としての役割をはだすのみであ
って、形成される810.中にほとんどとり込まれてい
ないことが分析の結果明らかとなった。硼素を多電に含
む非晶質シリコンを酸化した場合でもSi0g中の硼素
はたかだかO1j原子チである。非晶質シリコンはもと
もと結晶粒を有さす硼素もほぼ均一に存在しているため
熱酸化が均一に進行する結果、形成されるS10.は単
結晶シリコンの810.と同程度に緻密であり表面の平
坦性や被覆形状もよく、更にこれに加えて先にも述べた
ように810.中の硼素の含有量が少なイコトがらst
o、ノ耐圧も約/ X / 0’ ”/m  と単結晶
シリコンの810.と同等の値を実現できる。
また硼素の他にゲルマニウムを添加した非晶質シリコン
を酸化して形成したStO,も同様に単結晶シリコンの
810.と同様に緻密で均一で同等の耐圧を示す。なお
このときに10.にはゲルマニウムがほとんど残留して
いないことも確認した。
上述の熱酸化は700″Cの酸化温度の場合について説
明したが、酸化温度を変えた場合の酸化特性の例を第2
図に示す。第2図は流量比””/5tl(、−コX、I
O−”  で形成した硼素約ao原子チ含有の非晶質シ
リコンを酸化温度1,20″C9tts″C及び7/J
−”Cで酸化した場合の酸化特性をそれぞれ曲線(7)
印及びり)で示したものである。
例えば0.2μm程度の膜厚の810.ならばt20”
cと極めて低い温度でかつ約30分という短時間で形成
できる。
このように本発明を用いれば緻密で均一性がよく耐圧に
すぐれたS10.を低温かつ短時間で形成できる。それ
故この酸化法を種々の半導体装置の製造方法に適用でき
る。
以下本発明の他の実施例について説明する。
(υ 8 i 02により側面が分離された単結晶シリ
コン島の形成方法 シリコン基板lの表面上に少なくとも硼素を含む非晶質
シリコン層コ、例えば硼素をaO原子チ及びゲルマニウ
ムを10原子チ含む非晶質シリコン層を/ fim形成
し第3−に図の構造を得た後、通常のりソグラフィ技術
とエラf”7技術によって非晶質シリコン層2の一部を
基板lが露出するまで除去し非晶質シリコン領域3を有
する第J−B図の構造を得る。この非晶質シリコン層2
のエツチングは、例えばフロン12(00ムpt )を
、z o ee4 平行平板電極型のプラズマエツチン
グ室に流した状態でエツチング室内の真空度を0.07
 Torrにし/ 3. j A MHz の高周波電
力なs’oow加えてプラズマエツチングを行う。その
後この試料を730 ”Cでioo分を熱酸化して非晶
質シリコン領域3を厚さ約/Jμmの810を領域≠と
してから、熱酸化時に露出していた基板lのシリコンが
酸化されてできたSin!を除去し第3−0図の構造を
得る。この熱酸化工程時に基板lが酸化されてできる8
10゜はその膜厚が約≠ooXと810.領域μに比べ
て充分薄く、かつフッ酸とフッ化アンモニウム−IB 
 − め、第3−0図の構fA1に得る際の810.除去工程
では810.幀域弘がエツチングされる倉はごく僅顧域
参で分離された単結晶シリコン島j’&有する第j−D
図に示す構造を得る。この選択エピタキシャル成長は、
^真空中の分子線蒸揄法を用い【例えば基板漁民なりo
o″C蒸層速度σjμm/homで行う。選択エピタキ
シャル成長時には%810!幀域≠は揮発性の810を
形成して次第にエツチングされてゆくため、ある時点で
810重領域≠の厚さと形成される単結晶シリコン島j
の尚さがほぼ四−となり両名の表向が平坦になる条件が
ある。後の工程な楽にし製造歩留りを向上させる等の理
由により、この両者の表向が平坦化した時点で選択エピ
タキシャル成長を終了する。上述の例においては、形成
される単結晶シリコン島jの厚さは約0.Ifim程度
である。従来の酸化法では1μm以上の810.を作る
ことが困難であったので単結晶シリコン島−14− の高さを05μm以上とすることは難しかったが、本発
明を用いることにより容易に厚い単結晶シリコン島を形
成できる。また厚いStO,形成を低温・短時間で形成
できるので、基板中の不純物の再分布及び結晶欠陥の発
生等も防止できる。
(2)絶縁分離領域の形成 シリコン基板tiに凹部12を形成した後基板1/の全
表面に少な(とも硼素な含む非晶質シリコン層13、例
えば硼素の含有量が30原子チの非晶質シリコンを形成
し第≠−人図の構造を得ろ。このときの非晶質シリコン
層13の厚さは酸化後に形成される810.が凹部な埋
めろような厚さにすればよい。例えば四部の幅が≠μm
のときには上述の硼素含有量の非晶質シリコン層13の
厚さを約1μmとすればよい。
この非晶質シリコン層13は前述した低圧OVD法によ
って形成すれば被覆形状がよいので凹部12の全体をほ
ぼ均一な厚さで覆うことになる。
その後非晶質シリコン層13を全部酸化して810、層
l≠に変換し第≠−B図の構造を得る。
この酸化は例えば700″c、ioo分間行えばよい。
その後四部12以外の基板ll上にある810、 J@
/≠を公知のエツチング方法で除去し、凹部/、2のみ
にStO,から成る絶縁分離領域isを有する第グーC
図の構造を得る。その後はこの絶縁分離領域isに囲ま
れた基板ll内に能動素子等を形成すればよい。かかる
方法によれば絶縁分離領域isに無用の張り出しがない
ので基板iiを有効に使え素子の高密度化を図ることが
できる。
(3)  層間絶縁膜の形成 シリコン基板21上に8 + 01 膜2Jを介して設
けられた例えば多結晶シリコンから成る第1配線層23
上に少な(とも硼素を含む非晶質シリコン層、2≠を形
成し、第j−人図の構造を得る。
その後この非晶質シリコン層、2弘の全部を酸化してS
2O2層2jを形成した後、これを層間絶縁膜として用
い、5103層2j上に第2配線層2tを形成して第j
−B図の構造を得る。この例において、非晶質シリコン
層2μとして硼素を10原子チ及びゲルマニウムをlO
原子チ含む厚さ0.2μmの非晶質シリコンを用いた場
合には100″C,30分の熱酸化で約O0jμmの厚
い5101層、2jを形成できる。なお第1配線層は所
定の所で他の部分例えば基板中の拡散層、27等に接続
されている場合もある。上述した例では、非晶質シリコ
ン層2≠を全部酸化してStO。
層、2jを形成する場合につい【説明したが、第6図に
示すように第1配線層23と第2配線2tとを接続する
ための接続部21を形成するために、熱酸化工程に先立
ち接続部21に該当する部分の非晶質シリコンの上面に
酸化防止マスク材料例えばシリコン窒化膜を形成してか
ら熱酸化を行ってもよい。酸化防止マスク材料下の非晶
質シリコン層2jは酸化工程において酸化されずに残り
接続部2rとなる。熱酸化後前記配化防止マスク材料を
除去し接続部2rと接する第2配線層2tを810.層
2j上に形成する。
この接続部2tは少なくとも硼素を含んでいる−   
1!   − ノテ抵抗率が低い。またボロンの他にゲルマニウムを更
に含有している非晶質シリコンはより低抵抗率となる。
なお熱酸化温度によってはこの接続部は結晶化しより一
層の低抵抗化が図れる。上述の酸化防止マスク材料とし
ては単に0VD810.を用いてもよい。層間絶縁膜形
成に非晶質シリコンの酸化を用いると低温・短時間で厚
い酸化膜な形成できろことから、基板中の拡散層の不純
物の再分布を防止できる他、第1配線層から基板中・\
の不純物の拡散を防止できる等の利点がある。更に第6
図に示したように同一の材料から層間絶縁膜と接続部を
同時に作れ磨工程の簡略化を図れる等の利点もある。 
:(本発明の効果) 以上説明したように、本発明によれば少なくとも硼素を
含む非晶質シリコンを出発材料として用いるので、緻密
で表面の平坦性や被覆形状がよく耐圧にすぐれh縁膜を
低温かつ短時間で形成することができる。そして本発明
は熱酸化を低温で行えることから、基板中の不純物の再
分布や結晶−ill   − 欠陥の発生を防止できる等の利点がある。
本発明はこれまで説明した適用例の他にも、緻密で表面
の平坦性や被覆形状がよく耐圧にすぐれた絶Rmを必要
とする半導体装置に適用できろことはいうまでもない。
【図面の簡単な説明】
第1図は硼素を含む非晶質シリコンの酸化特性の一例%
第コ図は低温におい【も短時間で厚い酸化側が得られる
こと?説明するための図、第3−A図〜第J−D図、第
グーA図〜第≠−C図、第j−人図%第j−B図及び第
6図は本発明の実施例を示す図。 /、//、2/・・・基板、コ、/J、24A・・・少
なくとも硼素を含む非晶質シリコン層、3・・・非晶質
シリコン領域、≠l  /44. 2!・・・非晶質シ
リコンft酸化して得られる810.、j・・・単結晶
シリコン島、/J″・・・絶縁分離領域1.22・・・
絶縁膜1.23゜コt・・・配線層、コア・・・拡散層
、コt・・・接続部。 OA”flシリコリ中のP枦素含有量 (4代)%」ヤ
 /閃 オ4−A図 矛4−β区 ヤ4−C図 オs−A圀 井5−B図 矛6z 第1頁の続き 0発 明 者 水島宜彦 武蔵野市緑町3丁目9番11号日 本電信電話公社武蔵野電気通信 研究所内

Claims (5)

    【特許請求の範囲】
  1. (1) 少なくとも硼素を含む非晶質シリコン層を基板
    上に形成する工程と、前記非晶質シリコン層を熱酸化し
    てシリコン酸化膜を形成する工程とを含むことを特徴と
    する半導体装置の製造方法。
  2. (2)少な(とも硼素を含む非晶質シリコン層をシリコ
    ン基板上に形成する工程と、前記非晶質シリコン層の一
    部をシリコン基板が露出するまで除去し非晶質シリコン
    領域を形成する工程と、前記非晶質領域を熱酸化してシ
    リコン酸化膜を形成する工程と、前記熱酸化工程時に前
    記露出した基板上に形成されるシリコン酸化膜を除去し
    再度基板の一部を露出させた後この露出した基板上にシ
    リコン層をエピタキシャル成長させる工程とを含むこと
    な特徴とする半導体装置の製造方法。
  3. (3)少なくとも硼素を含む非晶質シリコン層を凹部の
    ある基板上に形成する工程と、前記非晶質シリコン層を
    熱酸化して前記凹部を充填しかつ前記基板を覆うシリコ
    ン酸化膜を形成する工程と、前記シリコン酸化膜を前記
    基板表向゛が露出するまでエツチングする工程とを含む
    ことを特徴とする半導体装置の製造方法。
  4. (4)少なくとも硼素を含む非晶質シリコン層を第1配
    線層上に形成する工程と、前記非晶質シリコン層を熱酸
    化してシリコン酸化膜で成る層間絶縁膜を形成する工程
    と、前記層間絶縁膜上に第コ配線層を形成する工程とを
    含むことを特徴とする半導体装置の製造方法。
  5. (5)  少なくとも硼素を含む非晶質シリコン層を第
    1配線層上に形成する工程と、前記非晶質シリコン層上
    の所定位置に酸化防止マスク材料を形成した後前記非晶
    質シリコン層を熱酸化して前記所定位置下の接続部以外
    の部分にシリコン酸化膜で成る層間絶縁膜を形成する工
    程と、前記酸化防止マスク材料を除去する工程と、前記
    層間絶縁膜上に前記接続部と接する第2配線層を形成す
    る工程とを含むことを特徴とする半導体装置。
JP219783A 1983-01-12 1983-01-12 半導体装置の製造方法 Granted JPS59127841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP219783A JPS59127841A (ja) 1983-01-12 1983-01-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP219783A JPS59127841A (ja) 1983-01-12 1983-01-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59127841A true JPS59127841A (ja) 1984-07-23
JPH0228250B2 JPH0228250B2 (ja) 1990-06-22

Family

ID=11522628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP219783A Granted JPS59127841A (ja) 1983-01-12 1983-01-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59127841A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453562A (en) * 1987-08-25 1989-03-01 Sony Corp Formation of wiring
US6333266B1 (en) 1998-03-12 2001-12-25 Nec Corporation Manufacturing process for a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676537A (en) * 1979-11-27 1981-06-24 Fujitsu Ltd Manufacture of semiconductor device
JPS5772333A (en) * 1980-10-23 1982-05-06 Fujitsu Ltd Manufacture of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676537A (en) * 1979-11-27 1981-06-24 Fujitsu Ltd Manufacture of semiconductor device
JPS5772333A (en) * 1980-10-23 1982-05-06 Fujitsu Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453562A (en) * 1987-08-25 1989-03-01 Sony Corp Formation of wiring
US6333266B1 (en) 1998-03-12 2001-12-25 Nec Corporation Manufacturing process for a semiconductor device

Also Published As

Publication number Publication date
JPH0228250B2 (ja) 1990-06-22

Similar Documents

Publication Publication Date Title
JP2684455B2 (ja) 薄い絶縁体上シリコン層の製造方法
JPH06507274A (ja) 準安定第15族合金の酸化物および窒化物および第15族元素の窒化物およびそれらから形成された半導体装置
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
EP0061388A2 (en) Binary germanium-silicon interconnect structure for integrated circuits
WO2004075298A1 (ja) Soiウエーハの製造方法及びsoiウエーハ
US5534446A (en) Process for producing buried insulator layer in semiconductor substrate
US5951755A (en) Manufacturing method of semiconductor substrate and inspection method therefor
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
JPH09199416A (ja) 半導体基板とその製造方法
JPH05217893A (ja) 半導体基材の作製方法
EP0449589A1 (en) Method of producing a SOI structure
JPH10303208A (ja) 半導体基板およびその製造方法
JP4189041B2 (ja) 半導体基板の製造方法およびその検査方法
JPS59127841A (ja) 半導体装置の製造方法
JPH0964319A (ja) Soi基板およびその製造方法
JPH05326467A (ja) 半導体基板及びその製造方法
JPH07193072A (ja) 半導体基板の製造方法
JPH11214322A (ja) シリコン半導体基板の製造方法
JPS5812732B2 (ja) 半導体装置の製法
JPH0574784A (ja) シリコン基板の製造方法
JPH07297151A (ja) 半導体装置の製造方法
JPS6326541B2 (ja)
JPS5982744A (ja) Sos基板の製造法
JPH09199379A (ja) 高品位エピタキシャルウエハ及びその製造方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法