JPH0626987A - Lcdパネルにおける交差短絡欠陥の位置を決定する方法および装置 - Google Patents
Lcdパネルにおける交差短絡欠陥の位置を決定する方法および装置Info
- Publication number
- JPH0626987A JPH0626987A JP3206233A JP20623391A JPH0626987A JP H0626987 A JPH0626987 A JP H0626987A JP 3206233 A JP3206233 A JP 3206233A JP 20623391 A JP20623391 A JP 20623391A JP H0626987 A JPH0626987 A JP H0626987A
- Authority
- JP
- Japan
- Prior art keywords
- short
- panel
- defect
- magnetic field
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 大型のLCDパネルアレイを短絡棒をつけた
ままで試験することである。 【構成】 短絡欠陥が存在するか否かを判定することに
よりLCDパネル等を試験し、短絡欠陥が存在しないか
(または短絡欠陥が修理されると)、開回路欠陥が存在
するか、または画素に欠陥があるか否かを判定する。複
数の駆動線14または複数のゲート線16を一緒に短絡
する短絡棒28,30,32,34へ電流を流している
間に、磁気ピックアップ装置42により駆動線14とゲ
ート線16を走査することによりLCDパネル10の短
絡欠陥を試験する。短絡欠陥が存在すると、短絡してい
る領域を通って電流が流れる。その結果、含まれている
線に沿って対応する磁界が発生される。交差短絡欠陥に
対しては、ほぼ同じ強さの磁界を発生する駆動線とゲー
ト線の交点として欠陥の場所が識別される。パネルに試
験信号を加え、その結果としての表示パターンを調べる
ことにより、パネルの開回路試験と欠陥画素を試験す
る。
ままで試験することである。 【構成】 短絡欠陥が存在するか否かを判定することに
よりLCDパネル等を試験し、短絡欠陥が存在しないか
(または短絡欠陥が修理されると)、開回路欠陥が存在
するか、または画素に欠陥があるか否かを判定する。複
数の駆動線14または複数のゲート線16を一緒に短絡
する短絡棒28,30,32,34へ電流を流している
間に、磁気ピックアップ装置42により駆動線14とゲ
ート線16を走査することによりLCDパネル10の短
絡欠陥を試験する。短絡欠陥が存在すると、短絡してい
る領域を通って電流が流れる。その結果、含まれている
線に沿って対応する磁界が発生される。交差短絡欠陥に
対しては、ほぼ同じ強さの磁界を発生する駆動線とゲー
ト線の交点として欠陥の場所が識別される。パネルに試
験信号を加え、その結果としての表示パターンを調べる
ことにより、パネルの開回路試験と欠陥画素を試験す
る。
Description
【0001】
【産業上の利用分野】本発明は、液晶表示(LCD)パ
ネルアレイの試験に関するものであり、更に詳しくいえ
ば、磁気ピックアップ装置によりパネルアレイを走査
し、加えられた試験サイクルの結果として生じた表示パ
ターンにより回路開放欠陥と欠陥のある画素を検出する
ような、LCDパネルアレイを試験する方法および装置
に関するものである。
ネルアレイの試験に関するものであり、更に詳しくいえ
ば、磁気ピックアップ装置によりパネルアレイを走査
し、加えられた試験サイクルの結果として生じた表示パ
ターンにより回路開放欠陥と欠陥のある画素を検出する
ような、LCDパネルアレイを試験する方法および装置
に関するものである。
【0002】
【従来の技術】LCDパネルは典型的には、能動板と接
地板の間に挟まれた液晶物質で形成される。能動板と接
地板の間には分極器と、着色フィルタと、スペーサも含
まれる。製造中に、1枚にガラス板上に多数の能動板が
形成される。能動板を形成すべきガラス板の各区域に駆
動線と、ゲート線および駆動素子が形成される。典型的
には、駆動素子として薄膜トランジスタが用いられる。
地板の間に挟まれた液晶物質で形成される。能動板と接
地板の間には分極器と、着色フィルタと、スペーサも含
まれる。製造中に、1枚にガラス板上に多数の能動板が
形成される。能動板を形成すべきガラス板の各区域に駆
動線と、ゲート線および駆動素子が形成される。典型的
には、駆動素子として薄膜トランジスタが用いられる。
【0003】各能動板の4つの各縁部に静電放電(ES
D)短絡棒が設けられる。ESD短絡棒は、それぞれの
縁部に終端する全ての駆動線または全てのゲート線を短
絡する。指を組んだ形のパネルに対しては、駆動線は向
き合う2つの縁部に終端し、ゲート線は他の2つの縁部
に終端させられる。したがって、パネルの1つの縁部に
対して1本の短絡棒、合計4本の短絡棒が含まれる。
D)短絡棒が設けられる。ESD短絡棒は、それぞれの
縁部に終端する全ての駆動線または全てのゲート線を短
絡する。指を組んだ形のパネルに対しては、駆動線は向
き合う2つの縁部に終端し、ゲート線は他の2つの縁部
に終端させられる。したがって、パネルの1つの縁部に
対して1本の短絡棒、合計4本の短絡棒が含まれる。
【0004】LCDパネルの切断用の線引きと、最後の
装着とを行うまでに、静電気の帯電を避けるようにES
D短絡棒はパネルに取り付けられたままである。短絡棒
その他の接地手段からパネルを長い間離しておくと、静
電気が帯電して、パネルの能動回路に損傷を与え、欠陥
のあるLCDパネルにする。したがって、ESD短絡棒
を所定の場所に設けたままのLCDパネルアレイを試験
する方法が必要となる。
装着とを行うまでに、静電気の帯電を避けるようにES
D短絡棒はパネルに取り付けられたままである。短絡棒
その他の接地手段からパネルを長い間離しておくと、静
電気が帯電して、パネルの能動回路に損傷を与え、欠陥
のあるLCDパネルにする。したがって、ESD短絡棒
を所定の場所に設けたままのLCDパネルアレイを試験
する方法が必要となる。
【0005】ここで図1を参照する。典型的な能動マト
リックスLCDパネルセグメント10が画素12のアレ
イで構成されている様子が示されている。適切な駆動線
14とゲート線16を同時にアドレッシングすることに
より各画素12は起動させられる。各画素12に駆動素
子18が組合わされる。駆動線14と、ゲート線16
と、画素12と、画素駆動素子18とがリソグラフ法ま
たはそれに類似の方法により透明ガラス製の「能動」板
の上に付着される。画素密度が高く、駆動線とゲート線
が極めて接近し、かつ画素駆動素子の形成が複雑である
ために、製造中に欠陥が生ずる確率が高い。
リックスLCDパネルセグメント10が画素12のアレ
イで構成されている様子が示されている。適切な駆動線
14とゲート線16を同時にアドレッシングすることに
より各画素12は起動させられる。各画素12に駆動素
子18が組合わされる。駆動線14と、ゲート線16
と、画素12と、画素駆動素子18とがリソグラフ法ま
たはそれに類似の方法により透明ガラス製の「能動」板
の上に付着される。画素密度が高く、駆動線とゲート線
が極めて接近し、かつ画素駆動素子の形成が複雑である
ために、製造中に欠陥が生ずる確率が高い。
【0006】高密度LCDパネルを試験する従来の方法
は、パネルアレイ内の個々の各行/列交差への接続と試
験を必要とする接触試験法を含む。高密度に配置されて
いる多数の画素素子の間で確実に接触させるためには進
歩したプローピング技術を必要とする。そのような試験
法は時間がかかり、誤りを生じやすい。画素の数が64
0×480個であるLCDパネルアレイの場合には、典
型的な試験サイクルは約300000個所の接続場所を
必要とし、試験の実行に約2時間を要する。必要ではあ
るが、試験時間と、試験に要する費用は、大きいLCD
パネルアレイが商業的な成功を制約する要因である。よ
り高速で、効率的な試験法が試験の費用を低減するため
に必要であり、それにより、CRTおよびその他の種類
の表示装置と競合するようにLCDパネルの製造コスト
を低減する。
は、パネルアレイ内の個々の各行/列交差への接続と試
験を必要とする接触試験法を含む。高密度に配置されて
いる多数の画素素子の間で確実に接触させるためには進
歩したプローピング技術を必要とする。そのような試験
法は時間がかかり、誤りを生じやすい。画素の数が64
0×480個であるLCDパネルアレイの場合には、典
型的な試験サイクルは約300000個所の接続場所を
必要とし、試験の実行に約2時間を要する。必要ではあ
るが、試験時間と、試験に要する費用は、大きいLCD
パネルアレイが商業的な成功を制約する要因である。よ
り高速で、効率的な試験法が試験の費用を低減するため
に必要であり、それにより、CRTおよびその他の種類
の表示装置と競合するようにLCDパネルの製造コスト
を低減する。
【0007】
【発明が解決しようとする課題】したがって、直接的な
個々の電気的接続を必要とせず、必要な接続だけを行っ
て大型のLCDパネルアレイを試験できることが望まし
い。
個々の電気的接続を必要とせず、必要な接続だけを行っ
て大型のLCDパネルアレイを試験できることが望まし
い。
【0008】
【課題を解決するための手段】本発明によれば、短絡欠
陥の有無をまず判定し、もし短絡欠陥が存在しなけれ
ば、(または短絡欠陥が修理されたならば)、開回路欠
陥が存在するか、あるいは欠陥のある画素が存在するか
を判定することによりLCDパネル等を試験する。本発
明は短絡欠陥が存在するかどうかを調べるために各短絡
棒へ電流信号を加えることによってLCDパネルが試験
される。短絡が存在しなければ、電流の流れは検出され
ない。短絡が存在するものとすると、1本または複数の
短絡棒において電流の流れが検出される。
陥の有無をまず判定し、もし短絡欠陥が存在しなけれ
ば、(または短絡欠陥が修理されたならば)、開回路欠
陥が存在するか、あるいは欠陥のある画素が存在するか
を判定することによりLCDパネル等を試験する。本発
明は短絡欠陥が存在するかどうかを調べるために各短絡
棒へ電流信号を加えることによってLCDパネルが試験
される。短絡が存在しなければ、電流の流れは検出され
ない。短絡が存在するものとすると、1本または複数の
短絡棒において電流の流れが検出される。
【0009】また本発明は、LCDパネルの駆動線とゲ
ート線を磁気ピックアップ装置で走査している間に、電
流信号を短絡棒へ供給することにより、短絡欠陥を持つ
各駆動線と各ゲート線を区別する。短絡欠陥が存在する
と、短絡している線の間に電流が流れる。電流が流れた
結果として、電流が流れている線の周囲にその電流に対
応する磁界が発生される。したがって、磁界が検出され
ると、短絡欠陥が存在することになる。LCDパネルの
周縁部に終端する駆動線とゲート線は約75〜376ミ
クロン(約3〜5ミル)隔てられているから、高感度の
磁気ピックアップがそこに含まれている線を識別でき
る。交差短絡欠陥の場合には、磁界をおのおの生ずる駆
動線とゲート線の交差として欠陥場所が識別される。短
絡欠陥試験が成功裏に終わると(たとえば、短絡欠陥が
無い)、そのLCDパネルに対して開回路試験と画素試
験を行う。短絡欠陥試験で短絡欠陥が発見されると、そ
のLCDパネルを修理するか、廃棄する。
ート線を磁気ピックアップ装置で走査している間に、電
流信号を短絡棒へ供給することにより、短絡欠陥を持つ
各駆動線と各ゲート線を区別する。短絡欠陥が存在する
と、短絡している線の間に電流が流れる。電流が流れた
結果として、電流が流れている線の周囲にその電流に対
応する磁界が発生される。したがって、磁界が検出され
ると、短絡欠陥が存在することになる。LCDパネルの
周縁部に終端する駆動線とゲート線は約75〜376ミ
クロン(約3〜5ミル)隔てられているから、高感度の
磁気ピックアップがそこに含まれている線を識別でき
る。交差短絡欠陥の場合には、磁界をおのおの生ずる駆
動線とゲート線の交差として欠陥場所が識別される。短
絡欠陥試験が成功裏に終わると(たとえば、短絡欠陥が
無い)、そのLCDパネルに対して開回路試験と画素試
験を行う。短絡欠陥試験で短絡欠陥が発見されると、そ
のLCDパネルを修理するか、廃棄する。
【0010】本発明はさらに、各短絡棒の接触部におい
てLCDパネルに試験信号を供給することにより、LC
Dパネルの開回路欠陥試験と画素試験を行う。試験信号
に応じて生ずる結果の表示を基にして、起動させられる
ことが予測されていたのに起動されなかった画素は欠陥
である、すなわち、開回路領域内にあると判定される。
開回路領域は開回路欠陥をこえる全ての画素を含む。そ
の結果として、開回路欠陥をこえる全ての画素は試験信
号を受けない。典型的な欠陥状態の下にある結果として
の表示装置の検査により、開回路欠陥または欠陥のある
画素を分離できるようにされる。
てLCDパネルに試験信号を供給することにより、LC
Dパネルの開回路欠陥試験と画素試験を行う。試験信号
に応じて生ずる結果の表示を基にして、起動させられる
ことが予測されていたのに起動されなかった画素は欠陥
である、すなわち、開回路領域内にあると判定される。
開回路領域は開回路欠陥をこえる全ての画素を含む。そ
の結果として、開回路欠陥をこえる全ての画素は試験信
号を受けない。典型的な欠陥状態の下にある結果として
の表示装置の検査により、開回路欠陥または欠陥のある
画素を分離できるようにされる。
【0011】
パネルの構成 いくつかの画素回路素子12を含んでいるLCDパネル
10の断面図が示されている図1を参照する。各画素回
路素子12に駆動線14とゲート線16が組合わされ
る。指を組合わせたような形のパネルの場所には、1本
おきの駆動線がパネルの1つの境界20に沿って終端さ
せられ、他の駆動線が前記境界20に平行に向き合う境
界24(図2)に終端させられる。同様に、1本おきの
ゲート線16が、駆動線のパネル境界20と24に近接
して、それらの境界に全体として直交する1つの境界2
2に並んで終端させられ、他のゲート線16が、駆動線
のパネル境界20と24に近接して、それらの境界に全
体として直交し、前記境界26に平行に近接する別の境
界26に並んで終端させられる。
10の断面図が示されている図1を参照する。各画素回
路素子12に駆動線14とゲート線16が組合わされ
る。指を組合わせたような形のパネルの場所には、1本
おきの駆動線がパネルの1つの境界20に沿って終端さ
せられ、他の駆動線が前記境界20に平行に向き合う境
界24(図2)に終端させられる。同様に、1本おきの
ゲート線16が、駆動線のパネル境界20と24に近接
して、それらの境界に全体として直交する1つの境界2
2に並んで終端させられ、他のゲート線16が、駆動線
のパネル境界20と24に近接して、それらの境界に全
体として直交し、前記境界26に平行に近接する別の境
界26に並んで終端させられる。
【0012】LCDパネル10の試験中は、静電放電短
絡棒が存在する。図1〜4に示されているように、指を
組んだ形のLCDパネルに対して4本の短絡棒28,3
0,32,34が存在する。1本の短絡棒がパネル10
の各縁部に設けられる。短絡棒28は、縁部20に終端
する駆動線14を短絡する。短絡棒30は、縁部22に
終端するゲート線16を短絡する。短絡棒32は、縁部
24に終端する駆動線14を短絡する。短絡棒34は、
縁部26に終端するゲート線16を短絡する。
絡棒が存在する。図1〜4に示されているように、指を
組んだ形のLCDパネルに対して4本の短絡棒28,3
0,32,34が存在する。1本の短絡棒がパネル10
の各縁部に設けられる。短絡棒28は、縁部20に終端
する駆動線14を短絡する。短絡棒30は、縁部22に
終端するゲート線16を短絡する。短絡棒32は、縁部
24に終端する駆動線14を短絡する。短絡棒34は、
縁部26に終端するゲート線16を短絡する。
【0013】パネルの欠陥 高密度パネルの最も一般的な欠陥は、列ゲート線と行駆
動線の間の交差短絡欠陥であることが認められている。
とくに、交差短絡欠陥は、駆動トランジスタのゲートと
ソースの間またはゲートとドレインの間に最も起こりや
すい。隣接する列線の間または隣接する行線の間の短絡
欠陥の発生はより少ない。というのは、隣接する列線ま
たは行線の間に画素が配置されるからである。また、開
回路欠陥は製造される5枚のパネルのうちほぼ1枚だけ
に起こることが判明している。1枚のパネルに2個所ま
たはそれ以上の開回路欠陥が存在することはありそうに
ない。この試験法は、迅速かつ効率的な方法とするため
にそれらの欠陥の諸特性を利用する。
動線の間の交差短絡欠陥であることが認められている。
とくに、交差短絡欠陥は、駆動トランジスタのゲートと
ソースの間またはゲートとドレインの間に最も起こりや
すい。隣接する列線の間または隣接する行線の間の短絡
欠陥の発生はより少ない。というのは、隣接する列線ま
たは行線の間に画素が配置されるからである。また、開
回路欠陥は製造される5枚のパネルのうちほぼ1枚だけ
に起こることが判明している。1枚のパネルに2個所ま
たはそれ以上の開回路欠陥が存在することはありそうに
ない。この試験法は、迅速かつ効率的な方法とするため
にそれらの欠陥の諸特性を利用する。
【0014】試験装置の構成 図2に示すように、本発明の一実施例による試験構成3
6はLCDパネル10と、試験制御器37と、通常の精
密試験装置(PMU)38と、磁気ピックアップ42を
含む磁界センサ40とを含む。制御器37と、PMU3
8と、磁界センサ40との動作は、短絡試験手順および
開回路/画素試験手順の一部として以下に説明する。
6はLCDパネル10と、試験制御器37と、通常の精
密試験装置(PMU)38と、磁気ピックアップ42を
含む磁界センサ40とを含む。制御器37と、PMU3
8と、磁界センサ40との動作は、短絡試験手順および
開回路/画素試験手順の一部として以下に説明する。
【0015】短絡試験手順 LCDパネル10における短絡欠陥を検出するための試
験構成36が示されている図2を参照する。LCDパネ
ル10に短絡欠陥が存在するかどうかを検出するため
に、電流信号がPMU38により各短絡棒28,30,
32,34へ加えられ、その間に短絡棒28,30,3
2,34をモニタする。あるいは、各短絡棒へ電流信号
を順次加え、その間に残りの短絡棒をモニタすることも
できる。たとえば、短絡棒28が電流信号を受けている
間に短絡棒30,32,34がPMU38によりモニタ
される。PMU38の電流センサが、駆動線14とゲー
ト線16に電流が流れているかどうかを検出する短絡棒
28,30,32,34のいずれにも電流が流れていな
いことが電流センサ38により検出されると、LCDパ
ネル10には短絡欠陥がなく、次に開回路欠陥と画素試
験手順の欠陥についての試験を行う。短絡棒のいずれか
1本に電流が流れていることが検出されると、その短絡
棒に終端している駆動線またはゲート線の間に短絡欠陥
が存在することになる。
験構成36が示されている図2を参照する。LCDパネ
ル10に短絡欠陥が存在するかどうかを検出するため
に、電流信号がPMU38により各短絡棒28,30,
32,34へ加えられ、その間に短絡棒28,30,3
2,34をモニタする。あるいは、各短絡棒へ電流信号
を順次加え、その間に残りの短絡棒をモニタすることも
できる。たとえば、短絡棒28が電流信号を受けている
間に短絡棒30,32,34がPMU38によりモニタ
される。PMU38の電流センサが、駆動線14とゲー
ト線16に電流が流れているかどうかを検出する短絡棒
28,30,32,34のいずれにも電流が流れていな
いことが電流センサ38により検出されると、LCDパ
ネル10には短絡欠陥がなく、次に開回路欠陥と画素試
験手順の欠陥についての試験を行う。短絡棒のいずれか
1本に電流が流れていることが検出されると、その短絡
棒に終端している駆動線またはゲート線の間に短絡欠陥
が存在することになる。
【0016】LCDパネルに少なくとも1つの短絡欠陥
が存在することが判明すると、短絡欠陥のある駆動線と
ゲート線の少なくとも一方を分離するために、試験制御
器37は含まれている短絡棒28,30,32,34の
1本に電流信号を加えることをPMU38へ合図する。
短絡棒にその電流信号が加えられている間に、制御器3
7はLCDパネル10の含まれている各短絡棒が取りつ
けられている各縁部20,22,24,26における駆
動線14とゲート線16を走査することを磁界センサ4
0に合図する。磁界センサ40は、駆動線14とゲート
線16を走査する磁気ピックアップ装置42を含む。磁
界を生じている各駆動線14と各ゲート線16のそれぞ
れの位置を決定するために、検出された磁界の強さと磁
気ピックアップ装置42の位置が制御器37へ帰還され
る。
が存在することが判明すると、短絡欠陥のある駆動線と
ゲート線の少なくとも一方を分離するために、試験制御
器37は含まれている短絡棒28,30,32,34の
1本に電流信号を加えることをPMU38へ合図する。
短絡棒にその電流信号が加えられている間に、制御器3
7はLCDパネル10の含まれている各短絡棒が取りつ
けられている各縁部20,22,24,26における駆
動線14とゲート線16を走査することを磁界センサ4
0に合図する。磁界センサ40は、駆動線14とゲート
線16を走査する磁気ピックアップ装置42を含む。磁
界を生じている各駆動線14と各ゲート線16のそれぞ
れの位置を決定するために、検出された磁界の強さと磁
気ピックアップ装置42の位置が制御器37へ帰還され
る。
【0017】電流が流れていることが以前に判明してい
る各短絡棒28,30,32,34を、電流信号を加え
ることにより試験し、その試験中に磁気ピックアップ装
置42が駆動線14とゲート線16を走査する。たとえ
ば、短絡棒30と32に電流が流れていることが判明し
たとすると、短絡棒30が電流信号を受けている間に、
その短絡棒30へ結合されている駆動線14と、短絡棒
32に結合されているゲート線16を磁気ピックアップ
装置42が走査する。駆動線14とゲート線16の典型
的な幅は1ミクロン以下で、それらの線の間隔は75〜
375ミクロンであるから、高感度の磁気ピックアップ
装置42は電流が流れている各駆動線14と各ゲート線
16を分離する。
る各短絡棒28,30,32,34を、電流信号を加え
ることにより試験し、その試験中に磁気ピックアップ装
置42が駆動線14とゲート線16を走査する。たとえ
ば、短絡棒30と32に電流が流れていることが判明し
たとすると、短絡棒30が電流信号を受けている間に、
その短絡棒30へ結合されている駆動線14と、短絡棒
32に結合されているゲート線16を磁気ピックアップ
装置42が走査する。駆動線14とゲート線16の典型
的な幅は1ミクロン以下で、それらの線の間隔は75〜
375ミクロンであるから、高感度の磁気ピックアップ
装置42は電流が流れている各駆動線14と各ゲート線
16を分離する。
【0018】次に、点44と46に実線の短絡欠陥があ
る欠陥LCDパネル10が示されている図3を参照す
る。点44は駆動線14aとゲート線16bの間に交差
短絡欠陥を含む。点46は駆動線14cとゲート線16
dの間に交差短絡欠陥を含む。点44にだけ交差短絡欠
陥が存在するものとすると、磁気ピックアップ装置42
による走査によって駆動線14aとゲート線16bだけ
が磁界を発生しているものとして検出される。その状況
においてはただ1個所の短絡欠陥が存在するから、短絡
欠陥の場所は識別された駆動線14aとゲート線16b
との交差点であると容易に決定される。
る欠陥LCDパネル10が示されている図3を参照す
る。点44は駆動線14aとゲート線16bの間に交差
短絡欠陥を含む。点46は駆動線14cとゲート線16
dの間に交差短絡欠陥を含む。点44にだけ交差短絡欠
陥が存在するものとすると、磁気ピックアップ装置42
による走査によって駆動線14aとゲート線16bだけ
が磁界を発生しているものとして検出される。その状況
においてはただ1個所の短絡欠陥が存在するから、短絡
欠陥の場所は識別された駆動線14aとゲート線16b
との交差点であると容易に決定される。
【0019】図3に示すように2個所の短絡欠陥が点4
4と46に存在する場合には、駆動線14aと14cお
よびゲート線16bと16dが短絡している線として識
別される。その結果として、駆動線14aと14cおよ
びゲート線16bと16dの間の4個所の交点が交差短
絡欠陥個所として識別される。このようにして実際の短
絡欠陥個所44と46が識別され、それに加えて仮想短
絡欠陥48,50も識別される。仮想短絡欠陥は実際の
欠陥ではない。
4と46に存在する場合には、駆動線14aと14cお
よびゲート線16bと16dが短絡している線として識
別される。その結果として、駆動線14aと14cおよ
びゲート線16bと16dの間の4個所の交点が交差短
絡欠陥個所として識別される。このようにして実際の短
絡欠陥個所44と46が識別され、それに加えて仮想短
絡欠陥48,50も識別される。仮想短絡欠陥は実際の
欠陥ではない。
【0020】短絡というのは電気的に分離されていると
考えられている線の間の導電路として特徴づけられる。
したがって、短絡点は含まれている線を橋絡する導電物
質を含む。その導電物質の導電度は電流を流すような値
である。短絡の程度は導電物質の抵抗値、したがって電
流の値と磁界の強さを決定する。したがって、短絡の程
度が変化する短絡の結果として、その変化に対応して電
流の値と磁界の強さが変化することになる。
考えられている線の間の導電路として特徴づけられる。
したがって、短絡点は含まれている線を橋絡する導電物
質を含む。その導電物質の導電度は電流を流すような値
である。短絡の程度は導電物質の抵抗値、したがって電
流の値と磁界の強さを決定する。したがって、短絡の程
度が変化する短絡の結果として、その変化に対応して電
流の値と磁界の強さが変化することになる。
【0021】短絡欠陥44と48の短絡の程度が異なる
と、その結果として流れる電流の値が異なる。その結
果、駆動線14aとゲート線16bにおける磁界の強さ
は、駆動線14cとゲート線16dにおける磁界の強さ
とは異なる。試験制御器37は各線14a,14c,1
6b,16dにおける磁界の強さを比較して、どれがほ
ぼ同じ磁界の強さを有するかを判定する。ほぼ同じ磁界
の強さを有する線は、少なくとも1つの共通の交差短絡
欠陥に含まれる線であるとして一致させられる。したが
って、短絡欠陥44と46は仮想短絡欠陥48,50か
ら分離でき、短絡欠陥として識別できる。結果としての
磁界の強さが大きく異ならない場合には、4つの各短絡
欠陥44〜50は交差短絡欠陥として識別される。
と、その結果として流れる電流の値が異なる。その結
果、駆動線14aとゲート線16bにおける磁界の強さ
は、駆動線14cとゲート線16dにおける磁界の強さ
とは異なる。試験制御器37は各線14a,14c,1
6b,16dにおける磁界の強さを比較して、どれがほ
ぼ同じ磁界の強さを有するかを判定する。ほぼ同じ磁界
の強さを有する線は、少なくとも1つの共通の交差短絡
欠陥に含まれる線であるとして一致させられる。したが
って、短絡欠陥44と46は仮想短絡欠陥48,50か
ら分離でき、短絡欠陥として識別できる。結果としての
磁界の強さが大きく異ならない場合には、4つの各短絡
欠陥44〜50は交差短絡欠陥として識別される。
【0022】開回路/画素試験手順 LCDパネルが開回路欠陥また悪い画素を有するかどう
かを識別するために、短絡棒28,30,32,34へ
信号が加えられる。それらの信号は全て「1」、全て
「0」または「1」と「0」の組合わせとすることがで
きる。試験信号が全部「1」の場合には、欠陥のないL
CDパネル10は、全ての画素が起動させられて、通常
のスイッチングを行う表示装置を表示する。いずれかの
画素が起動されないとすると、開回路欠陥すなわち欠陥
画素が存在する。たとえば、ただ1つの画素が起動しな
かったとすると、その画素は欠陥画素である。多数の画
素が起動しなかったとすると、表示パターンに応じて、
開回路欠陥が存在する、すなわち、多数の悪い画素が存
在することになる。
かを識別するために、短絡棒28,30,32,34へ
信号が加えられる。それらの信号は全て「1」、全て
「0」または「1」と「0」の組合わせとすることがで
きる。試験信号が全部「1」の場合には、欠陥のないL
CDパネル10は、全ての画素が起動させられて、通常
のスイッチングを行う表示装置を表示する。いずれかの
画素が起動されないとすると、開回路欠陥すなわち欠陥
画素が存在する。たとえば、ただ1つの画素が起動しな
かったとすると、その画素は欠陥画素である。多数の画
素が起動しなかったとすると、表示パターンに応じて、
開回路欠陥が存在する、すなわち、多数の悪い画素が存
在することになる。
【0023】開回路欠陥は起動しない画素の線部分によ
り認識できる。図に示すように駆動線14eに開回路欠
陥52が存在すると、その開回路欠陥52の右側画素は
駆動線14eを介して信号を受けることができない。し
たがって、その画素は起動しない。開回路欠陥のある線
とその開回路欠陥の場所に応じて、表示パターンは起動
しない画素の部分的な列および部分的な行を有する。5
枚のパネル当たりただ1個所の開回路欠陥の割合で開回
路欠陥が生ずることが判明すると、最初の欠陥を有する
列または行の起動しない部分に別の開回路欠陥が生ずる
確率は高くない。
り認識できる。図に示すように駆動線14eに開回路欠
陥52が存在すると、その開回路欠陥52の右側画素は
駆動線14eを介して信号を受けることができない。し
たがって、その画素は起動しない。開回路欠陥のある線
とその開回路欠陥の場所に応じて、表示パターンは起動
しない画素の部分的な列および部分的な行を有する。5
枚のパネル当たりただ1個所の開回路欠陥の割合で開回
路欠陥が生ずることが判明すると、最初の欠陥を有する
列または行の起動しない部分に別の開回路欠陥が生ずる
確率は高くない。
【0024】短絡棒28,30,32,34に試験信号
の試験サイクルを加えることにより、画素のゴーストを
含めて、種々の欠陥について画素を試験できる。たとえ
ば、複数のゲート線16へ結合されている短絡棒28
と、複数のゲート線16へ結合されている短絡棒30へ
試験信号を加え、それから短絡棒30へ加えられている
信号を除去することにより、起動している各画素に対し
てゲートからドレインへの画素短絡を検出できる。
の試験サイクルを加えることにより、画素のゴーストを
含めて、種々の欠陥について画素を試験できる。たとえ
ば、複数のゲート線16へ結合されている短絡棒28
と、複数のゲート線16へ結合されている短絡棒30へ
試験信号を加え、それから短絡棒30へ加えられている
信号を除去することにより、起動している各画素に対し
てゲートからドレインへの画素短絡を検出できる。
【0025】
【発明の効果】以上のように本発明によれば、短絡棒を
つけたままでLCDパネルを検査することができる。
つけたままでLCDパネルを検査することができる。
【図1】LCDパネルアレイの一部を示すブロック図で
ある。
ある。
【図2】本発明の一実施例に従って図1のLCDパネル
を試験する試験構成のブロック図である。
を試験する試験構成のブロック図である。
【図3】交差短絡欠陥を示す図1のLCDパネルアレイ
のブロック図である。
のブロック図である。
【図4】開回路欠陥を示す図1のLCDパネルのブロッ
ク図である。
ク図である。
10 LCDパネル 12 画素回路素子 14 駆動線 16 ゲート線 28,30,32,34 短絡棒 37 試験制御器 38 測定器 40 磁界センサ 42 磁気ピックアップ装置
Claims (7)
- 【請求項1】 第1の向きに向けられた複数の駆動線
と、第1の向きに対して全体として直交する第2の向き
に向けられて行/列交差を生ずる複数のゲート線とを有
する液晶表示(LCD)パネルであって、パネルの第1
の縁部に沿って終端する各駆動線は第1の短絡手段によ
り一緒に短絡され、パネルの第2の縁部に沿って終端す
る各ゲート線は第2の短絡手段により一緒に短絡される
LCDパネルにおける交差短絡欠陥の位置を決定する方
法において、 前記第1の短絡手段と前記第2の短絡手段の少なくとも
1つの短絡手段へ信号を加える過程と、 前記少なくとも1つの短絡手段に終端する前記複数の線
の各それぞれの線に対して、いずれかの線において磁界
が発生されているかどうかを検出するために、前記各線
を磁界検出手段により走査する過程と、を備え、磁界を
発生するいずれかの線は短絡欠陥を有すると判断するL
CDパネルにおける交差短絡欠陥の位置を決定する方
法。 - 【請求項2】 請求項1記載の方法において、前記少な
くとも1つの短絡手段以外の短絡手段に終端する前記複
数の線の各線に対して、そのいずれかの線において磁界
が発生されているかどうかを検出するために、前記各線
の磁界検出手段により走査する過程を更に備え、磁界を
発生するいずれかの線は短絡欠陥を有すると判断する交
差短絡欠陥の位置を決定する方法。 - 【請求項3】 請求項2記載の方法において、各線に対
する磁界の強さを比較する過程を更に備え、ほぼ同じ磁
界の強さを持つ各線は少なくとも1つの共通の短絡欠陥
中に含まれるものと判断する交差短絡欠陥の位置を決定
する方法。 - 【請求項4】 第1の向きに向けられた複数の駆動線
と、第1の向きに対して全体として直交する第2の向き
に向けられて行/列交差を生ずる複数のゲート線とを有
する液晶表示(LCD)パネルであって、パネルの第1
の縁部に沿って終端する各駆動線は第1の短絡手段によ
り一緒に短絡され、パネルの第2の縁部に沿って終端す
る各ゲート線は第2の短絡手段により一緒に短絡され
る、LCDパネルにおける交差短絡欠陥の位置を決定す
る方法において、 前記第1の短絡手段と前記第2の短絡手段の少なくとも
1つの短絡手段へ信号を加える過程と、 前記少なくとも1つの短絡手段に終端する前記複数の線
の各線に対して、いずれかの線において磁界が発生され
ているかどうかを検出するために、前記各線を磁界検出
手段により走査する過程と、 信号を前記第1の短絡手段と前記第2の短絡手段へ加え
て表示パターンを形成する過程と、を備え、磁界を発生
するいずれかの線は短絡欠陥を有し、前記表示パターン
と予測される表示パターンとの間の違いはパネルの欠陥
によりひき起こされると判断するLCDを試験する方
法。 - 【請求項5】 請求項4記載の方法において、各前記1
本の線に対する磁界の強さを比較する過程を更に備え、
ほぼ同じ磁界の強さを持つ各前記1本の線は少なくとも
1つの共通の短絡欠陥中に含まれるものと判断されるL
CDを試験する方法。 - 【請求項6】 第1の向きに向けられた複数の駆動線
と、第1の向きに対して全体として直交する第2の向き
に向けられて行/列交差を生ずる複数のゲート線とを有
するLCDパネルを試験する装置において、 パネルの第1の縁部に沿って終端する各駆動線を一緒に
短絡する第1の手段と、 パネルの第2の縁部に沿って終端する各ゲート線を一緒
に短絡する第2の手段と、 前記第1の短絡手段と前記第2の短絡手段の少なくとも
1つの短絡手段へ信号を加える手段と、 前記いずれかの線により発生された磁界の強さを検出す
るための手段を備え、複数の駆動線と複数のゲート線の
各線を走査する手段と、を備え、磁界を発生するいずれ
かの前記1本の線は短絡欠陥を有すると判断するLCD
パネルを試験する装置。 - 【請求項7】 請求項6記載の装置において、各前記各
線に対する磁界の強さを比較する手段を更に備え、ほぼ
同じ磁界強さを有する各前記1本の線は少なくとも1つ
の共通の短絡欠陥中に含まれていると判断するLCDパ
ネルを試験する装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/557,257 US5073754A (en) | 1990-07-24 | 1990-07-24 | Method and apparatus for testing LCD panel array using a magnetic field sensor |
US557,257 | 1990-07-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0626987A true JPH0626987A (ja) | 1994-02-04 |
Family
ID=24224670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3206233A Pending JPH0626987A (ja) | 1990-07-24 | 1991-07-24 | Lcdパネルにおける交差短絡欠陥の位置を決定する方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5073754A (ja) |
JP (1) | JPH0626987A (ja) |
TW (1) | TW237526B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010111969A (ko) * | 2000-06-14 | 2001-12-20 | 은탁 | 자기헤드를 이용한 플라즈마 디스플레이 패널의 전극패턴검사 장치 및 그 방법 |
JP2006105795A (ja) * | 2004-10-06 | 2006-04-20 | Hioki Ee Corp | 絶縁検査方法および絶縁検査装置 |
US7301360B2 (en) | 2003-05-06 | 2007-11-27 | Lg.Philips Lcd Co., Ltd. | Method and apparatus for inspecting flat panel display |
CN105699815A (zh) * | 2016-03-08 | 2016-06-22 | 广州市丰海科技股份有限公司 | 一种led模组自动老化的检测方法及其检测*** |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5081687A (en) * | 1990-11-30 | 1992-01-14 | Photon Dynamics, Inc. | Method and apparatus for testing LCD panel array prior to shorting bar removal |
KR960002145B1 (ko) * | 1991-07-30 | 1996-02-13 | 가부시기가이샤 히다찌세이사구쇼 | 박막트랜지스터 액정기판의 검사방법 및 그 장치 |
US5243272A (en) * | 1992-05-13 | 1993-09-07 | Genrad, Inc. | Method of testing control matrices employing distributed source return |
US5463322A (en) * | 1993-12-03 | 1995-10-31 | General Electric Company | Method of locating common electrode shorts in an imager assembly |
JP2672260B2 (ja) * | 1994-06-07 | 1997-11-05 | トーケン工業株式会社 | Tft−lcdの検査方法 |
US5821759A (en) * | 1997-02-27 | 1998-10-13 | International Business Machines Corporation | Method and apparatus for detecting shorts in a multi-layer electronic package |
US6242923B1 (en) * | 1997-02-27 | 2001-06-05 | International Business Machines Corporation | Method for detecting power plane-to-power plane shorts and I/O net-to power plane shorts in modules and printed circuit boards |
US6154043A (en) * | 1997-05-07 | 2000-11-28 | Advanced Micro Devices, Inc. | Method and apparatus for identifying the position of a selected semiconductor die relative to other dice formed from the same semiconductor wafer |
US6064220A (en) * | 1997-07-29 | 2000-05-16 | Lsi Logic Corporation | Semiconductor integrated circuit failure analysis using magnetic imaging |
US6118279A (en) | 1997-07-30 | 2000-09-12 | Candescent Technologies Corporation | Magnetic detection of short circuit defects in plate structure |
KR100766913B1 (ko) * | 1997-07-30 | 2007-10-16 | 캐논 가부시끼가이샤 | 평판 구조체에서의 자기 전류검지 및 단락회로 검출 방법및 장치 |
US6107806A (en) * | 1997-07-30 | 2000-08-22 | Candescent Technologies Corporation | Device for magnetically sensing current in plate structure |
US7081908B2 (en) * | 2001-02-22 | 2006-07-25 | Mitsubishi Heavy Industries, Ltd. | Apparatus and method for testing electrode structure for thin display device using FET function |
KR100528695B1 (ko) * | 2003-05-06 | 2005-11-16 | 엘지.필립스 엘시디 주식회사 | 평판표시장치의 검사방법 및 장치 |
KR100942841B1 (ko) | 2003-06-02 | 2010-02-18 | 엘지디스플레이 주식회사 | 액정표시소자의 검사 방법 및 장치와 리페어방법 및 장치 |
US20050195150A1 (en) * | 2004-03-03 | 2005-09-08 | Sharp Kabushiki Kaisha | Display panel and display device |
KR20060021649A (ko) * | 2004-09-03 | 2006-03-08 | 엘지전자 주식회사 | 고밀도 미세 패턴의 단락 도선 위치 검출을 위한 자기 센서 |
US7477333B2 (en) * | 2005-08-30 | 2009-01-13 | Chunghwa Picture Tubes, Ltd. | Liquid crystal display panel with electrostatic discharge protection |
US9035673B2 (en) | 2010-01-25 | 2015-05-19 | Palo Alto Research Center Incorporated | Method of in-process intralayer yield detection, interlayer shunt detection and correction |
KR20140113469A (ko) * | 2013-03-15 | 2014-09-24 | 포톤 다이나믹스, 인코포레이티드 | 검사 중에 디스플레이의 실시간 모니터링을 위한 시스템 및 방법 |
US9523729B2 (en) * | 2013-09-13 | 2016-12-20 | Infineon Technologies Ag | Apparatus and method for testing electric conductors |
CN106054474B (zh) * | 2016-05-27 | 2019-05-03 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示面板线路监测方法 |
US9947255B2 (en) * | 2016-08-19 | 2018-04-17 | Apple Inc. | Electronic device display with monitoring circuitry |
CN106297614B (zh) * | 2016-08-30 | 2019-11-12 | 苏州华兴源创科技股份有限公司 | 一种液晶产品的测试方法 |
CN107316597B (zh) * | 2017-08-11 | 2020-11-13 | 深圳同兴达科技股份有限公司 | 一种液晶显示模组开路短路检测*** |
CN115167021B (zh) * | 2022-08-05 | 2023-07-25 | 苏州华星光电技术有限公司 | 显示面板的检测方法及检测装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2311903A1 (de) * | 1973-03-09 | 1974-09-12 | Siemens Ag | Verfahren und einrichtung zur ortung von kurzschluessen in mehrlagenverdrahtungen |
JPS56154678A (en) * | 1980-04-30 | 1981-11-30 | Fujitsu Ltd | Inspection method for conductor pattern |
JPS56153262A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Detecting method for short circuited point of wiring pattern |
DE3111393A1 (de) * | 1981-03-23 | 1982-09-30 | WEE Elektronik Entwicklungs-Gesellschaft mbH, 6980 Wertheim | Verfahren und einrichtung zum orten von kurzschluessen in leiterplatten, verdrahtungen, leitungen, kabeln oder dergleichen |
JPS5899768A (ja) * | 1981-12-09 | 1983-06-14 | Matsushita Electric Ind Co Ltd | 基板パタ−ン短絡箇所検出装置 |
US4507605A (en) * | 1982-05-17 | 1985-03-26 | Testamatic, Incorporated | Method and apparatus for electrical and optical inspection and testing of unpopulated printed circuit boards and other like items |
JPS59111197A (ja) * | 1982-12-17 | 1984-06-27 | シチズン時計株式会社 | マトリクス型表示装置の駆動回路 |
US4542333A (en) * | 1983-05-05 | 1985-09-17 | Ppg Industries, Inc. | Method and apparatus utilizing magnetic field sensing for detecting discontinuities in a conductor member associated with a glass sheet |
-
1990
- 1990-07-24 US US07/557,257 patent/US5073754A/en not_active Expired - Fee Related
-
1991
- 1991-02-21 TW TW080101343A patent/TW237526B/zh active
- 1991-07-24 JP JP3206233A patent/JPH0626987A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010111969A (ko) * | 2000-06-14 | 2001-12-20 | 은탁 | 자기헤드를 이용한 플라즈마 디스플레이 패널의 전극패턴검사 장치 및 그 방법 |
US7301360B2 (en) | 2003-05-06 | 2007-11-27 | Lg.Philips Lcd Co., Ltd. | Method and apparatus for inspecting flat panel display |
JP2008145445A (ja) * | 2003-05-06 | 2008-06-26 | Lg Display Co Ltd | フラットパネルディスプレイの検査方法及び検査装置 |
JP2006105795A (ja) * | 2004-10-06 | 2006-04-20 | Hioki Ee Corp | 絶縁検査方法および絶縁検査装置 |
CN105699815A (zh) * | 2016-03-08 | 2016-06-22 | 广州市丰海科技股份有限公司 | 一种led模组自动老化的检测方法及其检测*** |
CN105699815B (zh) * | 2016-03-08 | 2019-01-18 | 广州市丰海科技股份有限公司 | 一种led模组自动老化的检测方法及其检测*** |
Also Published As
Publication number | Publication date |
---|---|
TW237526B (ja) | 1995-01-01 |
US5073754A (en) | 1991-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0626987A (ja) | Lcdパネルにおける交差短絡欠陥の位置を決定する方法および装置 | |
JP3292990B2 (ja) | Lcdパネルを試験する方法および装置 | |
JP3143714B2 (ja) | Lcdパネルアレイの試験方法 | |
JP3220762B2 (ja) | アクティブ・マトリックスlcdパネル自動検査修理装置と方法 | |
US20060125510A1 (en) | Line short localization in LCD pixel arrays | |
US5473261A (en) | Inspection apparatus and method for display device | |
JPH01101646A (ja) | アクティブマトリクス液晶表示装置の製造方法 | |
KR100576629B1 (ko) | 액정표시장치의 tft어레이 기판 및 그 검사방법 | |
JP2583891B2 (ja) | アクテイブマトリクス表示装置の製造方法 | |
JP3014915B2 (ja) | 多面取り薄膜トランジスタアレイ基板及びその検査方法 | |
JP3290602B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
JP2684273B2 (ja) | 配線装置の検査方法、製造方法および検査装置 | |
JPH07113727B2 (ja) | アクティブマトリックスアレイ | |
JP3485166B2 (ja) | 液晶表示装置の検査方法および検査装置 | |
JP2004045763A (ja) | 液晶表示パネル検査方法及びその検査装置 | |
KR20000032794A (ko) | 액정 표시 장치의 불량 검사 방법 | |
JPH0264594A (ja) | マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法 | |
JPH1062474A (ja) | 液晶ディスプレイ基板の検査方法及び装置 | |
JP2006267787A (ja) | 表示用パネル及びその製造方法 | |
JPH095768A (ja) | 液晶表示素子の検査装置 | |
JPH0764517A (ja) | アクティブマトリクスアレイ検査装置 | |
JPH0836013A (ja) | 配線基板の検査装置および検査方法 | |
JPH0268522A (ja) | アクティブマトリックス基板 | |
JP2002350896A (ja) | 液晶表示装置 | |
JPH02157896A (ja) | マトリクス形表示装置用基板および検査修正方法 |