JP3292990B2 - Ｌｃｄパネルを試験する方法および装置 - Google Patents
Ｌｃｄパネルを試験する方法および装置Info
- Publication number
- JP3292990B2 JP3292990B2 JP20623491A JP20623491A JP3292990B2 JP 3292990 B2 JP3292990 B2 JP 3292990B2 JP 20623491 A JP20623491 A JP 20623491A JP 20623491 A JP20623491 A JP 20623491A JP 3292990 B2 JP3292990 B2 JP 3292990B2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- short
- test
- video data
- display pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
- Thin Film Transistor (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示（ＬＣＤ）パ
ネルアレイの試験に関するものであり、更に詳しくいえ
ば、パネルの短絡棒に試験信号を加えることにより、開
回路欠陥と画素欠陥についてＬＣＤパネルアレイを試験
する方法および装置に関するものである。
ネルアレイの試験に関するものであり、更に詳しくいえ
ば、パネルの短絡棒に試験信号を加えることにより、開
回路欠陥と画素欠陥についてＬＣＤパネルアレイを試験
する方法および装置に関するものである。
【０００２】
【従来の技術】ＬＣＤパネルは典型的には、能動板と接
地板の間に挟まれた液晶物質で形成される。能動板と接
地板の間には分極器と、着色フィルタと、スペーサも含
まれる。製造中に、１枚のガラス板上に多数の能動板を
形成できる。能動板を形成すべきガラス板の各区域に駆
動線と、ゲート線および駆動素子が形成される。典型的
には、駆動素子として薄膜トランジスタが用いられる。
地板の間に挟まれた液晶物質で形成される。能動板と接
地板の間には分極器と、着色フィルタと、スペーサも含
まれる。製造中に、１枚のガラス板上に多数の能動板を
形成できる。能動板を形成すべきガラス板の各区域に駆
動線と、ゲート線および駆動素子が形成される。典型的
には、駆動素子として薄膜トランジスタが用いられる。
【０００３】各能動板の４つの各縁部に静電放電（ＥＳ
Ｄ）短絡棒が設けられる。ＥＳＤ短絡棒は、それぞれの
縁部に終端する全ての駆動線または全てのゲート線を短
絡する。指を組んだ形のパネルに対しては、駆動線は向
き合う２つの縁部に終端し、ゲート線は他の２つの縁部
に終端させられる。したがって、パネルの１つの縁部に
対して１本の短絡棒、合計４本の短絡棒が含まれる。
Ｄ）短絡棒が設けられる。ＥＳＤ短絡棒は、それぞれの
縁部に終端する全ての駆動線または全てのゲート線を短
絡する。指を組んだ形のパネルに対しては、駆動線は向
き合う２つの縁部に終端し、ゲート線は他の２つの縁部
に終端させられる。したがって、パネルの１つの縁部に
対して１本の短絡棒、合計４本の短絡棒が含まれる。
【０００４】ＬＣＤパネルの切断用の線引きと、最後の
装着とを行うまでに、静電気の帯電を避けるようにＥＳ
Ｄ短絡棒はパネルに取りつけられたままである。短絡棒
その他の接地手段からパネルを長い間離しておくと、静
電気が帯電して、パネルの能動回路に損傷を与えること
がある。したがって、ＥＳＤ短絡棒を所定の場所に設け
たままＬＣＤパネルアレイを試験する方法が必要とな
る。
装着とを行うまでに、静電気の帯電を避けるようにＥＳ
Ｄ短絡棒はパネルに取りつけられたままである。短絡棒
その他の接地手段からパネルを長い間離しておくと、静
電気が帯電して、パネルの能動回路に損傷を与えること
がある。したがって、ＥＳＤ短絡棒を所定の場所に設け
たままＬＣＤパネルアレイを試験する方法が必要とな
る。
【０００５】ここで図１を参照する。典型的な能動マト
リックスＬＣＤパネルセグメント１０が画素１２のアレ
イで構成されている様子が示されている。適切な駆動線
１４とゲート線１６を同時にアドレッシングすることに
より各画素１２は起動させられる。各画素１２に駆動素
子１８が組合わされる。駆動線１４と、ゲート線１６
と、画素１２と、画素駆動素子１８とがリソグラフ法ま
たはそれに類似の方法により透明ガラス製の「能動」板
の上に付着される。画素密度が高く、駆動線とゲート線
が極めて接近し、かつ画素駆動素子の形成が複雑である
ために、製造中に欠陥が生ずる確率が高い。
リックスＬＣＤパネルセグメント１０が画素１２のアレ
イで構成されている様子が示されている。適切な駆動線
１４とゲート線１６を同時にアドレッシングすることに
より各画素１２は起動させられる。各画素１２に駆動素
子１８が組合わされる。駆動線１４と、ゲート線１６
と、画素１２と、画素駆動素子１８とがリソグラフ法ま
たはそれに類似の方法により透明ガラス製の「能動」板
の上に付着される。画素密度が高く、駆動線とゲート線
が極めて接近し、かつ画素駆動素子の形成が複雑である
ために、製造中に欠陥が生ずる確率が高い。
【０００６】高密度ＬＣＤパネルを試験する従来の方法
は、パネルアレイ内の個々の各行／列交差への接続と試
験を必要とする接触試験法を含む。そのような試験のた
めには、高密度に配置されている多数の画素素子の間に
確実に接触させるために、進歩したプローピング技術を
必要とする。高密度ＬＣＤは各色当たり６４０×４８０
個の画素を含む。３原色である赤、緑、青を有するカラ
ーパネル（「ＲＧＢ」カラーパネル）の場合には、典型
的な試験サイクルが付加接続と余分の試験時間を要す
る。必要ではあるが、試験時間と、試験に要する費用
は、大きいＬＣＤパネルアレイが商業的な成功を制約す
る要因である。より高速で、効率的な試験法が試験の費
用を低減するために必要であり、それにより、ＣＲＴお
よびその他の種類の表示装置と競合するようにＬＣＤパ
ネルの製造コストを低減する。
は、パネルアレイ内の個々の各行／列交差への接続と試
験を必要とする接触試験法を含む。そのような試験のた
めには、高密度に配置されている多数の画素素子の間に
確実に接触させるために、進歩したプローピング技術を
必要とする。高密度ＬＣＤは各色当たり６４０×４８０
個の画素を含む。３原色である赤、緑、青を有するカラ
ーパネル（「ＲＧＢ」カラーパネル）の場合には、典型
的な試験サイクルが付加接続と余分の試験時間を要す
る。必要ではあるが、試験時間と、試験に要する費用
は、大きいＬＣＤパネルアレイが商業的な成功を制約す
る要因である。より高速で、効率的な試験法が試験の費
用を低減するために必要であり、それにより、ＣＲＴお
よびその他の種類の表示装置と競合するようにＬＣＤパ
ネルの製造コストを低減する。
【０００７】
【発明が解決しようとする課題】したがって、直接的な
個々の電気的接続を必要とせず、必要な接続だけを行っ
て大型のＬＣＤパネルアレイを試験できることが望まし
い。本発明はそれを実現することを課題とするものであ
る。
個々の電気的接続を必要とせず、必要な接続だけを行っ
て大型のＬＣＤパネルアレイを試験できることが望まし
い。本発明はそれを実現することを課題とするものであ
る。
【０００８】
【課題を解決するための手段】本発明によれば、予備的
な短絡欠陥試験が終わった後で、開回路欠陥と画素欠陥
についてＬＣＤパネル等を試験する。本発明は、各短絡
棒の接触部へ試験信号を加えることにより、開回路試験
と画素試験を行う。その結果として得た表示パターンを
映像化し、その表示パターンを予測された表示パターン
と比較してパネルの欠陥を検出する。
な短絡欠陥試験が終わった後で、開回路欠陥と画素欠陥
についてＬＣＤパネル等を試験する。本発明は、各短絡
棒の接触部へ試験信号を加えることにより、開回路試験
と画素試験を行う。その結果として得た表示パターンを
映像化し、その表示パターンを予測された表示パターン
と比較してパネルの欠陥を検出する。
【０００９】また本発明の他の実施態様では、結果表示
がＴＶカメラ、ライン走査カメラその他の光学的検出器
により映像化する。それらのカメラまたは光学的検出器
は表示パネルを映像化し、結果としての映像信号をコン
ピュータへ送って処理し、検出された映像データとして
その映像信号を記憶する。コンピュータは検出された映
像データを予測された映像データと比較して、結果表示
パターンと予測された表示パターンの間に違いがあるか
どうかを判定する。短絡棒へ加えることができる試験パ
ターンの数は有限であるから、予測される表示パターン
の数も有限である。コンピュータ制御または試験信号選
択のモニタを行うことにより、コンピュータは適切な予
測される表示パターンを選択でき、したがって、検出さ
れた映像データと比較する適切な予測される映像データ
を選択できる。
がＴＶカメラ、ライン走査カメラその他の光学的検出器
により映像化する。それらのカメラまたは光学的検出器
は表示パネルを映像化し、結果としての映像信号をコン
ピュータへ送って処理し、検出された映像データとして
その映像信号を記憶する。コンピュータは検出された映
像データを予測された映像データと比較して、結果表示
パターンと予測された表示パターンの間に違いがあるか
どうかを判定する。短絡棒へ加えることができる試験パ
ターンの数は有限であるから、予測される表示パターン
の数も有限である。コンピュータ制御または試験信号選
択のモニタを行うことにより、コンピュータは適切な予
測される表示パターンを選択でき、したがって、検出さ
れた映像データと比較する適切な予測される映像データ
を選択できる。
【００１０】本発明の更に別の態様では、試験信号の順
次試験サイクルを短絡棒へ加えることにより、画素の短
絡欠陥が検出される。第１のサイクル中に、ゲート線へ
接続されている短絡棒へ能動信号が加えられ、駆動線へ
接続されている短絡棒へ別の能動信号が加えられる。そ
れから、第２のサイクル中に、駆動線へ加えられる能動
信号が非能動的信号へ切り換えられる。画素が能動的の
ままであるとすると、画素短絡欠陥が存在することにな
る。あるいは、ゲート線へ加えられる能動信号を非能動
的信号へ切り換えることができる。非能動的になる画素
は画素の短絡から生ずる。
次試験サイクルを短絡棒へ加えることにより、画素の短
絡欠陥が検出される。第１のサイクル中に、ゲート線へ
接続されている短絡棒へ能動信号が加えられ、駆動線へ
接続されている短絡棒へ別の能動信号が加えられる。そ
れから、第２のサイクル中に、駆動線へ加えられる能動
信号が非能動的信号へ切り換えられる。画素が能動的の
ままであるとすると、画素短絡欠陥が存在することにな
る。あるいは、ゲート線へ加えられる能動信号を非能動
的信号へ切り換えることができる。非能動的になる画素
は画素の短絡から生ずる。
【００１１】
【実施例】パネルの構成 いくつかの画素回路素子１２を含んでいるＬＣＤパネル
１０の断面図が示されている図１を参照する。各画素回
路素子１２に駆動線１４と、ゲート線１６と、駆動素子
１８とが組合わされる。指を組合わせたような形のパネ
ルの場所には、１本おきの駆動線がパネルの１つの境界
２０に沿って終端させられ、他の駆動線が前記境界２０
に平行に向き合う境界２４（図２）に終端させられる。
同様に、１本おきのゲート線１６が、駆動線のパネル境
界２０と２４に近接して、それらの境界に全体として直
交する１つの境界２２に沿って終端させられ、他のゲー
ト線１６が、反対側の境界２６に沿って終端させられ
る。
１０の断面図が示されている図１を参照する。各画素回
路素子１２に駆動線１４と、ゲート線１６と、駆動素子
１８とが組合わされる。指を組合わせたような形のパネ
ルの場所には、１本おきの駆動線がパネルの１つの境界
２０に沿って終端させられ、他の駆動線が前記境界２０
に平行に向き合う境界２４（図２）に終端させられる。
同様に、１本おきのゲート線１６が、駆動線のパネル境
界２０と２４に近接して、それらの境界に全体として直
交する１つの境界２２に沿って終端させられ、他のゲー
ト線１６が、反対側の境界２６に沿って終端させられ
る。
【００１２】ＬＣＤパネル１０の最後の試験中は静電放
電短絡棒が存在する。図１〜３に示されているように、
指を組んだ形のＬＣＤパネルの各縁部に４本の短絡棒２
８，３０，３２，３４が存在する。短絡棒２８は、縁部
２０に終端する駆動線１４を短絡する。短絡棒３０は、
縁部２２に終端するゲート線１６を短絡する。短絡棒３
２は、縁部２４に終端する駆動線１４を短絡する。短絡
棒３４は、縁部２６に終端するゲート線１６を短絡す
る。
電短絡棒が存在する。図１〜３に示されているように、
指を組んだ形のＬＣＤパネルの各縁部に４本の短絡棒２
８，３０，３２，３４が存在する。短絡棒２８は、縁部
２０に終端する駆動線１４を短絡する。短絡棒３０は、
縁部２２に終端するゲート線１６を短絡する。短絡棒３
２は、縁部２４に終端する駆動線１４を短絡する。短絡
棒３４は、縁部２６に終端するゲート線１６を短絡す
る。
【００１３】試験装置の構成 本発明の一実施例の試験構成３６が示されている図２を
参照する。この試験構成３６はＬＣＤパネル１０と、コ
ンピュータ装置３７と通常のｄｃパラメトリック測定器
（ＰＭＵ）３８と、ＴＶカメラ３９とを含む。最後の試
験中に、ＰＭＵ３８は、短絡棒２８，３０，３２，３４
へ加えられる試験信号を発生し、ＴＶカメラ３９はパネ
ル１０に現れる結果表示パターンを映像化する。ＴＶカ
メラ３９は、欠陥が存在するかどうかを判定するために
処理するコンピュータ装置３７へ入力される映像信号を
発生する。
参照する。この試験構成３６はＬＣＤパネル１０と、コ
ンピュータ装置３７と通常のｄｃパラメトリック測定器
（ＰＭＵ）３８と、ＴＶカメラ３９とを含む。最後の試
験中に、ＰＭＵ３８は、短絡棒２８，３０，３２，３４
へ加えられる試験信号を発生し、ＴＶカメラ３９はパネ
ル１０に現れる結果表示パターンを映像化する。ＴＶカ
メラ３９は、欠陥が存在するかどうかを判定するために
処理するコンピュータ装置３７へ入力される映像信号を
発生する。
【００１４】短絡試験手順 ＬＣＤパネル１０における短絡欠陥を検出するための試
験構成３６が示されている図２を参照する。ＬＣＤパネ
ル１０に短絡欠陥が存在するかどうかを検出するため
に、電圧信号がＰＭＵ３８により各短絡棒２８，３０，
３２，３４へ加えられ、その間に短絡棒２８，３０，３
２，３４をモニタする。あるいは、各短絡棒へ電圧信号
を順次加え、その間に残りの短絡棒をモニタすることも
できる。たとえば、短絡棒２８が電圧信号を受けている
間に短絡棒３０，３２，３４がＰＭＵ３８によりモニタ
される。ＰＭＵ３８の電流センサが、駆動線１４とゲー
ト線１６に電流が流れているかどうかを検出する。短絡
棒２８，３０，３２，３４のいずれにも電流が流れてい
ないことが電流センサにより検出されると、ＬＣＤパネ
ル１０には短絡欠陥がなく、次に開回路欠陥と欠陥画素
についての試験を行う。短絡棒のいずれか１本に電流が
流れていることが検出されると、その短絡棒に終端して
いる駆動線またはゲート線の間に短絡欠陥が存在するこ
とになる。予備短絡試験が終わると、開回路試験手順を
行う。
験構成３６が示されている図２を参照する。ＬＣＤパネ
ル１０に短絡欠陥が存在するかどうかを検出するため
に、電圧信号がＰＭＵ３８により各短絡棒２８，３０，
３２，３４へ加えられ、その間に短絡棒２８，３０，３
２，３４をモニタする。あるいは、各短絡棒へ電圧信号
を順次加え、その間に残りの短絡棒をモニタすることも
できる。たとえば、短絡棒２８が電圧信号を受けている
間に短絡棒３０，３２，３４がＰＭＵ３８によりモニタ
される。ＰＭＵ３８の電流センサが、駆動線１４とゲー
ト線１６に電流が流れているかどうかを検出する。短絡
棒２８，３０，３２，３４のいずれにも電流が流れてい
ないことが電流センサにより検出されると、ＬＣＤパネ
ル１０には短絡欠陥がなく、次に開回路欠陥と欠陥画素
についての試験を行う。短絡棒のいずれか１本に電流が
流れていることが検出されると、その短絡棒に終端して
いる駆動線またはゲート線の間に短絡欠陥が存在するこ
とになる。予備短絡試験が終わると、開回路試験手順を
行う。
【００１５】開回路および画素試験のための試験信号の組合わせ パネル１０に開回路欠陥または画素欠陥の有無を識別す
るために、それぞれの試験信号が短絡棒２８，３０，３
２，３４へ加えられる。正常な動作の下に、能動信号
を、画素１２の駆動素子１８へ接続されているゲート線
１６と駆動線１４へ駆動信号を加えることにより、画素
１２がアドレスされる。しかし、試験中は短絡棒２８，
３０，３２，３４がそれぞれ複数の駆動線またはゲート
線へ接続される。その結果、個々の画素１２はアドレス
できない。指を組んだ形のパネルに対しては、４個の試
験信号の組合わせが加えられて、予測された表示パター
ンを発生する。
るために、それぞれの試験信号が短絡棒２８，３０，３
２，３４へ加えられる。正常な動作の下に、能動信号
を、画素１２の駆動素子１８へ接続されているゲート線
１６と駆動線１４へ駆動信号を加えることにより、画素
１２がアドレスされる。しかし、試験中は短絡棒２８，
３０，３２，３４がそれぞれ複数の駆動線またはゲート
線へ接続される。その結果、個々の画素１２はアドレス
できない。指を組んだ形のパネルに対しては、４個の試
験信号の組合わせが加えられて、予測された表示パター
ンを発生する。
【００１６】下の表１は１組の試験信号と、それらの試
験信号に対応する予測された表示パターンの記述とを示
す。
験信号に対応する予測された表示パターンの記述とを示
す。
【表１】 図 SB-28 SB-30 SB-32 SB-34 予測される表示 ４ 黒 オン 黒 オン 全画素オフ ５ 白 オン 白 オン 全画素オン ６ 白 オン 黒 オン 水平ストリップ ７ 黒 オン 白 オン 逆水平ストリップ ８ 白 オン 白 オン 垂直ストリップ ９ 白 オン 白 オフ 逆垂直ストリップ １０ 白 オン 黒 オフ 碁盤目状サイクル１ １１ 黒 オフ 白 オン 碁盤目状サイクル２ １２ 白 オフ 黒 オン 逆碁盤目状サイクル１ １３ 黒 オン 白 オフ 逆碁盤目状サイクル２ ＳＢ−２８，ＳＢ−３０，ＳＢ−３２，ＳＢ−３４はそ
れぞれ短絡棒２８，３０，３２，３４に応対する。短絡
棒２８と３２へ加えられる試験信号を「白」（たとえば
論理的に高い、能動）または「黒」（たとえば論理的に
低い、非能動）と呼ぶ。短絡棒３０と３４へ加えられる
試験信号を「オン」（たとえば論理的に高い、能動）ま
たは「オフ」（たとえば論理的に低い、非能動）と呼
ぶ。白黒パネルで灰色調を得るために、黒と白に対応す
る電圧の中間の電圧レベルが駆動線短絡棒２８，３２へ
加えられる。
れぞれ短絡棒２８，３０，３２，３４に応対する。短絡
棒２８と３２へ加えられる試験信号を「白」（たとえば
論理的に高い、能動）または「黒」（たとえば論理的に
低い、非能動）と呼ぶ。短絡棒３０と３４へ加えられる
試験信号を「オン」（たとえば論理的に高い、能動）ま
たは「オフ」（たとえば論理的に低い、非能動）と呼
ぶ。白黒パネルで灰色調を得るために、黒と白に対応す
る電圧の中間の電圧レベルが駆動線短絡棒２８，３２へ
加えられる。
【００１７】図４〜図１３は、パネルアレイ１０の小さ
い部分（たとえば４×４画素）に対して表１に示されて
いる予測された表示パターンを示す。図４は、全ての画
素が非起動状態（たとえば黒）であるような予測された
表示パターンを示す。図５は全ての画素が起動状態にあ
る（たとえば白）予測された表示パターンを示す。図６
は、画素が水平ストライプを形成する予測された表示パ
ターンを示す。図７は、画素が逆垂直ストライプを形成
する予測された表示パターンを示す。図８は、画素が垂
直ストライプを形成する予測された表示パターンを示
す。図９は、画素が逆垂直ストライプを形成する予測さ
れた表示パターンを示す。図１０は、チェス板のパター
ンとして特徴づけられた予測された表示パターンを発生
するための試験サイクル１を示す。図１１は、チェス板
パターンとして特徴づけられる予測された表示パターン
を発生するための試験サイクル２を示す。図１２は、逆
チェス板パターンとして特徴づけられる予測された表示
パターンを発生するための試験サイクル１を示す。図１
３は、逆チェス板パターンとして特徴づけられる予測さ
れた表示パターンを発生するための試験サイクル２を示
す。図８〜図１２に示すパターンに対しては、パネル１
０は全て黒としてスタートする。その後で、それぞれ予
測された試験パターンを生ずるために、図示のように試
験信号が加えられる。
い部分（たとえば４×４画素）に対して表１に示されて
いる予測された表示パターンを示す。図４は、全ての画
素が非起動状態（たとえば黒）であるような予測された
表示パターンを示す。図５は全ての画素が起動状態にあ
る（たとえば白）予測された表示パターンを示す。図６
は、画素が水平ストライプを形成する予測された表示パ
ターンを示す。図７は、画素が逆垂直ストライプを形成
する予測された表示パターンを示す。図８は、画素が垂
直ストライプを形成する予測された表示パターンを示
す。図９は、画素が逆垂直ストライプを形成する予測さ
れた表示パターンを示す。図１０は、チェス板のパター
ンとして特徴づけられた予測された表示パターンを発生
するための試験サイクル１を示す。図１１は、チェス板
パターンとして特徴づけられる予測された表示パターン
を発生するための試験サイクル２を示す。図１２は、逆
チェス板パターンとして特徴づけられる予測された表示
パターンを発生するための試験サイクル１を示す。図１
３は、逆チェス板パターンとして特徴づけられる予測さ
れた表示パターンを発生するための試験サイクル２を示
す。図８〜図１２に示すパターンに対しては、パネル１
０は全て黒としてスタートする。その後で、それぞれ予
測された試験パターンを生ずるために、図示のように試
験信号が加えられる。
【００１８】指を組んだ形の単色パネルの場合には、ス
トライプ状およびチェス板状の予測された表示パターン
（図６〜図１３）は、白と黒のストライプまたはしま模
様の正方形の交番パターンとして具体化される。指を組
んだ形のカラーパネルに対しては、図６〜図１３に示す
ストライプ状またはチェス板状の予測された表示パター
ンが、人の眼には色が異なる。交番するストライプまた
は正方形として見える。しかし、画素レベルにおける実
際のパターンに黒の画素と色つきの画素が交番するパタ
ーンである。
トライプ状およびチェス板状の予測された表示パターン
（図６〜図１３）は、白と黒のストライプまたはしま模
様の正方形の交番パターンとして具体化される。指を組
んだ形のカラーパネルに対しては、図６〜図１３に示す
ストライプ状またはチェス板状の予測された表示パター
ンが、人の眼には色が異なる。交番するストライプまた
は正方形として見える。しかし、画素レベルにおける実
際のパターンに黒の画素と色つきの画素が交番するパタ
ーンである。
【００１９】画素短絡試験手順 画素短絡試験手順に従って、駆動素子１８と画素１２に
おける短絡が検出される。パネル１０の好適な実施例に
従って、各駆動素子１８はゲートと、ドレインとソース
とを有する電界効果トランジスタ（ＦＥＴ）である。ゲ
ートはゲート線１６へ結合され、ソースは駆動線１４へ
結合され、ドレインは画素１２へ結合される。ゲートか
らソースへの交差短絡の試験は予備短絡試験中に行われ
る。ゲートドレイン間の短絡試験は、予備短絡試験中、
または最後の開回路および画素欠陥試験中に行われる。
おける短絡が検出される。パネル１０の好適な実施例に
従って、各駆動素子１８はゲートと、ドレインとソース
とを有する電界効果トランジスタ（ＦＥＴ）である。ゲ
ートはゲート線１６へ結合され、ソースは駆動線１４へ
結合され、ドレインは画素１２へ結合される。ゲートか
らソースへの交差短絡の試験は予備短絡試験中に行われ
る。ゲートドレイン間の短絡試験は、予備短絡試験中、
または最後の開回路および画素欠陥試験中に行われる。
【００２０】駆動素子のゲートとドレイン間の短絡を検
出するために、試験信号を加えて図４に示す全部黒の表
示パターンを生じさせる。そのような試験信号が加えら
れている間にいずれかの画素１２が起動されたとする
と、その画素の駆動素子１８に短絡が存在する。
出するために、試験信号を加えて図４に示す全部黒の表
示パターンを生じさせる。そのような試験信号が加えら
れている間にいずれかの画素１２が起動されたとする
と、その画素の駆動素子１８に短絡が存在する。
【００２１】画素１２自体の短絡を試験するために、図
５の全起動（たとえば全部白）表示パターンに対応する
第１のサイクル中に試験信号が加えられる。次に、第２
の試験サイクル中に、短絡棒３０，３４における試験信
号がオフにされる。いずれかの画素が起動したままであ
れば、それらの画素には短絡欠陥がある。
５の全起動（たとえば全部白）表示パターンに対応する
第１のサイクル中に試験信号が加えられる。次に、第２
の試験サイクル中に、短絡棒３０，３４における試験信
号がオフにされる。いずれかの画素が起動したままであ
れば、それらの画素には短絡欠陥がある。
【００２２】開回路欠陥試験 開回路欠陥を試験するために、表１に示す（「全画素オ
フ」試験信号の組合わせを除く）１つまたは複数の試験
信号の組合わせが短絡棒２８，３０，３２，３４へ加え
られる結果表示パターンを生ずる。開回路欠陥があるな
らば、結果表示パターンは予測された対応する表示パタ
ーンとは異なる。たとえば、駆動線１４に沿う開回路
は、その開回路部以後においてその駆動線１４へ結合さ
れている全ての画素１２は起動させられなくなる。その
結果、完全に起動している予測された表示パターン（図
５）に対しては、非起動画素１２の線部分が、起動して
いる画素１２が現れるべき場所に現れる。
フ」試験信号の組合わせを除く）１つまたは複数の試験
信号の組合わせが短絡棒２８，３０，３２，３４へ加え
られる結果表示パターンを生ずる。開回路欠陥があるな
らば、結果表示パターンは予測された対応する表示パタ
ーンとは異なる。たとえば、駆動線１４に沿う開回路
は、その開回路部以後においてその駆動線１４へ結合さ
れている全ての画素１２は起動させられなくなる。その
結果、完全に起動している予測された表示パターン（図
５）に対しては、非起動画素１２の線部分が、起動して
いる画素１２が現れるべき場所に現れる。
【００２３】図３は駆動線１４ｅにおける開回路欠陥５
２を示す。開回路欠陥５２の左の画素５４が、駆動線１
４ｅに沿って短絡棒２８から加えられた試験信号を受け
る。開回路欠陥５２の右の画素５６が、線１４ｅに沿う
試験信号を受けることができない。したがって、その画
素５６は起動しない。
２を示す。開回路欠陥５２の左の画素５４が、駆動線１
４ｅに沿って短絡棒２８から加えられた試験信号を受け
る。開回路欠陥５２の右の画素５６が、線１４ｅに沿う
試験信号を受けることができない。したがって、その画
素５６は起動しない。
【００２４】別の実施例に従って、図５の予測された表
示パターン（全画素が起動）に対応して試験信号が加え
られる。いずれかの画素が起動しないと、開回路欠陥が
存在することになる。起動しない画素が図３を参照して
述べた線区間を形成するものとすると、対応する駆動線
またはゲート線に開回路が存在する。分離されている場
所（たとえば、線区間でない）に起動しない画素がある
ものとすると、起動しない各画素に開回路が存在する。
示パターン（全画素が起動）に対応して試験信号が加え
られる。いずれかの画素が起動しないと、開回路欠陥が
存在することになる。起動しない画素が図３を参照して
述べた線区間を形成するものとすると、対応する駆動線
またはゲート線に開回路が存在する。分離されている場
所（たとえば、線区間でない）に起動しない画素がある
ものとすると、起動しない各画素に開回路が存在する。
【００２５】結果表示パターンの映像化と処理 開回路試験と画素欠陥試験に対して、欠陥が存在しない
時の予測された表示パターンに結果表示パターンが対応
する。しかし、結果表示パターンが予測された表示パタ
ーンに対応しなければ、欠陥が存在する。
時の予測された表示パターンに結果表示パターンが対応
する。しかし、結果表示パターンが予測された表示パタ
ーンに対応しなければ、欠陥が存在する。
【００２６】好適な実施例に従って、結果表示パターン
がＴＶカメラ３９で映像化されてから、処理のためにコ
ンピュータ装置３７へ送られる。典型的には、ＴＶカメ
ラ３９はアナログビデオ信号を発生する。それらのビデ
オ信号は、ＴＶカメラ３９の所、コンピュータ装置３７
の所、またはＴＶカメラ３９とコンピュータ装置３７の
間、に設けられているアナログーデジタル変換器（図示
せず）によりデジタル映像信号へ変換される。そのデジ
タル映像信号はコンピュータ装置３７において、予測さ
れた映像データと比較されることにより処理される。予
測された映像データは予測された表示パターンに従って
決定される。
がＴＶカメラ３９で映像化されてから、処理のためにコ
ンピュータ装置３７へ送られる。典型的には、ＴＶカメ
ラ３９はアナログビデオ信号を発生する。それらのビデ
オ信号は、ＴＶカメラ３９の所、コンピュータ装置３７
の所、またはＴＶカメラ３９とコンピュータ装置３７の
間、に設けられているアナログーデジタル変換器（図示
せず）によりデジタル映像信号へ変換される。そのデジ
タル映像信号はコンピュータ装置３７において、予測さ
れた映像データと比較されることにより処理される。予
測された映像データは予測された表示パターンに従って
決定される。
【００２７】短絡棒２８，３０，３２，３４へ試験信号
が加えられている間に、結果表示パターンがＴＶカメラ
３９により映像化される。結果映像信号がデジタル映像
データへ変換されてから、コンピュータ装置３７におい
て処理され、記憶される。コンピュータ装置３７は検出
された映像データを処理して、結果表示パターンが予測
された表示パターンに一致するかどうかを判定する。コ
ンピュータ装置３７は、検出された映像データのどれが
予測された映像データと異なるかを識別して、結果表示
パターンと予測された表示パターンを違いを決定する。
が加えられている間に、結果表示パターンがＴＶカメラ
３９により映像化される。結果映像信号がデジタル映像
データへ変換されてから、コンピュータ装置３７におい
て処理され、記憶される。コンピュータ装置３７は検出
された映像データを処理して、結果表示パターンが予測
された表示パターンに一致するかどうかを判定する。コ
ンピュータ装置３７は、検出された映像データのどれが
予測された映像データと異なるかを識別して、結果表示
パターンと予測された表示パターンを違いを決定する。
【００２８】図１４は本発明の一実施例に従って開回路
および画素欠陥の最後の試験を行う手順を示す流れ図で
ある。まず、ステップ６０において、試験シーケンス
（すなわち、メモリに記憶されている標準シーケンスま
たはオペレータにより定められるシーケンス）が検索さ
れる。次に、ステップ６２において、短絡棒２８，３
０，３２，３４へ試験信号を加えることをＰＭＵ３８に
合図することにより第１の試験が行われる。ステップ６
４において、コンピュータ装置３７はパネル１０を映像
化することをＴＶカメラ３９に合図する。そうするとＴ
Ｖカメラは結果表示パターンを映像化して、検出された
映像データをコンピュータ装置３７へ送る。ステップ６
６において、コンピュータ装置は検出された映像データ
を受けるのを待つ。それから、コンピュータ装置３７
は、ステップ６８において、検出された映像データを、
メモリに記憶されている所定の予測された映像データと
比較する。比較に用いられる予測された映像データは、
実現される特定の試験に従って定められる。比較された
データ間に何らかの違いがあると、パネルアレイ１０に
は欠陥があることになる。ステップ７０において、コン
ピュータ装置３７は各不一致の場所を決定する。違いを
処理し、線区間（したがって開かれている駆動線または
ゲート線）または個々の画素（したがって、開回路画素
欠陥、または全て黒の予測された表示、短絡画素、ある
いは画素駆動素子欠陥）を識別する。ステップ７２にお
いて別の試験が開始される。
および画素欠陥の最後の試験を行う手順を示す流れ図で
ある。まず、ステップ６０において、試験シーケンス
（すなわち、メモリに記憶されている標準シーケンスま
たはオペレータにより定められるシーケンス）が検索さ
れる。次に、ステップ６２において、短絡棒２８，３
０，３２，３４へ試験信号を加えることをＰＭＵ３８に
合図することにより第１の試験が行われる。ステップ６
４において、コンピュータ装置３７はパネル１０を映像
化することをＴＶカメラ３９に合図する。そうするとＴ
Ｖカメラは結果表示パターンを映像化して、検出された
映像データをコンピュータ装置３７へ送る。ステップ６
６において、コンピュータ装置は検出された映像データ
を受けるのを待つ。それから、コンピュータ装置３７
は、ステップ６８において、検出された映像データを、
メモリに記憶されている所定の予測された映像データと
比較する。比較に用いられる予測された映像データは、
実現される特定の試験に従って定められる。比較された
データ間に何らかの違いがあると、パネルアレイ１０に
は欠陥があることになる。ステップ７０において、コン
ピュータ装置３７は各不一致の場所を決定する。違いを
処理し、線区間（したがって開かれている駆動線または
ゲート線）または個々の画素（したがって、開回路画素
欠陥、または全て黒の予測された表示、短絡画素、ある
いは画素駆動素子欠陥）を識別する。ステップ７２にお
いて別の試験が開始される。
【００２９】一実施例に従って、３種類の試験が行われ
る。第１に、図４の全て黒のパターンに対応して試験信
号が加えられる。予測された表示からのどのような違い
も短絡画素駆動素子に対応する。第２に、図５の全て起
動されている予測された表示パターンに対応して試験信
号が加えられる。予測された表示パターンからのどのよ
うな違いも、違いのパターンに応じて、開回路駆動線、
ゲート線、または画素に対応する。第３に、図５の全て
起動の予測された表示パターンに対応して試験信号が加
えられる第１のサイクルと、続いて駆動線が非起動状態
にされる第２のサイクルとの２サイクル試験が行われ
る。第２のサイクルの後の予測された表示は全部黒の表
示パターンである。どのような違いも起動している画素
の短絡に対応する。
る。第１に、図４の全て黒のパターンに対応して試験信
号が加えられる。予測された表示からのどのような違い
も短絡画素駆動素子に対応する。第２に、図５の全て起
動されている予測された表示パターンに対応して試験信
号が加えられる。予測された表示パターンからのどのよ
うな違いも、違いのパターンに応じて、開回路駆動線、
ゲート線、または画素に対応する。第３に、図５の全て
起動の予測された表示パターンに対応して試験信号が加
えられる第１のサイクルと、続いて駆動線が非起動状態
にされる第２のサイクルとの２サイクル試験が行われ
る。第２のサイクルの後の予測された表示は全部黒の表
示パターンである。どのような違いも起動している画素
の短絡に対応する。
【００３０】他の予測された表示パターン（すなわち、
図６〜図１３に示されているもの、または明らかには述
べない試験信号の組み合わせからの他のパターン）に対
応する試験信号が加えられる他の試験を行うこともでき
る。
図６〜図１３に示されているもの、または明らかには述
べない試験信号の組み合わせからの他のパターン）に対
応する試験信号が加えられる他の試験を行うこともでき
る。
【００３１】検出された映像データ群 結果表示パターンを映像化するために用いられるＴＶカ
メラ３９または他の光学的検出器は、パネルアレイ１０
またはそれの一部を走査する。ＴＶカメラ３９の解像力
またはデジタルサンプリングは、「ｎ」を１より大きい
として、１対１の基準またはｎ対１の基準でパネルの画
素に対応させることができる。典型的には、検出された
映像データの群が１つの画素に対応する。したがって、
検出された映像データに対する群のサイズを１（たとえ
ば、１画素当たり１つのメモリデータ項目）またはそれ
より大きく（たとえば、１画素当たり数メモリデータ項
目）にできる。１画素当たり数データ項目の群化のため
に、１つの画素に対応する全てのデータ項目が加え合わ
されて、画素の輝度に対応する値を生ずる。各輝度和
が、加えられた試験信号が黒い画素、白い画素または中
間の灰色画素に対応するかどうかに従って、ＬＣＤパネ
ルアレイに対する仕様限度と比較される。したがって、
灰色調試験を、予測された表示パターンデータとの比較
の一部として行うこともできる。カラーパネルの場合に
は、色画素の輝度だけでなく色も比較される。
メラ３９または他の光学的検出器は、パネルアレイ１０
またはそれの一部を走査する。ＴＶカメラ３９の解像力
またはデジタルサンプリングは、「ｎ」を１より大きい
として、１対１の基準またはｎ対１の基準でパネルの画
素に対応させることができる。典型的には、検出された
映像データの群が１つの画素に対応する。したがって、
検出された映像データに対する群のサイズを１（たとえ
ば、１画素当たり１つのメモリデータ項目）またはそれ
より大きく（たとえば、１画素当たり数メモリデータ項
目）にできる。１画素当たり数データ項目の群化のため
に、１つの画素に対応する全てのデータ項目が加え合わ
されて、画素の輝度に対応する値を生ずる。各輝度和
が、加えられた試験信号が黒い画素、白い画素または中
間の灰色画素に対応するかどうかに従って、ＬＣＤパネ
ルアレイに対する仕様限度と比較される。したがって、
灰色調試験を、予測された表示パターンデータとの比較
の一部として行うこともできる。カラーパネルの場合に
は、色画素の輝度だけでなく色も比較される。
【００３２】以上、本発明の好適な実施例について説明
したが、別の実施例、種々の変更および均等物を使用で
きる。たとえば、表示パターンの映像化のための装置と
してＴＶカメラ３９を説明したが、ビデオカメラ、線走
査カメラ、その他の光学的検出装置を使用できる。
したが、別の実施例、種々の変更および均等物を使用で
きる。たとえば、表示パターンの映像化のための装置と
してＴＶカメラ３９を説明したが、ビデオカメラ、線走
査カメラ、その他の光学的検出装置を使用できる。
【図１】ＬＣＤパネルアレイの一部を示すブロック図で
ある。
ある。
【図２】本発明の一実施例に従って図１のＬＣＤパネル
を試験するための試験構成のブロック図である。
を試験するための試験構成のブロック図である。
【図３】開回路欠陥を示す図１のＬＣＤパネルのブロッ
ク図である。
ク図である。
【図４〜図１３】予測された表示パターンの例を示す。
【図１４】開回路および画素欠陥試験の最後の試験を実
現する流れ図である。
現する流れ図である。
２８，３０，３２，３４ 短絡棒 ３７ コンピュータ装置 ３８ ＰＭＵ ３９ ＴＶカメラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーブン・バートン アメリカ合衆国 94024 カリフォルニ ア州・ロス アルトス・トウパー アヴ ェニュ・1455 (58)調査した分野(Int.Cl.7，ＤＢ名) G01M 11/00 - 11/02 G02F 1/13,1/137
Claims (8)
- 【請求項１】 第１の向きに向けられた複数の駆動線
と、第１の向きに対して全体として直交する第２の向き
に向けられて行／列交差を生ずる複数のゲート線とを有
する液晶表示（ＬＣＤ）の第１の縁部に沿って終端する
各駆動線は第１の短絡手段により一緒に短絡され、上記
パネルの第２の縁部に沿って終端する各ゲート線は第２
の短絡手段により一緒に短絡される、ＬＣＤパネルを試
験する方法において、 前記第１の短絡手段へ第１の試験信号を加え、前記第２
の短絡手段へ第２の試験信号を加えて、第１の結果表示
パターンを発生させる過程と、 前記第１の結果表示パターンを予測される表示パターン
と比較する過程と、 を備え、結果表示パターンと予測された表示パターンの
違いから、パネルの欠陥を知ることを特徴とするＬＣＤ
パネルを試験する方法。 - 【請求項２】 請求項１記載の方法において、前記第１
の結果表示パターンの一部を映像化して検出された映像
データを生ずる過程を更に備え、前記比較過程は、前記
検出された映像データを予測された映像データと比較す
ることにより前記検出された映像を処理し、検出された
映像データと予測された映像データとの違いがパネルの
欠陥から生ずるＬＣＤパネルを試験する方法。 - 【請求項３】 第１の向きに向けられた複数の駆動線
と、第１の向きに対して全体として直交する第２の向き
に向けられて行／列交差を生ずる複数のゲート線とを有
する液晶表示（ＬＣＤ）パネルの第１の縁部に沿って終
端する各駆動線は第１の短絡手段により一緒に短絡さ
れ、上記パネルの第１の縁部に向き合う第２の縁部に沿
って終端する各駆動線は第２の短絡手段により一緒に短
絡され、上記パネルの第３の縁部に沿って終端する各ゲ
ート線は第３の短絡手段により一緒に短絡され、上記パ
ネルの第４の縁部に沿って終端する各ゲート線は第４の
短絡手段により一緒に短絡される、ＬＣＤパネルを試験
する方法において、 前記第１の短絡手段へ第１の試験信号を加え、前記第２
の短絡手段へ第２の試験信号を加え、前記第３の短絡手
段へ第３の試験信号を加え、前記第４の短絡手段へ第４
の試験信号を加えて、結果表示パターンを発生させる過
程と、 を備え、結果表示パターンと予測された表示パターンの
違いから、パネルの欠陥を知ることを特徴とするＬＣＤ
パネルを試験する方法。 - 【請求項４】 請求項３記載の方法において、前記結果
表示パターンの１部を映像化して検出された映像データ
を生ずる過程を更に備え、前記比較過程は、前記検出さ
れた映像データを予測された映像データと比較すること
により前記検出された映像を処理し、検出された映像デ
ータと予測された映像データとの違いがパネルの欠陥か
ら生ずるＬＣＤパネルを試験する方法。 - 【請求項５】 第１の向きに向けられた複数の駆動線
と、第１の向きに対して全体として直交する第２の向き
に向けられて行／列交差を生ずる複数のゲート線とを有
する液晶表示（ＬＣＤ）パネルであって、パネルの第１
の縁部に沿って終端する各駆動線は第１の短絡手段によ
り一緒に短絡され、パネルの第２の縁部に沿って終端す
る各ゲート線は第２の短絡手段により一緒に短絡され
る、ＬＣＤパネルを試験する装置において、 前記第１の短絡手段へ第１の試験信号を加え、前記第２
の短絡手段へ第２の試験信号を加えて、結果表示パター
ンを発生させる手段と、 前記結果表示パターンを映像化して検出された映像デー
タを生ずる手段と、 検出された映像データを予測された映像データと比較す
る手段と、 を備え、パネルの欠陥が検出された映像データと予測さ
れた映像データの違いをもたらすＬＣＤパネルを試験す
る装置。 - 【請求項６】 第１の向きに向けられた複数の駆動線を
１本おきに第１の駆動線グループと第２の駆動線グルー
プとし、第１の向きに対して全体として直交する第２の
向きに向けられて行／列交差を生ずる複数のゲート線を
１本おきに第１のゲート線グループと第２のゲート線グ
ループとした液晶表示（ＬＣＤ）パネルであって、パネ
ルの第１の縁部に沿って終端する前記第１の駆動線グル
ープは第１の短絡手段により一緒に短絡され、前記パネ
ルの第１の縁部に対向する第２の縁部に沿って終端する
前記第２の駆動線グループは第２の短絡手段により一緒
に短絡され、パネルの第３の縁部に沿って終端する前記
第１のゲート線グループは第３の短絡手段により一緒に
短絡され、前記パネルの第３の縁部に対向する第４の縁
部に沿って終端する前記第２のゲート線グループは第４
の短絡手段により一緒に短絡される、ＬＣＤパネルを試
験する装置において、前記第１の短絡手段へ第１の試験信号を、前記第２の短
絡手段へ第２の試験信号を、前記第３の短絡手段へ第３
の試験信号を、前記第４の短絡手段へ第４の試験信号を
加えて結果表示パターンを発生させる手段と、 前記結果表示パターンを映像化して検出された映像デー
タを生ずる手段と、 検出された映像データを予測された映像データと比較す
る手段と、 を備え、パネルの欠陥が検出された映像データと予測さ
れた映像データの違いをもたらす ＬＣＤパネルを試験す
る装置。 - 【請求項７】 請求項６記載の装置において、前記第
１、第２、第３及び第４の試験信号を加えて、前記各駆
動線と各ゲート線の交差部にある画素群を全起動状態と
する第１の試験サイクルと、この第１の試験サイクルに
引き続いて前記第３の試験信号と前記第４の試験信号の
みを前記画素群を非起動状態とする非能動的なものとす
る第２の試験サイクルとを設け、該第２の試験サイクル
中に検出された映像データと予測された映像データの違
いが該第２の試験サイクル中の起動画素の短絡欠陥を意
味するＬＣＤパネルを試験する装置。 - 【請求項８】 請求項６記載の装置において、前記第
１、第２、第３及び第４の試験信号を加えて、前記各駆
動線と各ゲート線の交差部にある画素群を全起動状態と
した際の前記検出された映像データと予測された映像デ
ータの違いがパネルの開回路欠陥を意味するＬＣＤパネ
ルを試験する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US621,190 | 1990-11-30 | ||
| US07/621,190 US5081687A (en) | 1990-11-30 | 1990-11-30 | Method and apparatus for testing LCD panel array prior to shorting bar removal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0626988A JPH0626988A (ja) | 1994-02-04 |
| JP3292990B2 true JP3292990B2 (ja) | 2002-06-17 |
Family
ID=24489121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20623491A Expired - Fee Related JP3292990B2 (ja) | 1990-11-30 | 1991-07-24 | Ｌｃｄパネルを試験する方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5081687A (ja) |
| JP (1) | JP3292990B2 (ja) |
| IE (1) | IE914093A1 (ja) |
| WO (1) | WO1992009974A1 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04208834A (ja) * | 1990-12-04 | 1992-07-30 | Ezel Inc | 液晶パネルの検査方法 |
| US5235272A (en) * | 1991-06-17 | 1993-08-10 | Photon Dynamics, Inc. | Method and apparatus for automatically inspecting and repairing an active matrix LCD panel |
| JPH055709A (ja) * | 1991-06-27 | 1993-01-14 | Matsushita Electric Ind Co Ltd | 画面検査装置 |
| CN1065051C (zh) * | 1992-08-13 | 2001-04-25 | 卡西欧计算机公司 | 薄膜晶体管阵列及使用该阵列的液晶显示器 |
| US5532615A (en) | 1992-11-25 | 1996-07-02 | Sharp Kabushiki Kaisha | Inspecting method, inspecting apparatus, and defect correcting method |
| IL108974A (en) * | 1994-03-14 | 1999-11-30 | Orbotech Ltd | Device and method for testing a display panel |
| US7619810B2 (en) * | 1994-05-05 | 2009-11-17 | Idc, Llc | Systems and methods of testing micro-electromechanical devices |
| JP2672260B2 (ja) * | 1994-06-07 | 1997-11-05 | トーケン工業株式会社 | Ｔｆｔ−ｌｃｄの検査方法 |
| US5912653A (en) * | 1994-09-15 | 1999-06-15 | Fitch; Stephan J. | Garment with programmable video display unit |
| US5754678A (en) * | 1996-01-17 | 1998-05-19 | Photon Dynamics, Inc. | Substrate inspection apparatus and method |
| JPH09326026A (ja) * | 1996-06-07 | 1997-12-16 | Advantest Corp | 画像処理方法及び画像処理装置 |
| US6009187A (en) * | 1996-12-02 | 1999-12-28 | Motorola, Inc. | Wafer prober having an emissive display inspection system and method of use |
| US6714670B1 (en) * | 1998-05-20 | 2004-03-30 | Cognex Corporation | Methods and apparatuses to determine the state of elements |
| JP3815131B2 (ja) * | 1999-08-12 | 2006-08-30 | セイコーエプソン株式会社 | 表示ユニット及びそれを用いた電子機器並びに表示ユニットの検査方法 |
| KR100724745B1 (ko) * | 2000-09-30 | 2007-06-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 검사방법 |
| GB2368635B (en) * | 2000-11-01 | 2004-12-22 | Nokia Mobile Phones Ltd | Testing an image display device |
| WO2003063118A2 (en) * | 2002-01-23 | 2003-07-31 | Koninklijke Philips Electronics N.V. | Addressing cells of a display panel |
| KR100817131B1 (ko) * | 2002-03-15 | 2008-03-27 | 엘지.필립스 엘시디 주식회사 | 액정 패널의 검사 장치 및 그 방법 |
| DE10227332A1 (de) * | 2002-06-19 | 2004-01-15 | Akt Electron Beam Technology Gmbh | Ansteuervorrichtung mit verbesserten Testeneigenschaften |
| US7330583B2 (en) * | 2002-08-19 | 2008-02-12 | Photon Dynamics, Inc. | Integrated visual imaging and electronic sensing inspection systems |
| US6987400B2 (en) * | 2003-05-20 | 2006-01-17 | Panelvision Technologies | Testing flat panel display plates using high frequency AC signals |
| CN100390551C (zh) * | 2003-09-27 | 2008-05-28 | 统宝光电股份有限公司 | 平面显示器的测试装置及其操作方法 |
| US6833717B1 (en) * | 2004-02-12 | 2004-12-21 | Applied Materials, Inc. | Electron beam test system with integrated substrate transfer module |
| US7355418B2 (en) * | 2004-02-12 | 2008-04-08 | Applied Materials, Inc. | Configurable prober for TFT LCD array test |
| US7319335B2 (en) * | 2004-02-12 | 2008-01-15 | Applied Materials, Inc. | Configurable prober for TFT LCD array testing |
| US20060038554A1 (en) * | 2004-02-12 | 2006-02-23 | Applied Materials, Inc. | Electron beam test system stage |
| US20050286753A1 (en) * | 2004-06-25 | 2005-12-29 | Triant Technologies Inc. | Automated inspection systems and methods |
| US7359066B2 (en) * | 2004-09-27 | 2008-04-15 | Idc, Llc | Electro-optical measurement of hysteresis in interferometric modulators |
| US7415186B2 (en) * | 2004-09-27 | 2008-08-19 | Idc, Llc | Methods for visually inspecting interferometric modulators for defects |
| CN101006491A (zh) * | 2004-09-27 | 2007-07-25 | Idc公司 | 测量和建模显示器中的功率消耗 |
| US7317325B2 (en) * | 2004-12-09 | 2008-01-08 | Applied Materials, Inc. | Line short localization in LCD pixel arrays |
| US7535238B2 (en) * | 2005-04-29 | 2009-05-19 | Applied Materials, Inc. | In-line electron beam test system |
| US20060273815A1 (en) * | 2005-06-06 | 2006-12-07 | Applied Materials, Inc. | Substrate support with integrated prober drive |
| KR101129438B1 (ko) * | 2005-06-10 | 2012-03-27 | 삼성전자주식회사 | 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법 |
| US7714589B2 (en) * | 2005-11-15 | 2010-05-11 | Photon Dynamics, Inc. | Array test using the shorting bar and high frequency clock signal for the inspection of TFT-LCD with integrated driver IC |
| US7582952B2 (en) * | 2006-02-21 | 2009-09-01 | Qualcomm Mems Technologies, Inc. | Method for providing and removing discharging interconnect for chip-on-glass output leads and structures thereof |
| TWI323788B (en) * | 2006-03-14 | 2010-04-21 | Applied Materials Inc | Method to reduce cross talk in a multi column e-beam test system |
| WO2007120452A1 (en) | 2006-04-04 | 2007-10-25 | Dolby Laboratories Licensing Corporation | Audio signal loudness measurement and modification in the mdct domain |
| US7941237B2 (en) * | 2006-04-18 | 2011-05-10 | Multibeam Corporation | Flat panel display substrate testing system |
| US7786742B2 (en) * | 2006-05-31 | 2010-08-31 | Applied Materials, Inc. | Prober for electronic device testing on large area substrates |
| US7602199B2 (en) * | 2006-05-31 | 2009-10-13 | Applied Materials, Inc. | Mini-prober for TFT-LCD testing |
| US7388704B2 (en) * | 2006-06-30 | 2008-06-17 | Qualcomm Mems Technologies, Inc. | Determination of interferometric modulator mirror curvature and airgap variation using digital photographs |
| US7545556B2 (en) * | 2006-12-21 | 2009-06-09 | Qualcomm Mems Technologies, Inc. | Method and apparatus for measuring the force of stiction of a membrane in a MEMS device |
| US20080251019A1 (en) * | 2007-04-12 | 2008-10-16 | Sriram Krishnaswami | System and method for transferring a substrate into and out of a reduced volume chamber accommodating multiple substrates |
| KR101340999B1 (ko) * | 2007-04-24 | 2013-12-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
| US20090201282A1 (en) * | 2008-02-11 | 2009-08-13 | Qualcomm Mems Technologies, Inc | Methods of tuning interferometric modulator displays |
| WO2009102581A1 (en) * | 2008-02-11 | 2009-08-20 | Qualcomm Mems Technologies, Inc. | Impedance sensing to determine pixel state in a passively addressed display array |
| US9035673B2 (en) * | 2010-01-25 | 2015-05-19 | Palo Alto Research Center Incorporated | Method of in-process intralayer yield detection, interlayer shunt detection and correction |
| JP5624133B2 (ja) * | 2010-06-04 | 2014-11-12 | パナソニック株式会社 | 発光表示パネルの輝度測定方法 |
| US8995747B2 (en) * | 2010-07-29 | 2015-03-31 | Sharp Laboratories Of America, Inc. | Methods, systems and apparatus for defect detection and classification |
| CN103926772B (zh) * | 2013-10-07 | 2018-01-23 | 上海天马微电子有限公司 | Tft阵列基板、显示面板和显示装置 |
| CN103728515B (zh) * | 2013-12-31 | 2017-01-18 | 深圳市华星光电技术有限公司 | 一种针对密集布线的阵列基板的线路检测设备和检测方法 |
| CN103871341A (zh) * | 2014-03-19 | 2014-06-18 | 深圳市华星光电技术有限公司 | 一种测试电路及显示面板 |
| CN104181373B (zh) * | 2014-07-23 | 2017-08-08 | 武汉精测电子技术股份有限公司 | OLED的ShortingBar电压输出自动化采集方法及装置 |
| CN106504687B (zh) * | 2016-12-16 | 2018-04-03 | 惠科股份有限公司 | 显示面板的检测方法和显示面板的检测*** |
| KR102471042B1 (ko) * | 2017-11-17 | 2022-11-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 불량 검출 방법 |
| CN109377922B (zh) * | 2018-09-26 | 2022-03-08 | 京东方科技集团股份有限公司 | 用于微发光二极管基板的线路检测治具及方法 |
| CN109119043A (zh) * | 2018-09-30 | 2019-01-01 | 惠科股份有限公司 | 显示面板及其驱动方法、显示装置 |
| CN115167021B (zh) * | 2022-08-05 | 2023-07-25 | 苏州华星光电技术有限公司 | 显示面板的检测方法及检测装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4368523A (en) | 1979-12-20 | 1983-01-11 | Tokyo Shibaura Denki Kabushiki Kaisha | Liquid crystal display device having redundant pairs of address buses |
| US4368823A (en) * | 1981-03-02 | 1983-01-18 | Beckwith Irwin W | Hanging necktie holder |
| US4507605A (en) | 1982-05-17 | 1985-03-26 | Testamatic, Incorporated | Method and apparatus for electrical and optical inspection and testing of unpopulated printed circuit boards and other like items |
| US4631576A (en) * | 1984-11-13 | 1986-12-23 | Hazeltine Corporation | Nonuniformity correction system for color CRT display |
| US4776022A (en) | 1985-04-09 | 1988-10-04 | Aoi Systems, Inc. | System for printed circuit board defect detection |
| US4825201A (en) * | 1985-10-01 | 1989-04-25 | Mitsubishi Denki Kabushiki Kaisha | Display device with panels compared to form correction signals |
| US4819038A (en) | 1986-12-22 | 1989-04-04 | Ibm Corporation | TFT array for liquid crystal displays allowing in-process testing |
| US4820222A (en) * | 1986-12-31 | 1989-04-11 | Alphasil, Inc. | Method of manufacturing flat panel backplanes including improved testing and yields thereof and displays made thereby |
| EP0299432B1 (en) | 1987-07-13 | 1994-06-08 | Hamamatsu Photonics K.K. | A voltage detecting device |
| KR960006869B1 (ko) | 1987-09-02 | 1996-05-23 | 도오교오 에레구토론 가부시끼가이샤 | 프로우브 장치에 의한 전기특성 검사방법 |
| US4870357A (en) * | 1988-06-03 | 1989-09-26 | Apple Computer, Inc. | LCD error detection system |
| US5017755A (en) | 1988-10-26 | 1991-05-21 | Kabushiki Kaisha Toshiba | Method of repairing liquid crystal display and apparatus using the method |
| US5073754A (en) * | 1990-07-24 | 1991-12-17 | Photon Dynamics, Inc. | Method and apparatus for testing LCD panel array using a magnetic field sensor |
-
1990
- 1990-11-30 US US07/621,190 patent/US5081687A/en not_active Ceased
-
1991
- 1991-07-24 JP JP20623491A patent/JP3292990B2/ja not_active Expired - Fee Related
- 1991-11-22 WO PCT/US1991/008797 patent/WO1992009974A1/en unknown
- 1991-11-25 IE IE409391A patent/IE914093A1/en not_active Application Discontinuation
-
2000
- 2000-12-18 US US09/741,713 patent/USRE37847E1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| USRE37847E1 (en) | 2002-09-17 |
| IE914093A1 (en) | 1992-06-03 |
| US5081687A (en) | 1992-01-14 |
| WO1992009974A1 (en) | 1992-06-11 |
| JPH0626988A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3292990B2 (ja) | Ｌｃｄパネルを試験する方法および装置 | |
| JPH0626987A (ja) | Ｌｃｄパネルにおける交差短絡欠陥の位置を決定する方法および装置 | |
| US5285150A (en) | Method and apparatus for testing LCD panel array | |
| US9898944B2 (en) | Detecting circuit, detecting method and display device | |
| JP3190238B2 (ja) | アクティブマトリクス液晶パネルの欠陥検出方法 | |
| KR101587291B1 (ko) | 액정 스크린에서 이미지 결함을 검출하는 집적 방법 | |
| US20180188864A1 (en) | Touch display screen testing method and touch display screen testing device | |
| WO2014190639A1 (zh) | 用于显示面板的线类不良的检测方法和检测装置 | |
| WO2015014065A1 (zh) | 检测信号线和修复线的短路的方法 | |
| JP3290602B2 (ja) | 液晶表示装置の検査方法および液晶表示装置 | |
| JP2002258231A (ja) | 液晶表示基板、情報端末装置、液晶表示基板検査装置、液晶表示基板検査方法、およびプログラム | |
| CN115167021A (zh) | 显示面板的检测方法及检测装置 | |
| JP3210234B2 (ja) | 液晶表示パネルの製造方法 | |
| JP3492203B2 (ja) | 液晶表示装置 | |
| JPH06201516A (ja) | 液晶パネル用疑似欠陥発生装置 | |
| CN107966840B (zh) | 一种液晶面板不良像素点的检测方法 | |
| JP3177702B2 (ja) | 液晶表示装置の検査方法 | |
| JP3302623B2 (ja) | アクティブマトリックス型液晶パネルの検査方法 | |
| JP3485166B2 (ja) | 液晶表示装置の検査方法および検査装置 | |
| JPH08297300A (ja) | カラー液晶表示装置 | |
| KR20050053407A (ko) | 액정표시장치용 어레이기판 | |
| JPS61212883A (ja) | アクテイブマトリクス液晶表示装置 | |
| KR20060082917A (ko) | 검사 장치 | |
| JPH08313396A (ja) | 液晶パネルの検査方法 | |
| JP2002258232A (ja) | 液晶表示装置の検査方法及び検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |