JPH06202155A - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法

Info

Publication number
JPH06202155A
JPH06202155A JP34920392A JP34920392A JPH06202155A JP H06202155 A JPH06202155 A JP H06202155A JP 34920392 A JP34920392 A JP 34920392A JP 34920392 A JP34920392 A JP 34920392A JP H06202155 A JPH06202155 A JP H06202155A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
display device
single crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34920392A
Other languages
English (en)
Inventor
Hiroyoshi Nakamura
弘喜 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34920392A priority Critical patent/JPH06202155A/ja
Publication of JPH06202155A publication Critical patent/JPH06202155A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 TFTの静電破壊や配線の断線不良などの製
造不良の発生を避けて、微細なスイッチング素子や駆動
スピードの速い駆動回路を有する液晶表示装置を高い製
造歩留まりで提供する。 【構成】 アクティブ素子アレイ基板100のTFT1
21や走査線113や信号線117など主要部を導電性
の良好な単結晶シリコン基板11上に形成した後に、単
結晶シリコン部分を研磨又は食刻により削除するので、
製造工程中で静電気が発生しても単結晶シリコン基板1
1に緩やかに放電されるため、静電気に起因したTFT
121の静電破壊を避け、また断線不良などの製造不良
を避けて、光透過型の液晶表示装置を得ることができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置の製造方法
に係り、特に表示画素ごとにスイッチング素子を備えた
アクティブマトリクス型の液晶表示装置の製造方法に関
する。
【0002】
【従来の技術】近年、液晶表示装置は、薄型、低消費電
力等の特徴を活かして、テレビあるいはグラフィックデ
ィスプレイなどの表示素子として盛んに利用されてい
る。
【0003】中でも、薄膜トランジスタ(Thin Film Tr
ansistor;以下、TFTと略称)をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高精細化に適しており、ディスプレ
イ画面の高画質化、大型化、カラー画像化を実現するも
のとして期待され、研究開発が進められ、既に実用に供
されているものもある。
【0004】このアクティブマトリックス型液晶表示装
置の表示素子部分は、一般的にTFTのようなスイッチ
ング用アクティブ素子とこれに接続された画素電極およ
び走査線および信号線が配設されたアクティブ素子アレ
イ基板と、これに対向して配置される対向電極が形成さ
れた対向基板と、これら基板間に挟持される液晶組成物
とからその主要部分が構成されている。
【0005】
【発明が解決しようとする課題】ところで、従来の液晶
表示装置においては通常、アクティブ素子アレイ基板の
透明基板としてガラスあるいは石英などの透明絶縁材料
が用いられているが、製造工程中にこの透明絶縁基板に
帯電した静電気によってTFTが静電破壊されるという
問題がある。
【0006】このような問題を解決する方法として、例
えばアクティブ素子アレイ基板の周辺部分にショートリ
ングを設け、製造中はこのショートリングに走査線およ
び信号線等を短絡させてそれらを等電位に保っておくこ
とにより、TFTの静電破壊を防止するという方法が知
られている。
【0007】しかしながら、このような手法を用いても
製造工程中に生じる静電気によるTFTの破壊を完全に
は解消することができない。特に近年では液晶表示装置
に対して画面の高精細化や画素の微細化等の要求が高ま
っていることから、表示画素数の増加にともなってTF
Tのようなスイッチング素子の個数も飛躍的に増加して
おり、またその寸法も微細化が進んでいる。このため、
さらに微小な帯電によってTFTが静電破壊を引き起こ
す。その結果、アクティブ素子アレイ基板の製造歩留ま
りが低下するという問題がある。
【0008】また、画素数の増加にともなって走査線お
よび信号線の本数が著しく増加すると、それらを駆動回
路と接続することが容易ではなくなり、またその駆動ス
ピードを向上させることも必要である。そこでこれを実
現すべく、駆動回路をアクティブ素子アレイ基板上にT
FTとして形成することも試みられているが、このよう
な駆動回路を構成するTFTの静電破壊も解決すべき問
題となっている。
【0009】また、ガラスあるいは石英などの透明絶縁
基板上に半導体材料を用いてTFTを形成すると、半導
体材料の熱膨張率と透明基板の熱膨張率とが異なってい
るため、製造工程中の高温工程において両者の間には熱
膨張率の差による応力が集中し、その結果TFTに電極
剥離不良や走査線などの配線に断線不良が発生するとい
う問題がある。そしてこの問題も画面の高精細化や画素
の微細化等が進むにつれて、さらに深刻な問題となって
いる。
【0010】また、前述のような駆動スピードを向上さ
せるためには、TFTを単結晶シリコン基板から形成す
ることが考えられるが、このような単結晶シリコンは通
常は光透過性が低いため、光透過型の液晶表示装置に用
いることが容易ではないという問題がある。
【0011】また、従来はブラックマトリックスと呼ば
れる遮光膜を対向基板側に設けていたが、前述のような
画面の高精細化や画素の微細化等が進むにつれてその寸
法精度や画素領域に対する位置合わせなどをより高精度
化する必要があり、これを満たすべく前記の遮光膜をア
クティブ素子アレイ基板側に設けることが考えられてい
る。この遮光膜を例えばCrのような金属からなる膜で
TFTの下層に形成することは、金属元素のTFTの活
性層へのいわゆるマイグレーションと呼ばれる不純物混
入や、TFT形成の際の高温プロセスによる遮光膜の金
属の酸化などのため、実際上ほぼ不可能であるという問
題がある。
【0012】本発明は、このような問題を解決するため
に成されたもので、その目的は、TFTの静電破壊や配
線の断線不良などの製造不良の発生を避けて、微細なス
イッチング素子や駆動スピードの速い駆動回路を有する
液晶表示装置を高い製造歩留まりで提供することにあ
る。
【0013】
【課題を解決するための手段】本発明の液晶表示装置の
製造方法は、半導体基板の第1主面に薄膜トランジスタ
と該薄膜トランジスタに接続される走査線および信号線
および画素電極を形成する工程と、前記半導体基板の第
2主面を研磨または食刻する工程と、前記半導体基板の
研磨または食刻された後の第2主面に透明基板を貼着す
る工程と、前記半導体基板の第1主面と対向基板の対向
電極が形成された第1主面とが対向するように前記透明
基板と前記対向基板とを間隙を有して配置し、前記透明
基板および前記対向基板の周囲を封止して前記間隙に液
晶組成物を封入する工程とを具備することを特徴として
いる。
【0014】また、請求項2記載の発明は、請求項1記
載の液晶表示装置の製造方法において、前記半導体基板
が単結晶シリコン基板であって、該基板の第1主面上に
透明絶縁層を形成し、該透明絶縁層上に単結晶シリコン
膜を活性層として用いた薄膜トランジスタを形成し、前
記単結晶シリコン基板を研磨または食刻して削除し、露
出した前記透明絶縁層に透明基板を貼着することを特徴
としている。
【0015】また、請求項3記載の発明は、請求項1記
載の液晶表示装置の製造方法において、前記半導体基板
が単結晶シリコン基板であって、該基板の第1主面上に
透明絶縁層を形成し、該透明絶縁層上に多結晶シリコン
膜を活性層として用いた薄膜トランジスタを形成し、前
記単結晶シリコン基板を研磨または食刻して削除し、露
出した前記透明絶縁層に透明基板を貼着することを特徴
としている。
【0016】また、請求項4記載の発明は、請求項1乃
至請求項3記載の液晶表示装置の製造方法において、前
記透明基板に遮光層又は反射防止層又はダイクロイック
フィルタ層又はカラーフィルタ層の少なくとも一つを形
成することを特徴としている。 なお、前記の半導体基
板としては、単結晶シリコン基板の他にも多結晶シリコ
ンからなる基板やa−Si(アモルファスシリコン)か
らなる基板を用いてもよいが、速い動作速度の確保の点
からは単結晶シリコン基板を用いることが望ましい。
【0017】また、前記の半導体基板の研磨又は食刻の
深さは、半導体基板を削除して薄くしていき、その光透
過率が表示に適した値になるまでの深さとすればよい。
例えば通常の単結晶シリコン基板であればその残った厚
さが数100 オングストローム程度になって光透過率が良
好になるまで研磨又は食刻すればよい。しかし請求項2
又は請求項3に記述したように、透明絶縁層のようなT
FTの一部として用いた部分を残して、その下の透光性
の低い単結晶シリコン層ほぼ全部を削除してもよい。
【0018】また、前記の半導体基板を研磨又は食刻す
る際に、補強のために半導体基板の第1主面側に仮支持
基板を溶解が容易な接着剤で仮設し、半導体基板に研磨
又は食刻を施した後に接着剤を溶解してその仮支持基板
を取り去るようにしてもよい。もちろん研磨装置などに
半導体基板を固定するなどして仮支持基板を省略するこ
ともできることは言うまでもない。
【0019】
【作用】本発明の液晶表示装置の製造方法によれば、T
FTや走査線や信号線などアクティブ素子アレイ基板の
主要部を比較的導電性の良好な半導体基板上に形成して
おり、製造工程中で静電気が発生しても半導体基板に緩
やかに放電されるので、静電気に起因したTFTの静電
破壊を避けることができる。
【0020】また、TFTを形成する半導体材料とは熱
膨脹率が異なるガラスのような透明絶縁基板上にTFT
を形成するのではなく、半導体基板上にそれを用いて直
接TFTを形成するので、基板とTFTとの間に熱膨脹
率の差が少ないため、熱膨脹率の差に起因したTFTの
破壊や走査線などの断線不良の発生を避けることができ
る。
【0021】また、TFTや走査線などを半導体基板の
第1主面側に形成した後に、光透過率の低い半導体基板
をその裏面の第2主面側から研磨又は食刻して削除する
ため、光透過型として使用可能な液晶表示装置が得られ
る。
【0022】また、光透過率の低い半導体基板の光透過
率の低い部分を削除した後に、削除せずに残したTFT
や酸化膜などが形成された半導体基板の機械的強度維持
のために、半導体基板の第2主面側に透明基板を接着す
るが、この透明基板上にTFTとは別途に遮光層、また
は反射防止膜などを形成すれば、TFT形成の際の高温
プロセスによる遮光膜の酸化やその金属元素のマイグレ
ーションなどに煩わされることなく遮光膜を設置するこ
とができ、TFTの光リーク電流などを防止することが
できる。
【0023】さらに、カラーフィルタを用いてカラー表
示を行なう液晶表示装置を形成する場合にも、上述した
透明基板にカラーフィルタを形成することにより、良好
な歩留まりで液晶表示装置を製造することができる。あ
るいは液晶表示装置を例えば投射型として用いる場合な
どにも、前記の透明基板にダイクロイックフィルタ層を
形成することにより、光学系全体の小型化や、部品取付
工程の簡略化、液晶表示装置の空気冷却の効率向上等を
図ることができる。
【0024】
【実施例】以下、本発明に係る液晶表示装置の実施例
を、図面に基づいて詳細に説明する。
【0025】(実施例1)図1は、本発明に係る製造方
法により製造されたアクティブマトリックス型液晶表示
装置の特にスイッチング用TFTが形成された部分の構
造を示す概略断面図である。また図2は本発明に係る製
造方法により製造されたアクティブマトリックス型液晶
表示装置の回路構成を模式的に示す図である。
【0026】このアクティブマトリックス型液晶表示装
置は、アクティブ素子アレイ基板100と、対向基板2
00と、これらの基板間隙に挟持された液晶層300と
を有する液晶表示素子400と、この液晶表示素子40
0を駆動する駆動回路500とからその主要部が構成さ
れている。
【0027】アクティブ素子アレイ基板100の周辺部
には、図2に示すように、映像信号(Vs)を選択する
Xドライバアナログスイッチ501、このアナログスイ
ッチ501の動作を制御するXドライバシフトレジスタ
503、およびYドライバシフトレジスタ505が形成
されている。
【0028】アクティブ素子アレイ基板100は、図1
に示すように、ガラスからなる透明基板101上に第2
の遮光膜103が形成され、この透明基板101上に接
着層105を介して、単結晶シリコンを熱酸化してなる
酸化膜107が貼着され、その酸化膜107の上には、
画素電極109や、第1の遮光膜111、走査線113
およびこれと一体形成のゲート電極115、信号線11
7、補助容量(Cs)119、そして画素スイッチング
用のTFT121等が形成されている。また図示は省略
しているが、このアクティブ素子アレイ基板100の周
辺部には、前記のXドライバアナログスイッチ501、
Xドライバシフトレジスタ503およびYドライバシフ
トレジスタ505を構成するTFTが形成されている。
これらの駆動回路500のTFTを説明の簡略化のため
以下総称してTFT521と呼ぶ。各走査線113に対
応して各Xドライバアナログスイッチ501が接続さ
れ、また各信号線117に対応してYドライバシフトレ
ジスタ505の各出力端が接続されている。
【0029】TFT121の活性層123は、本実施例
では単結晶シリコンから形成されており、LOCOS酸
化膜125で一素子ごとに素子分離されている。そのソ
ース領域127には第1の層間絶縁膜129に穿設され
たコンタクトホールを通して信号線117が接続してい
る。またそのドレイン領域131は第1の層間絶縁膜1
29に穿設されたコンタクトホールに形成されたドレイ
ン電極133を介して画素電極109に接続している。
またそのチャンネル領域135の上にはゲート絶縁膜1
37を介してゲート電極115が形成されている。
【0030】また、このゲート電極115と同様にゲー
ト絶縁膜137上に導電性材料からなる上部電極139
が形成され、その直下にあたるゲート絶縁膜137を誘
電体としその直下にあたる低抵抗なドレイン領域131
を下部電極として、補助容量119が形成されている。
【0031】そして第1の層間絶縁膜129の上には第
2の層間絶縁膜141が形成されており、その上にはT
FT121の上を覆ってTFT121に入射しようとす
る光を遮断する第1の遮光膜111が配置され、さらに
この上に第3の層間絶縁膜143を介して画素電極10
9が配置されている。この画素電極109および第3の
層間絶縁膜143を覆うように、配向膜145が形成さ
れている。
【0032】一方、対向基板200は、ガラスのような
透明材料で形成された透明基板201上に、ITOのよ
うな透明電極からなる対向電極203と、その上に配向
膜205とが形成されている。
【0033】そしてアクティブ素子アレイ基板100と
対向基板200とを、その配向膜145、205が各々
形成された第1主面どうしが間隙を有して対向するよう
に配置され、その周囲を封止材で封止して空セルが形成
され、この空セルに液晶組成物が注入されて液晶層30
0として挟持されて、この液晶表示装置は構成されてい
る。
【0034】以下に、本発明に係る液晶表示装置の製造
方法の実施例を図3、図4に基づいて詳述する。ただし
説明の簡潔化のために、図3、4においては特にアクテ
ィブ素子アレイ基板100の製造工程を示した。
【0035】まず、図3(a)に示すように、単結晶シ
リコン基板11の第一主面を熱酸化して厚さ約 1μmの
酸化膜107を形成し、さらにこの透明な酸化膜107
上に単結晶シリコン膜13を積層形成する。
【0036】この単結晶シリコン基板11以外にも半導
体基板の材料としては、シリコン基板を種としたSOI
基板、もしくはゾーンメルティング法やSIMOX法で
形成した基板、シリコン基板を貼合わせ研磨したもの等
を用いることもできる。
【0037】次に図3(b)に示すように、単結晶シリ
コン膜13をTFT121およびTFT521が形成さ
れる部分を避けて厚さ2000オングストロームにわたって
LOCOS法により酸化してLOCOS酸化膜125を
形成し、このLOCOS酸化膜125によって、各TF
Tの活性層123となるべき単結晶シリコン膜13を一
素子ごとに素子分離する。
【0038】そして、図3(c)に示すように、素子分
離された部分の単結晶シリコン膜13を後工程で活性層
123とすべく用いて、その上に補助容量119の誘電
体としても用いられるゲート絶縁膜137を形成する。
このゲート絶縁膜137は前記の単結晶シリコン膜13
の表面を熱酸化して形成する。
【0039】その後、補助容量119の下部電極となる
部分に 5×10-13 /cm2 程度のP(リン)を不純物と
してイオン注入し、その低抵抗化を行なう。このとき不
純物濃度が高すぎると熱酸化速度が急増してゲート絶縁
膜137の厚さにばらつきが生じてしまうので、イオン
注入は上記のドーズ量程度以下に抑えることが望まし
い。
【0040】次に走査線113およびこれと一体形成の
ゲート電極115を不純物が添加された低抵抗な多結晶
シリコン膜から形成する。そしてゲート電極115をセ
ルフアラインマスクとして用いて活性層123を形成し
たい部分の単結晶シリコン膜13にイオン注入を行な
い、チャンネル領域135、ソース領域127、ドレイ
ン領域131を形成して活性層123とし、TFT12
1を構成する。この第1の実施例では走査線113およ
びこれと一体形成のゲート電極115を不純物が添加さ
れた多結晶シリコン膜から形成したが、この他にも不純
物添加の多結晶シリコンとWSix もしくはMoSix
のようなシリサイドとの 2層構造としてもよく、あるい
はWやMoのような金属から形成してもよい。
【0041】次に、図3(d)に示すように、ゲート絶
縁膜137上に不純物が添加された低抵抗な多結晶シリ
コン膜によって補助容量119の上部電極139を形成
した後、第1の層間絶縁膜129を形成する。そして第
1の層間絶縁膜129およびゲート絶縁膜137にコン
タクトホールを穿設し、そのコンタクトホールを通して
ソース領域127に接続するアルミニウム(Al)から
なる信号線117、ドレイン領域131にコンタクトホ
ールを通して接続し画素電極109との接続を行なうた
めのアルミニウム(Al)からなるドレイン電極133
を形成する。
【0042】そして、図3(e)に示すように、第2の
層間絶縁膜141を形成し、この上にTFT121の遮
光および隣接画素領域の分離のためのクロム(Cr)か
らなる第1の遮光膜111を形成する。
【0043】続いて、第3の層間絶縁膜143を形成
し、ドレイン電極133に接続されるITOからなる画
素電極109を形成し、この上に、図4(f)に示すよ
うに接着剤15を介して支持用仮設基板17を一旦貼着
する。このとき用いる接着剤15は、工程終了後に溶液
で容易に溶解し除去することができるようなものである
ことが望ましい。
【0044】そして、支持用仮設基板17を支持して単
結晶シリコン基板11を第2主面から研磨または食刻し
て削除する。このとき削除するのは単結晶シリコン基板
11の透光性の低い単結晶シリコンの部分だけであり、
その単結晶シリコン基板11の第1主面側に形成された
酸化膜107や活性層123などは削除することを避け
ねばならないことは言うまでもない。そこで例えば食
刻、いわゆるエッチングにより除去する場合には、単結
晶シリコン基板11の単結晶シリコン部分だけが選択的
にエッチングされ、かつ酸化膜107などはエッチング
されないように、エッチャントやエッチング時間などを
調節すればよい。あるいは単結晶シリコン基板11の単
結晶シリコン部分は、必ずしも全部の厚さにわたって削
除しなければならないことには限定しない。単結晶シリ
コン基板11の第2主面側から単結晶シリコン部分の削
除を進めてゆき、第1主面の酸化膜107に至る少し前
に削除を止めて、単結晶シリコン部分を数10〜数 100オ
ングストローム程度の厚さに残してもよい。このように
薄い単結晶シリコン膜ならば透過型の液晶表示装置の画
素として実効上十分な透光性を有するからである。この
ように研磨または食刻する深さに若干の余裕を持たせて
おけば、酸化膜107などを余分に削除するといった不
都合を避けることもできる。
【0045】このようにして単結晶シリコン基板11を
削除した後、露出した酸化膜107に対して接着層10
5を介して第2の遮光膜103が形成された透明基板2
01を貼着する。
【0046】そして、図4(g)に示すように、接着剤
15および支持用仮設基板17を除去する。そして配向
膜145をその第1主面上に形成してアクティブ素子ア
レイ基板100を得た。
【0047】一方、透明基板201上に対向電極203
を形成し、この対向電極203の上に配向膜205を形
成して、対向基板200を得る。
【0048】そしてアクティブ素子アレイ基板100と
対向基板200とを、それぞれの第1主面に配設された
配向膜145と配向膜205とが対向するように対向配
置し、周囲を封止材で封止して空セルを形成し、この空
セルに液晶組成物を注入し液晶層300として挟持させ
て、液晶表示装置を得た。
【0049】上述の説明においては、駆動回路500の
TFT521の形成過程の説明はTFT121の形成過
程とほぼ同様であるので省略した。
【0050】上述のような製造方法によれば、導電性が
良好な単結晶シリコン基板11上にTFT121、TF
T521を形成し、その後に透光性の低い単結晶シリコ
ン基板11を削除しているため、製造途中の静電気に起
因したTFT121、TFT521等の静電破壊を避け
ることができる。
【0051】また、ガラスあるいは石英などの熱膨張率
の小さな透明絶縁基板の上に比較的熱膨張率の高い半導
体材料でTFTや各種配線などを形成する従来の製造方
法では、熱膨張率の著しく異なる透明絶縁基板と半導体
材料との間に製造途中で応力が集中してTFTの破壊や
電極の剥離、配線の断線といった製造不良が生じていた
ものが、本発明の製造方法によれば、製造時に用いる基
板がTFT121等を形成する単結晶シリコン基板11
そのものであるため熱膨張率に差が少なく、熱膨張の応
力集中を解消することができ、TFTの破壊や電極の剥
離、配線の断線といった製造不良を避けることができ
る。そして静電破壊防止の効果とあいまって、高い製造
歩留まりを実現することができる。特に走査線などの配
線の低抵抗化のために有効な多結晶シリコンおよび金属
シリサイドの 2層構造の採用に際して、WSix やMo
Six などの金属シリサイドの熱膨張係数が大きいため
に、石英基板上にTFTや走査線などの配線を形成する
従来の製造方法では配線に断線が生じやすいという問題
があったが、これを本発明の製造方法によれば解決する
ことができる。
【0052】また、本発明によれば光透過率の低い単結
晶シリコン基板11を削除した後に、露出した酸化膜1
07の第2主面側に、酸化膜107やその上に配設され
たTFT121などの機械的強度維持のために透明基板
201を接着しているが、この透明基板201にTFT
121とは別途に第2の遮光膜103を形成しているの
で、TFT121を形成する際の高温プロセスによる遮
光膜の酸化やその金属元素のマイグレーションなどに煩
わされることなく、第2の遮光膜103をTFT121
の直下に配置することができる。したがってTFT12
1の光リーク電流の問題を解消することができ、また画
素などの微細化に伴なう遮光膜の位置合わせの困難さに
起因した画素部開口率の低さの問題を解消して開口率を
向上することができる。
【0053】もちろん、アクティブ素子アレイ基板10
0のTFT121などの要部を単結晶シリコン基板11
の第1主面側に形成した後に、光透過率の低い単結晶シ
リコン部分をその単結晶シリコン基板11の第2主面側
から研磨又は食刻して削除しているため、光透過型とし
て使用可能な液晶表示装置が得られることは言うまでも
ない。
【0054】このように、本実施例の製造方法により製
造された液晶表示装置は、光透過型であり、TFT12
1、TFT521が単結晶シリコンから活性層が形成さ
れたTFTのため高速動作が可能であるとともに、第1
の遮光膜111および第2の遮光膜103の設置が可能
なため光リーク電流も十分に解消でき、また画素等の微
細化にも対応できることから、光源の照射強度の大きな
投射型の液晶プロジェクタ等に特に好適である。
【0055】(実施例2)次に、本発明に係る第2の実
施例を図5に基づいて説明する。なお、以下の第2乃至
第4の実施例の説明では、説明の簡潔化のために、上述
の第1の実施例との相違点を中心に説明する。また第1
の実施例と同一箇所には同一符号を付して示した。
【0056】図5は第2の実施例の製造方法により製造
された液晶表示装置600のTFTが形成された部分の
概略断面図である。本実施例では、透明基板101の光
出射界面に反射防止膜601を配置した。これにより透
明基板101の光出射界面でのTFT121側への光反
射が防止されるため、TFT121の直下に前述した第
1の実施例のような第2の遮光膜103を設けなくとも
光リーク電流の低減を図ることができる。あるいは、上
述した第1の実施例のような第2の遮光膜103と併せ
て用いれば、光リーク電流を一層効果的に低減すること
もできる。
【0057】反射防止膜601は、透明基板101と酸
化膜107とを貼着する以前に透明基板101上に形成
しておけば製造工程を簡易化できるので望ましい。しか
しこれには限定せず、貼着以後に形成することもできる
ことは言うまでもない。
【0058】(実施例3)図6は、本発明に係る第3の
実施例の 3板式投射型液晶表示装置700のTFTが形
成された部分の概略断面図である。本実施例では、透明
基板101の出射側にダイクロイックフィルタ機能を有
する色補正膜701を配置した。 3板式液晶プロジェク
タでは一般的に45度反射のダイクロイックミラーを用い
て赤(R)、緑(G)、青(B)の各色の分光を行なっ
ているが、光源からの光が完全な平行光でないため色純
度が不十分になるという不都合がある。このため従来は
色純度改善を企図して液晶表示装置の前面にダイクロイ
ックフィルタを配置していた。
【0059】これに対して、本実施例の如くダイクロイ
ックフィルタ機能を有する色補正膜701をアクティブ
素子アレイ基板703側に形成することにより装置の小
型化を実現することができる。もちろん上述した第2の
実施例における反射防止膜601と併用することによ
り、さらに効果的に表示画像の品位を向上させることが
できることは言うまでもない。
【0060】(実施例4)図7は、本発明に係る第4の
実施例のカラー表示を行なう液晶表示装置のTFTが形
成された部分の概略断面図である。本実施例では赤
(R)、緑(G)、青(B)の 3色を配列してなるカラ
ーフィルタ801を透明基板101上に形成し、接着層
105を介して酸化膜107に貼着している。カラーフ
ィルタ801としては、有機系のカラーフィルタでもよ
いが、投射型として用いる場合などには高輝度の光入射
に対する耐光性や耐熱性等を考慮して、誘電体膜をパタ
ーニングして得られる耐久性の高いカラーフィルタを用
いることが、より望ましい。
【0061】このようにカラーフィルタ801を透明基
板101上に形成しているので、従来のような液晶層と
接する対向基板の第1主面側にカラーフィルタおよび対
向透明電極を形成していた場合と比べて、カラーフィル
タ801の凹凸に起因した配線パターンなどの段切れ等
の不良や透明電極の剥離等の問題を解消することができ
るとともに、アクティブ素子アレイ基板803の各画素
とカラーフィルタ801との位置合わせ精度も向上させ
ることができる。
【0062】なお、以上詳述した各実施例においては、
いずれもTFT121、TFT521の活性層123を
単結晶シリコンから形成した場合を示したが、活性層は
多結晶シリコンあるいはアモルファス(非晶質)シリコ
ン等から形成してもよい。
【0063】ただし、例えばハイビジョンTV対応の表
示画像を実現するためには、基本クロック74.25 MH
z、映像信号帯域30MHzのような高速の信号処理に対
応しなければならない。このような高速の信号処理に対
応するためにはTFT121、TFT521の動作速度
を高速化する必要があるが、これを実現するには活性層
123を単結晶シリコンもしくは多結晶シリコンから形
成しなければならない。このような高速化に対応する場
合には、特に単結晶シリコンを用いることが望ましい。
あるいはTFT121(およびTFT521)の活性層
123として多結晶シリコンを用いる場合には、映像信
号(Vs)を分割して入力し複数の駆動回路で駆動させ
ることにより、高速信号処理に対応することなども考え
られる。
【0064】その他、本発明の要旨を逸脱しない範囲
で、例えばTFTの形成材料を変更するなど種々の変更
が可能であることは言うまでもない。
【0065】
【発明の効果】以上、詳述したように、本発明の液晶表
示装置の製造方法によれば、TFTの静電破壊や配線の
断線不良などの製造不良の発生を避けて、微細なスイッ
チング素子や駆動スピードの速い駆動回路を有する光透
過型の液晶表示装置を高い歩留まりで製造することがで
きる。そして遮光膜、反射防止膜、色補正膜、カラーフ
ィルタ等をアクティブ素子アレイ基板側に高精度に形成
することができる。これによりスイッチング用TFTの
光リーク電流の解消、画素の開口率の向上、装置の小型
化の達成など種々の効果を得ることができる。このよう
な本発明の製造方法は、高精細な液晶プロジェクタ用の
液晶表示装置の製造に特に好適な技術である。
【図面の簡単な説明】
【図1】本発明に係る製造方法により製造されたアクテ
ィブマトリックス型液晶表示装置のスイッチング用TF
T部分の構造を示す概略断面図。
【図2】本発明に係る製造方法により製造されたアクテ
ィブマトリックス型液晶表示装置の回路構成を模式的に
示す図。
【図3】本発明に係る液晶表示装置の単結晶シリコン基
板削除前までの製造工程を示す図。
【図4】本発明に係る液晶表示装置の単結晶シリコン基
板削除工程以後の製造工程を示す図。
【図5】第2の実施例に係る液晶表示装置の構造を示す
概略断面図。
【図6】第3の実施例に係る液晶表示装置の構造を示す
概略断面図。
【図7】第4の実施例に係る液晶表示装置の構造を示す
概略断面図。
【符号の説明】
100…アクティブ素子アレイ基板、103…第2の遮
光膜、105…接着層、107…酸化膜、109…画素
電極、111…第1の遮光膜、113…走査線、115
…ゲート電極、117…信号線、119…補助容量(C
s)、121…TFT、123…活性層、125…LO
COS酸化膜、200…対向基板、300…液晶層、4
00…液晶表示素子、500…駆動回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の第1主面に薄膜トランジス
    タと該薄膜トランジスタに接続される走査線および信号
    線および画素電極を形成する工程と、 前記半導体基板の第2主面を研磨または食刻する工程
    と、 前記半導体基板の研磨または食刻された後の第2主面に
    透明基板を貼着する工程と、 前記半導体基板の第1主面と対向基板の対向電極が形成
    された第1主面とが対向するように前記透明基板と前記
    対向基板とを間隙を有して配置し、前記透明基板および
    前記対向基板の周囲を封止して前記間隙に液晶組成物を
    封入する工程とを具備することを特徴とする液晶表示装
    置の製造方法。
  2. 【請求項2】 請求項1記載の半導体基板が単結晶シリ
    コン基板であって、該基板の第1主面上に透明絶縁層を
    形成し、 該透明絶縁層上に単結晶シリコン膜を活性層として用い
    た薄膜トランジスタを形成し、 前記単結晶シリコン基板を研磨または食刻して削除し、
    露出した前記透明絶縁層に透明基板を貼着することを特
    徴とする請求項1記載の液晶表示装置の製造方法。
  3. 【請求項3】 請求項1記載の半導体基板が単結晶シリ
    コン基板であって、該基板の第1主面上に透明絶縁層を
    形成し、 該透明絶縁層上に多結晶シリコン膜を活性層として用い
    た薄膜トランジスタを形成し、 前記単結晶シリコン基板を研磨または食刻して削除し、
    露出した前記透明絶縁層に透明基板を貼着することを特
    徴とする請求項1記載の液晶表示装置の製造方法。
  4. 【請求項4】 請求項1乃至請求項3記載の透明基板に
    遮光層又は反射防止層又はダイクロイックフィルタ層又
    はカラーフィルタ層の少なくとも一つを形成することを
    特徴とする請求項1乃至請求項3記載の液晶表示装置の
    製造方法。
JP34920392A 1992-12-28 1992-12-28 液晶表示装置の製造方法 Pending JPH06202155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34920392A JPH06202155A (ja) 1992-12-28 1992-12-28 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34920392A JPH06202155A (ja) 1992-12-28 1992-12-28 液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06202155A true JPH06202155A (ja) 1994-07-22

Family

ID=18402173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34920392A Pending JPH06202155A (ja) 1992-12-28 1992-12-28 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06202155A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007004205A (ja) * 2006-09-19 2007-01-11 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置
JP2014074734A (ja) * 2012-10-02 2014-04-24 Japan Display Inc 液晶表示装置
JP2014170952A (ja) * 1999-08-31 2014-09-18 Semiconductor Energy Lab Co Ltd 半導体装置
WO2020145186A1 (ja) * 2019-01-08 2020-07-16 信越化学工業株式会社 マイクロディスプレイ基板の製造方法
JP2021044450A (ja) * 2019-09-12 2021-03-18 信越化学工業株式会社 マイクロディスプレイ基板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014170952A (ja) * 1999-08-31 2014-09-18 Semiconductor Energy Lab Co Ltd 半導体装置
US8933455B2 (en) 1999-08-31 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising pixel
JP2015008336A (ja) * 1999-08-31 2015-01-15 株式会社半導体エネルギー研究所 半導体装置
US9250490B2 (en) 1999-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including light shielding film
US9466622B2 (en) 1999-08-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a thin film transistor and a storage capacitor
JP2007004205A (ja) * 2006-09-19 2007-01-11 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置
JP2014074734A (ja) * 2012-10-02 2014-04-24 Japan Display Inc 液晶表示装置
WO2020145186A1 (ja) * 2019-01-08 2020-07-16 信越化学工業株式会社 マイクロディスプレイ基板の製造方法
JP2020112603A (ja) * 2019-01-08 2020-07-27 信越化学工業株式会社 マイクロディスプレイ基板の製造方法
JP2021044450A (ja) * 2019-09-12 2021-03-18 信越化学工業株式会社 マイクロディスプレイ基板の製造方法

Similar Documents

Publication Publication Date Title
US6232142B1 (en) Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device
KR100490496B1 (ko) 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기
JP4092851B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP3126630B2 (ja) ディスプレイ
JP2001092372A (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP2001337334A (ja) 液晶表示装置の製造方法
JPH1117185A (ja) 液晶表示装置及びその製造方法
JP3669082B2 (ja) 液晶表示素子用薄膜トランジスタアレイ
JPH06202155A (ja) 液晶表示装置の製造方法
TW200304701A (en) Electrooptic device, liquid crystal device, and projection display device
JP3757658B2 (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JPH0637313A (ja) 薄膜半導体装置とその製造方法
JP4206595B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2001257355A (ja) 電気光学基板、電気光学装置及び電子機器
JP2838612B2 (ja) 光弁装置とその製造方法
JPH07248508A (ja) 液晶表示装置
JP3767204B2 (ja) 電気光学装置
JP3918782B2 (ja) 電気光学基板の製造方法、電気光学装置の製造方法
JP4701487B2 (ja) 電気光学装置用基板の製造方法
JP2958474B2 (ja) 半導体装置、光弁装置およびプロジェクション装置
JP4843840B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2002353466A (ja) 電気光学装置の製造方法および電気光学装置
JPH06202141A (ja) 投射型液晶表示装置
KR100292974B1 (ko) 반도체장치와그제조방법
JPH06202154A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010703