JP2020112603A - マイクロディスプレイ基板の製造方法 - Google Patents
マイクロディスプレイ基板の製造方法 Download PDFInfo
- Publication number
- JP2020112603A JP2020112603A JP2019001329A JP2019001329A JP2020112603A JP 2020112603 A JP2020112603 A JP 2020112603A JP 2019001329 A JP2019001329 A JP 2019001329A JP 2019001329 A JP2019001329 A JP 2019001329A JP 2020112603 A JP2020112603 A JP 2020112603A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- circuit
- adhesive
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 287
- 238000000034 method Methods 0.000 title abstract description 30
- 239000000853 adhesive Substances 0.000 claims abstract description 52
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 230000001070 adhesive effect Effects 0.000 claims description 49
- 238000004519 manufacturing process Methods 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 221
- 239000004973 liquid crystal related substance Substances 0.000 description 32
- 238000010586 diagram Methods 0.000 description 19
- 238000012546 transfer Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 13
- 239000012790 adhesive layer Substances 0.000 description 12
- 239000012212 insulator Substances 0.000 description 8
- 239000002253 acid Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- CFJYNSNXFXLKNS-UHFFFAOYSA-N p-menthane Chemical compound CC(C)C1CCC(C)CC1 CFJYNSNXFXLKNS-UHFFFAOYSA-N 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 150000007513 acids Chemical class 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- BGTOWKSIORTVQH-UHFFFAOYSA-N cyclopentanone Chemical compound O=C1CCCC1 BGTOWKSIORTVQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229930004008 p-menthane Natural products 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000013464 silicone adhesive Substances 0.000 description 2
- 239000004984 smart glass Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000005304 optical glass Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
- G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
- G02B27/02—Viewing or reading apparatus
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133302—Rigid substrates, e.g. inorganic substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/28—Adhesive materials or arrangements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】 遮光層を設けることなく、透過型のマイクロディスプレイ基板を製造する。【解決手段】(i)単結晶シリコン層を備える第1基板表面に回路層を形成する工程と、(ii)前記第1基板の前記回路層が形成された面に、接着剤を用いて第2基板を貼り合せる工程と、(iii)前記第1基板の裏面を薄化する工程と、(iv)前記第1基板の薄化された面に、接着剤を用いて透明基板である第3基板を貼り合せる工程と、(v)前記第2基板を、前記第1基板から除去する工程と、(vi)前記第2基板が分離された前記第1基板表面の接着剤を除去し、回路層表面を露出させる工程とを含み、工程(i)が、アクティブ層、ゲート層及び配線層を順に形成する工程を含み、前記配線層が、入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられる、マイクロディスプレイ基板の製造方法。【選択図】 図1
Description
本発明は、マイクロディスプレイ基板の製造方法に関する。
テレビやパソコンの表示機、携帯端末などに使われる表示デバイスとして、液晶パネルが一般的に使用される。このような表示装置には、表示パネルを直接見る方式のもの以外に、プロジェクター等の画像を投影する方式の装置もある。また、小型の表示デバイスとして、ヘッドアップディスプレイ(HUD)やヘッドマウントディスプレイ(HMD)がある。ヘッドマウントディスプレイを眼鏡タイプとして小型化したものは、スマートグラスと呼ばれている。
プロジェクターも含め、小型の表示装置にはマイクロディスプレイと呼ばれる小さな表示装置が使われ、それを観察者に見えるように拡大してスクリーンに投影したり、又は反射部材から観察者の視野へ映像を導いたりしている。その中でもヘッドマウントディスプレイは、情報端末の情報をハンズフリーで見ることが出来、ウェアラブル端末の一つとして注目されている。ヘッドマウントディスプレイは眼鏡の様に装着して目の近くに表示させる(例えば、特許文献1、特許文献2を参照)。そのため、装置自体の小型化が求められている。
ヘッドマウントディスプレイにはマイクロディスプレイと言われる小型の表示装置が使われており、透過光を液晶により制御する透過型液晶パネル、電極部で反射させ反射光の偏光方向を液晶で制御する反射型液晶パネル、マイクロミラーの反射光の方向を制御するマイクロミラー駆動パネルがある。
上記の各パネルはパネル単体の部品を指し、実際、表示デバイスとしては、光源や、パネルへ光を導くための光学部品、出てきた光を出力側へ導くための光学部品などが必要になる。透過型液晶パネルは、入射光をその方向のままで出射するため、前後の光学系は単純にすることができ、表示デバイスのサイズをコンパクトにすることができる。反射型液晶パネルは、反射光を出力とするが、パネル面に対して入射光と反射光が同じ面となるため、偏光ビームスプリッター(PBS)と呼ばれる光学部品で光を分離する必要があり、表示デバイスのサイズが大きくなる。マイクロミラー駆動パネルも、反射光を利用するため光学部品(例えば、内部全反射プリズム(TIR Prism))が必要になり、表示デバイスのサイズが大きくなる。
また、透過型液晶パネルは液晶テレビやスマートフォンなどの携帯端末の表示を行う直視型の液晶パネルと同じような構造であるが、マイクロディスプレイは1インチ以下のサイズに表示に必要な画素数を形成するため、非常に小さな画素サイズが必要とされる。例えば、対角0.3インチのパネルに640×480の画素を形成する場合、1画素の幅は約10μmとなり、更に対角0.2インチのパネルに1280×720の画素を形成する場合は1画素の幅が3.5μmとなり、表示部のサイズは4.4×2.5mmとなる。後者はハイビジョンの画質をスマートグラスで表示する時に必要なサイズとなり、非常に小さな画素となる。このサイズの画素回路を構築するには単結晶シリコン(以下、単結晶Siとも記載する)を使用する半導体製造プロセスに限定され、通常の液晶パネルで使われる主に低温ポリシリコンや高温ポリシリコンを使った製造プロセスでは実現が不可能である。
単結晶のSiを使った液晶パネルはLCOS(Liquid Crystal On Silicon)と呼ばれ、通常の液晶ディスプレイ(LCD)と区別されて表記される。単結晶のSiから画素回路を作製する場合、通常、Si基板やSOI(Silicon on Insulator)基板を用いるが、Siは光を透過しないためそのままでは表示装置として使用出来ない。単結晶のSi膜を石英ガラス基板上に形成したSOQ(Silicon on Quartz)基板を使用すると、小型のトランジスタを作製でき、かつ画素回路の無い部分では光が透過できるのでマイクロディスプレイには最適である。しかし、光を透過する基板に対応させる必要があり、単純に単結晶Siを使った半導体プロセスを使用できない。このため、SiまたはSOI基板を使用して画素回路を形成しその後に回路以外の部分を光透過性にする必要がある。
SOI基板上に画素回路を形成し、回路部分を接着剤にて透明基板へ貼り合せ、その後SOI基板を除去して、画素回路基板を作製する方法が記載されている(例えば、特許文献3を参照)。このようにすることで、通常の半導体プロセス装置を使うことができ、小型で高性能の回路が形成可能となり、それを透過型液晶パネルへ利用できる。
光透過性の基板に回路を形成した場合、トランジスタにも光が当たり、それにより光リーク電流が流れトランジスタの特性に影響を与えることが知られている。これは非結晶のSiで顕著で、結晶性を上げる、トランジスタの構造を変えることで影響を小さく出来ることも知られている。特許文献3は遮光層を形成することを開示し、その課題を解決している。
上述したように、マイクロディスプレイ基板を製造するためにSOQ基板を用いることが考えられるが、SOQ基板には、通常の半導体プロセス装置を使う上で2つの問題がある。一つは、光透過性であるため、基板の有無を調べる光を使ったセンサーが検知しないことである。もう一つは、半導体プロセス装置で使われている静電チャックで吸着が出来ないことである。これらの問題のために半導体プロセス装置の改造が必要で、全ての半導体プロセス装置にそのまま投入することは出来ない。現在、SOQ基板に回路を形成できるように特別に調整された半導体プロセス装置は、例えば外径150mmといった基板のサイズが小口径のものに限られており、例えば外径200mmといった大口径の基板については対応できないという問題がある。
大口径で半導体プロセスを使用するにはSi基板かSOI基板を使用する必要があり、前述の特許文献3に開示された方法が考えられる。しかしながら特許文献3に開示された方法では、アルミニウムやクロムなどの不透明材料からで形成された遮光膜を形成するためのプロセスが必要であり、このためにコストアップと歩留まり低下という問題が存在する。
コストアップについては、遮光膜形成のみならず、遮光膜上に画素電極としての透明電極を形成する場合、そのための配線を貫通させる必要があり、パターンが複雑化する。すなわち、プロセスが増えるという問題がある。
歩留まりの低下については、トランジスタの下側(トランジスタに対し、配線層とは逆側)に遮光膜を形成する記述が特許文献3にはあるが、この工程でパターニングの不良と最終的な支持基板との接着の不良が発生する懸念がある。パターニングの不良については、遮光膜の形成時に仮接合の接着によって生じた表面の凹凸の影響でアライメントマークの読み取りに異常が起きたり、露光時のフォーカスずれで狙いのパターンが形成出来なかったりという不具合が生じるおそれがある。また、アライメントマークに対して部分的に回路がずれる場合も懸念される。このようなずれは、仮接合を接着にて行い、仮接合体を薄くした後に遮光膜を形成するため、回路の厚み方向のバラツキにより表面に凹凸を生じるために発生しうる。位置ずれについては、貼り合せ時の反りによって生じる可能性がある。
最終的な支持基板との接着の不良については、第1基板を仮接合後に薄化しトランジスタの位置に遮光膜を形成した場合、その遮光膜は厚みがあるためどうしても段差が付いてしまう。厚みは100〜500nm程度と薄いものの、光学的な影響を無くすために回路部と第3の支持基板とは薄い接着層で貼り合せることが望ましい。その接着の際に段差に気泡が入るおそれがあり、気泡が入った場合は不良品となる。
これらのことから遮光膜を効率的に作製する必要があり、プロセスを追加することなく、精度良く遮光膜を形成することが求められる。
本発明は一実施形態によれば、マイクロディスプレイ基板の製造方法であって、
(i) 単結晶シリコン層を備える第1基板表面に回路層を形成する工程と、
(ii) 前記第1基板の前記回路層が形成された面に、接着剤を用いて第2基板を貼り合せる工程と、
(iii) 前記第1基板の裏面を薄化する工程と、
(iv) 前記第1基板の薄化された面に、接着剤を用いて、透明基板である第3基板を貼り合せる工程と、
(v) 前記第2基板を、前記第1基板から除去する工程と、
(vi) 前記第2基板が分離された前記第1基板表面の接着剤を除去し、回路層表面を露出させる工程と
を含み、前記第1基板上に回路層を形成する工程が、アクティブ層、ゲート層及び配線層を形成する工程を含み、前記配線層が、前記アクティブ層と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する方法に関する。
(i) 単結晶シリコン層を備える第1基板表面に回路層を形成する工程と、
(ii) 前記第1基板の前記回路層が形成された面に、接着剤を用いて第2基板を貼り合せる工程と、
(iii) 前記第1基板の裏面を薄化する工程と、
(iv) 前記第1基板の薄化された面に、接着剤を用いて、透明基板である第3基板を貼り合せる工程と、
(v) 前記第2基板を、前記第1基板から除去する工程と、
(vi) 前記第2基板が分離された前記第1基板表面の接着剤を除去し、回路層表面を露出させる工程と
を含み、前記第1基板上に回路層を形成する工程が、アクティブ層、ゲート層及び配線層を形成する工程を含み、前記配線層が、前記アクティブ層と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する方法に関する。
本発明は、また別の局面によれば、マイクロディスプレイ基板であって、透明基板上に、接着剤を介して、SOIウェハ由来の絶縁層と、回路層とがこの順に積層された、透過型マイクロディスプレイ基板であって、前記回路層が、前記絶縁層上に、アクティブ層、ゲート層、及び配線層を含み、前記配線層が、前記透明基板と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する、透過型マイクロディスプレイ基板に関する。
本発明の製造方法によれば、従来、トランジスタの光への露出を避けるために必須であった、アルミニウム等の金属から構成される遮光層を形成する工程を別途必要とすることなく、透過型液晶パネルに用いるマイクロディスプレイ基板を得ることができる。この製造方法により得られたマイクロディスプレイ基板は、光リーク電流の影響等もなく、透過型液晶パネルとして良好な動作を示すことができる。
以下に、図面を参照して、本発明の実施の形態を説明する。ただし、本発明は、以下に説明する実施の形態によって限定されるものではない。
[第1実施形態:マイクロディスプレイ基板の製造方法]
本発明は第1実施形態によれば、マイクロディスプレイ基板の製造方法に関する。当該製造方法は、以下の工程(i)〜(vi))を含む。
(i) 単結晶シリコン層を備える第1基板表面に回路層を形成する工程
(ii) 前記第1基板の前記回路層が形成された面に、接着剤を用いて第2基板を貼り合せる工程
(iii) 前記第1基板の裏面を薄化する工程
(iv) 前記第1基板の薄化された面に、接着剤を用いて、前記第2基板と実質的に同一の外形を持つ透明基板である第3基板を貼り合せる工程
(v) 前記第2基板を、前記第1基板から除去する工程
(vi) 前記第2基板が分離された前記第1基板表面の接着剤を除去し、回路層表面を露出させる工程
そして、本製造方法においては、工程(i)が、前記単結晶シリコン層に不純物を注入することで単結晶シリコン層からアクティブ層を形成する工程と、次いで、ポリシリコンを成膜してゲート層を形成する工程と、金属の配線層を形成する工程を含み、前記配線層が、前記配線層に対して前記アクティブ層及びゲート層と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する。
本発明は第1実施形態によれば、マイクロディスプレイ基板の製造方法に関する。当該製造方法は、以下の工程(i)〜(vi))を含む。
(i) 単結晶シリコン層を備える第1基板表面に回路層を形成する工程
(ii) 前記第1基板の前記回路層が形成された面に、接着剤を用いて第2基板を貼り合せる工程
(iii) 前記第1基板の裏面を薄化する工程
(iv) 前記第1基板の薄化された面に、接着剤を用いて、前記第2基板と実質的に同一の外形を持つ透明基板である第3基板を貼り合せる工程
(v) 前記第2基板を、前記第1基板から除去する工程
(vi) 前記第2基板が分離された前記第1基板表面の接着剤を除去し、回路層表面を露出させる工程
そして、本製造方法においては、工程(i)が、前記単結晶シリコン層に不純物を注入することで単結晶シリコン層からアクティブ層を形成する工程と、次いで、ポリシリコンを成膜してゲート層を形成する工程と、金属の配線層を形成する工程を含み、前記配線層が、前記配線層に対して前記アクティブ層及びゲート層と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する。
本実施形態に係る製造方法により得られるマイクロディスプレイ基板について説明する。当該マイクロディスプレイ基板は、アクティブ層、ゲート層及び配線層を含み、任意選択的に画素電極を含んでもよい回路層が、透明基板上に形成されてなる基板であり、透過型のマイクロディスプレイに用いられる。好ましい実施形態によれば、SOI(Silicon on Insulator)ウェハとして製造された絶縁体層、及び絶縁体層上に設けられた回路層が、接着剤層を介して透明基板に接合された基板である。図1は、本実施形態に係る製造方法を概念的に説明する図であり、図1(i)は、製造されるマイクロディスプレイ基板の一例を示す図である。図示するマイクロディスプレイ基板20は、透明基板である第3基板13、接着剤層17、絶縁体層112、並びに回路層113’がこの順に積層されている。
このようなマイクロディスプレイ基板は、対向電極が形成された基板と貼り合せ、パネルサイズにカットし、そこへ液晶を封入することで液晶パネルとすることが出来る。このような液晶パネルの概略的な構造を図10に示す。図10において、画素電極34、単結晶シリコンから作製されたトランジスタ領域と配線層を含む回路33、絶縁体層112、接着剤層17、第3基板13で構成される層が画素基板であり、この画素基板がマイクロディスプレイ基板20を構成する。図10に示す液晶パネル30において、マイクロディスプレイ基板20の画素電極34側には、スペーサ36を介して対向電極37及び対向基板38が配置される。対向電極37と画素電極34との間には、液晶35が充填されている。そして、対向基板38の対向電極37と反対側の主面には第1偏向板31aが、マイクロディスプレイ基板20の第3基板側の主面には第2偏向板31bが設けられる。このような液晶パネル30は、図示しない光源と組み合わせてマイクロディスプレイを構成する。このとき、光源から照射される光R1、並びに液晶パネル30を透過する光R2の向きは、第1偏向板31aから第2偏向板31bに向かう向きに限定される。
画素基板には、回路パターンが形成される。図11は、回路パターンを概念的に示す図である。回路パターン40は、画素部41と、カラム選択回路42a、行選択回路42bとから構成される。図11の画素部41が図10の光の通る部分となり、その周囲のカラム選択回路42a及び行選択回路42bが、図10の周辺回路33bとなる。単結晶Siから作製したトランジスタ領域とそこに繋がる配線層が図10の画素回路33aとなる。図10において、この画素回路33aが存在しない部分、すなわち、隣り合う2つの画素回路33aの間を、光R3が通過する。
図11に示す回路パターン40は、画素基板の全面に配置される。図12は、回路パターンが全面に配置(形成)された基板を概念的に示す図である。例えば、SOI基板のような基板であって、外縁の一部にオリエンテーションフラット51を有する1枚の第1の基板11の全面へ複数配置することができ、多数の回路パターン40を形成することができる。画素回路41と周辺回路42a、42bとから成る回路40が1つの液晶パネルに相当する。図12に示すように、1枚の基板から、多数のパネルを作製することが出来る。
図3は、図11に示す回路パターン40における回路の概略を説明する図である。図3(a)はアクティブマトリクス駆動方式の回路の概略を示しており、図3(b)は、図3(a)のA部分の拡大概略図である。図3(a)において、カラム選択回路42aから、画素回路のソースに繋がる複数のカラム選択信号線Cl(データ線とも呼ばれる)が縦方向に配置され、行選択回路42bから、画素回路のゲートに繋がる複数の行選択信号線Rが横方向に配置されている。そして、図3(b)を参照するとそれらの交点Aには、薄層トランジスタ(電界効果トランジスタ)が設けられ、薄層トランジスタのソースにカラム選択信号線Clが、ゲートに行選択信号線Rが、ドレインには液晶電極L並びに補助容量(トランジスタやキャパシタ)Caが接続されている。なお、カラム選択回路42aは金属からなる第1配線層であり、行選択信号線Rはポリシリコンであり、ゲート層を構成する。
次に、図2を参照して、回路層の断面構造を模式的に説明する。図2は、図10の回路33並びに画素電極34に対応する部分の模式的な断面図である。回路33は、単結晶シリコン層に不純物を注入して作製されたアクティブ層21及びポリシリコンを成膜して作製したゲート層22、第1配線層23、及び第2第2配線層24が、この順に設けられている。アクティブ層21及びゲート層22は、両者をあわせてトランジスタ領域と指称する。各層間は絶縁膜26で絶縁され、これらの層を電気的に接続するためのコンタクトホールを開けて金属を埋め込んだ配線25が形成され、各層間がその配線25により接続されている。そして、第2配線層24に対してトランジスタ領域とは逆側の面には、画素電極34である透明電極が設けられる。この画素電極34を含めて、回路層と指称する場合もある。図中、R1は光源から照射され、回路33に入射する光を示し、R2は回路33を透過する光を示し、その向きは画素電極34から、トランジスタ領域に向かう向きである。そして、第1配線層23及び第2第2配線層24が入射光R1から、トランジスタ領域のアクティブ層21及びゲート層22を遮蔽する。すなわち、第1配線層23及び第2第2配線層24が存在する領域は遮光部分Sとなり、存在しない領域は光透過領域Tとなる。遮光部分Sは一つの画素に対応しており、図中、22aが行選択信号線、23aがカラム選択信号線、24aがグランド(GND)に対応する。そして、Pが画素選択回路の領域、Cが液晶に電荷を与えるための補助の容量の領域を示す。
回路33において、第1配線層23と第2第2配線層24が金属層であり、この部分は光を通さない。なお、図示する実施形態では、配線層は、第1配線層及び第2配線層の二層から構成されるが、本発明は当該実施形態には限定されない。配線層は三層以上の場合もあり得る。図2に示すようにトランジスタ領域のアクティブ層21及びゲート層22を覆うように配線層23、24を配置することによりトランジスタ領域を遮光することができる。この様な構造とすることにより、遮光層を別途形成する必要が無く、コストを低減することが出来る。光は、図2及び図10に示すように、画素電極34側から、トランジスタ領域への向きに照射される。すなわち、入射光R1および透過光R2の向きは、図示する向きに限定され、この向きの光を遮蔽できればよい。
このようなトランジスタ領域を隠す配置は、アクティブ層21、ゲート層22、第1配線層23、第2第2配線層24を重ね合わせた回路33の、入射光R1側からの平面図において、第1配線層23及び第2第2配線層24によりトランジスタ領域が平面視できないように配置を設計し、設計に従って製造することにより実現することができる。このとき、入射光R1側からの回路33の平面図において、配線層の外縁を示す線と、トランジスタ領域の外縁を示す線が重なっている場合であっても、「隠す配置」ということができる。また、入射光R1側からの回路33の平面図において、配線層がトランジスタ領域の外縁より外側に張り出している場合も、隠す配置ということができる。複数の配線層が一緒にトランジスタ領域を隠す配置を構成する場合、入射光R1側からの平面図を作製した際に、第1配線層と第2配線層が重なり合っている部分があってもよく、第1配線層の外縁を示す線と第2配線層の外縁を示す線とが重なって、第1配線層と第2配線層との境界を構成し、かつ第1配線層と第2配線層とが一体となってトランジスタ領域を入射光R1から遮蔽する配置であってもよい。
回路33の具体的な配置を図4〜9に示す。図4はトランジスタのアクティブ層21、図5はゲート層22、図6は第1配線層23、図7は第2配線層24の平面配置を示す。図8は、第1配線層23と第2配線層24を重ねた場合の平面図であって、図2または図10の入射光R1側からの平面図を示す。図9は、図8に対し、さらに、画素電極34の一例である透明電極ITOの配置を重ねた場合の平面図であって、図2または図10の入射光R1側からの平面図を示す。図中の符号は、図2を参照して説明した構成に対応している。図8のように第1配線層23と第2配線層24を上手く配置することにより、トランジスタを形成する図4に示すアクティブ層21と図5に示すゲート層22のトランジスタ領域を、入射光R1から隠すことができ、第1及び第2配線層23、24は、遮光層として機能する。
以下、本発明による製造方法を、図1を参照して説明する。図1は、本発明による製造方法を模試的に示す図である。以下、操作工程に沿って説明する。本実施形態による製造方法の実施にあたって、図1(a)に示す第1基板、図1(d)に示す第2基板、図1(c)に示す第3基板を準備する。第1基板は、単結晶シリコン層を備え、その表面に回路を形成することが可能なものであれば特には限定されず、好ましくはSOI基板を用いることができる。以下の説明では、SOI基板を第1基板の例として説明する。いずれの基板を用いる場合も、単結晶シリコン層の厚みは回路設計とプロセス条件によって決定することができる。図1(a)に示す第1基板11aは、SOIウェハとして製造された基板であって、シリコン基板111上に絶縁体層112と単結晶シリコン層113とがこの順に積層された基板である。本明細書ではシリコン基板111を裏面シリコン層と指称する場合もある。この、「裏面」とは、単結晶シリコン層113もしくはこれに由来して作成されるアクティブ層を含む回路層をおもて面とした場合の相対的な位置を意味するものとする。絶縁体層112は、埋め込み酸化膜(SiO2)の層であり、その厚さは、通常50〜500nm程度であってよい。単結晶シリコン層113は、単結晶のシリコン(Si)から形成された活性層である。
図1(c)に示す第3基板13は、最終的に回路層を転写する基板であり、マイクロディスプレイとして光を透過する必要があることから、無色透明な基板である。本発明における無色透明な基板とは、波長が概ね400〜700μmの可視光の透過率が80%以上、好ましくは90%以上の基板をいうものとする。第3基板13としては、石英ガラスを使用しても良いし、通常の液晶パネルに使われる無アルカリガラスや光学ガラスであってもよい。
(d)に示す第2基板12は、第1基板に対して仮接合を行う基板である。第2基板12と第3基板13は同じ材質のものとすることが望ましい。第3基板13を接着した際に、接着剤の加熱硬化時の熱応力の発生を防止するためである。また、第2基板12の外径は、第3基板13の外径と実質的に同一であることが好ましく、同一であることがさらに好ましい。これは第3の基板を接着する際に位置決めを容易にするためと、その接着時の加圧を均一にするためである。第2基板と第3基板の外径が異なっている場合、そのための位置決め機構を設けたり、第2基板と第3基板とが重ならないエリアを加圧するための治具を用意したりする必要があり、接着時の品質を落とす要因となる場合がある。
(i)回路層を形成する工程
工程(i)は、図1(a)に示すSOI基板11a上に、半導体プロセスを用いて、回路層を形成する。回路層の形成は、半導体プロセスにおいて一般的に使用されている方法により実施することができる。具体的には、SOI基板11aの単結晶シリコン層113に不純物を注入することによりアクティブ層21を形成する工程と、アクティブ層21上にポリシリコンを成膜することによりゲート層22をする工程と、第1配線層23次いで第2配線層24を形成する工程を含むことにより、回路33を形成する。回路33の作製後に、画素電極34を構成する透明電極、典型的にはITO(Indium Tin Oxide)層を形成し、そのパターン形成を行うことができる。ITO膜は抵抗などの特性を上げるために高温での成膜もしくは成膜後の熱処理が必要となるため、第1基板に回路33がある状態で形成することが望ましい。なお、画素電極34のITO膜の形成工程も、回路層を形成する工程に含めることができる。この工程終了後に任意選択的に、画素電極34層上に保護膜を形成することもできる。後の工程でのダメージを防ぐことが出来るためである。保護膜は、トランジスタ作製用に使われるフォトレジストで形成されるのが望ましい。これは作製される画素が数μmと小さく、ITO電極間の溝が1μm以下であるため、その溝部分での保護層の除去を確実にするためである。保護膜の形成は、貼り合せ前の接着剤塗布時に実施することもできる。
工程(i)は、図1(a)に示すSOI基板11a上に、半導体プロセスを用いて、回路層を形成する。回路層の形成は、半導体プロセスにおいて一般的に使用されている方法により実施することができる。具体的には、SOI基板11aの単結晶シリコン層113に不純物を注入することによりアクティブ層21を形成する工程と、アクティブ層21上にポリシリコンを成膜することによりゲート層22をする工程と、第1配線層23次いで第2配線層24を形成する工程を含むことにより、回路33を形成する。回路33の作製後に、画素電極34を構成する透明電極、典型的にはITO(Indium Tin Oxide)層を形成し、そのパターン形成を行うことができる。ITO膜は抵抗などの特性を上げるために高温での成膜もしくは成膜後の熱処理が必要となるため、第1基板に回路33がある状態で形成することが望ましい。なお、画素電極34のITO膜の形成工程も、回路層を形成する工程に含めることができる。この工程終了後に任意選択的に、画素電極34層上に保護膜を形成することもできる。後の工程でのダメージを防ぐことが出来るためである。保護膜は、トランジスタ作製用に使われるフォトレジストで形成されるのが望ましい。これは作製される画素が数μmと小さく、ITO電極間の溝が1μm以下であるため、その溝部分での保護層の除去を確実にするためである。保護膜の形成は、貼り合せ前の接着剤塗布時に実施することもできる。
回路33の構造については、前述のように画素の第1配線層23、第2配線層24がトランジスタ領域を覆い隠すようにする。アクティブ層21、ゲート層22、並びに第1配線層23、第2配線層24の配置例は前述のように図4〜9に示した通りである。こうすることで、回路33形成後、画素電極34との間に遮光膜を形成する必要が無く、プロセスの簡略化と歩留まりの向上を図ることができる。なお、遮光膜を別途形成する場合は、回路33の形成後、画素電極34である透明電極の形成前に、遮光膜をパターニングする必要がある。この場合、回路33と、表層の画素電極34とを電気的に接続するコンタクト部を、遮光膜に貫通させる態様で設ける必要があるため、設計と遮光膜のパターニングプロセスが複雑となる。図1(b)は、回路及び画素電極が形成された第1基板11bを模式的に示す。
(ii)第1基板に第2基板を貼り合せる工程
工程(ii)では、回路層が形成された第1基板11bの、回路層が形成された面に、接着剤を用いて第2基板を貼り合せる。本工程は、後続の工程(iii)における第1基板の研削工程のために、第2基板を第1基板に仮に接合する工程となるため、仮接合工程ということもできる。
工程(ii)では、回路層が形成された第1基板11bの、回路層が形成された面に、接着剤を用いて第2基板を貼り合せる。本工程は、後続の工程(iii)における第1基板の研削工程のために、第2基板を第1基板に仮に接合する工程となるため、仮接合工程ということもできる。
本工程では、後続の工程(iii)における研削加工に耐えることができ、工程(iv)で第3基板に貼り合せた後に除去可能な接着剤が選択される。仮接合用接着剤16としては、研削時の薬液に耐性があり、剥離、分離が容易な接着剤を用いることができ、例えば、UV硬化アクリル系接着剤や熱硬化性変性シリコーンを主成分とする仮接合用接着剤16を用いることができるが、これらには限定されない。前者の具体例としては、WSS(3M製)などを用いることができる。後者の具体例としては、TA1070T/TA2570V3/TA4070(信越化学工業株式会社製)などを用いることができる。TA1070Tは、回路保護用の接着層、TA2570V3は剥離面となる接着層、TA4070は第2基板12との接着層として機能させることができる。特には、薬液への耐性から、後者の熱硬化性変性シリコーンを主成分とする仮接合用接着剤16を用いることが好ましい。
本工程においては、回路層が形成された第1基板11bの、回路層が形成された面、及び/または第2基板12の一方の主面に仮接合用接着剤16をスピンコート法により5〜100μm程度に塗布し、使用する仮接合用接着剤16の使用条件により、例えばUV照射あるいは加熱することにより仮接着を行うことができる。回路層が形成された表面のみではなく、回路層の側面及び絶縁体層112の側面も被覆するように塗布することが好ましい。これにより、図1(e)に示す接合体が得られる。
(iii)薄化する工程
本工程は、工程(ii)で得られた接合体において、第1基板11bのシリコン基板層(裏面シリコン層)111を研削薄化する工程と、研削薄化する工程後に残存するシリコン基板111をエッチングで除去する工程とを含む。
本工程は、工程(ii)で得られた接合体において、第1基板11bのシリコン基板層(裏面シリコン層)111を研削薄化する工程と、研削薄化する工程後に残存するシリコン基板111をエッチングで除去する工程とを含む。
研削薄化する工程は、例えば、異なる種類の砥石を組み合わせて加工することによりシリコン基板111を薄化することができる。シリコン基板111を10〜100μm程度残存させることが好ましい。次いで、エッジトリミングを行う。SOIウェハ11bの縁(エッジ)から、約2〜5mmの部分までを、仮接合用接着剤16とともに除去する。エッジトリミングの方法としては、グラインダーによる研削、研磨フイルムを用いたテープ研磨等が挙げられる。特には、テープ研磨が好ましい。
エッジトリミングに続いて、残存するシリコン基板層111を除去するためのエッチングを行う。図1(f)は、シリコン基板層111が完全に除去された、薄化された第1基板11cと、第2基板12との接合体を概念的に示す図である。エッチングは酸またはアルカリによって実施することが可能である。エッチング速度の観点からは、酸によるエッチングがより好ましく、HF、HNO3、CH3COOH,H2SO4、H3PO4を含む強酸からなる群より選択される1以上の酸、特にはこれらから成る群より任意に選択、混合された混酸によるエッチングが最も好ましい。エッチングは、エッジトリミングを行った後の接合体を浸漬することによって、あるいは片面のスピンエッチングによって実施することが可能である。本工程により、絶縁層112を露出させ、この絶縁層112面に第3基板13を貼り合せることで、光の透過を確保できる。
(iv) 第3基板を貼り合せる工程
工程(iv)では、先の工程(iii)にて薄化した第1基板11cに、第3基板13を貼りあわせる。本工程で用いる接着剤は、転写用接着剤17ともいうことができる。転写用接着剤17は、可視光の領域で透光性である材料が望ましく、エポキシ系の接着剤が好ましい。ここでいう、可視光の領域で透光性とは、先に定義した透明基板の透明の定義と同じであってよい。転写後のデバイスの応力変形を生じさせないために、転写用接着剤17としては、低応力の接着剤を用いることが好ましく、接着剤層の硬化後の厚さが0.1〜5μm以下となるように接着することがより好ましい。このような転写用接着剤17として、特には、熱硬化性エポキシ変性シリコーンを用いるとよい。このような転写用接着剤17を用いることで、可視光の領域で透光性があり、応力が小さく耐熱に優れた転写が可能となる。転写用接着剤17は、薄化した第1基板11cに塗布することも、第3基板(転写基板)側に塗布することもできるが、第3基板13に塗布することがより好ましい。図1(g)は、本工程により得られた、第2基板12、薄化した第1基板11c、並びに第3基板13の接合体を模式的に示す。
工程(iv)では、先の工程(iii)にて薄化した第1基板11cに、第3基板13を貼りあわせる。本工程で用いる接着剤は、転写用接着剤17ともいうことができる。転写用接着剤17は、可視光の領域で透光性である材料が望ましく、エポキシ系の接着剤が好ましい。ここでいう、可視光の領域で透光性とは、先に定義した透明基板の透明の定義と同じであってよい。転写後のデバイスの応力変形を生じさせないために、転写用接着剤17としては、低応力の接着剤を用いることが好ましく、接着剤層の硬化後の厚さが0.1〜5μm以下となるように接着することがより好ましい。このような転写用接着剤17として、特には、熱硬化性エポキシ変性シリコーンを用いるとよい。このような転写用接着剤17を用いることで、可視光の領域で透光性があり、応力が小さく耐熱に優れた転写が可能となる。転写用接着剤17は、薄化した第1基板11cに塗布することも、第3基板(転写基板)側に塗布することもできるが、第3基板13に塗布することがより好ましい。図1(g)は、本工程により得られた、第2基板12、薄化した第1基板11c、並びに第3基板13の接合体を模式的に示す。
(v) 第2基板を、第1基板から除去する工程
次いで、仮接合した第2基板12を、薄化した第1基板11cから分離・除去する(図1(h))。第2基板12と第1基板11cの分離は、第2基板12と第3基板13の双方に互いに引き離す力Fを掛けながら、第1基板11と第2基板12の貼り合せ面の転写用接着剤17の部分へブレード18を挿入して開口部を形成し、更に引き離す力Fを加え続け、転写用接着剤17の部分で双方を分離する。
次いで、仮接合した第2基板12を、薄化した第1基板11cから分離・除去する(図1(h))。第2基板12と第1基板11cの分離は、第2基板12と第3基板13の双方に互いに引き離す力Fを掛けながら、第1基板11と第2基板12の貼り合せ面の転写用接着剤17の部分へブレード18を挿入して開口部を形成し、更に引き離す力Fを加え続け、転写用接着剤17の部分で双方を分離する。
(vi) 回路層表面を露出させる工程
工程(vi)は、第2基板12が分離された第1基板11c表面の転写用接着剤17の残渣を有機溶媒で除去する工程である。有機溶媒は、転写用接着剤17の種類等により、当業者が適宜選択することができるが、例えば、熱硬化性エポキシ変性シリコーンを主成分とする転写用接着剤17を用いる場合、p-メンタンなどの有機溶剤等を用いることができる。このようにして、第1基板11cの表層に形成したマイクロディスプレイの回路層を第3基板13へ転写し、マイクロディスプレイ基板を製造することができる。図1(i)は、得られたマイクロディスプレイ基板20を模式的に示す図である。
工程(vi)は、第2基板12が分離された第1基板11c表面の転写用接着剤17の残渣を有機溶媒で除去する工程である。有機溶媒は、転写用接着剤17の種類等により、当業者が適宜選択することができるが、例えば、熱硬化性エポキシ変性シリコーンを主成分とする転写用接着剤17を用いる場合、p-メンタンなどの有機溶剤等を用いることができる。このようにして、第1基板11cの表層に形成したマイクロディスプレイの回路層を第3基板13へ転写し、マイクロディスプレイ基板を製造することができる。図1(i)は、得られたマイクロディスプレイ基板20を模式的に示す図である。
[第2実施形態:透過型マイクロディスプレイ基板]
本発明は第2実施形態によれば、透過型マイクロディスプレイ基板に関する。当該透過型マイクロディスプレイ基板は、透明基板上に、接着剤を介して、SOIウェハ由来の絶縁層と、回路層とがこの順に積層された、透過型マイクロディスプレイ基板であって、前記回路層が、前記絶縁層上に、アクティブ層、ゲート層、及び配線層を含み、前記配線層が、前記透明基板と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する基板である。
本発明は第2実施形態によれば、透過型マイクロディスプレイ基板に関する。当該透過型マイクロディスプレイ基板は、透明基板上に、接着剤を介して、SOIウェハ由来の絶縁層と、回路層とがこの順に積層された、透過型マイクロディスプレイ基板であって、前記回路層が、前記絶縁層上に、アクティブ層、ゲート層、及び配線層を含み、前記配線層が、前記透明基板と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する基板である。
本実施形態による透過型マイクロディスプレイ基板は、典型的には、第1実施形態による製造方法により製造される、図1(i)に示すマイクロディスプレイ基板20である。その構造及び用途については、第1実施形態において説明したので、ここでは説明を省略する。なお、回路層には、配線層のゲート層と逆側の面に形成された画素電極層を含んでもよく、画素電極層は、透明電極、例えば、ITO膜であってよい。透過型マイクロディスプレイ基板は、マイクロディスプレイ用液晶パネルの部材として用いることができる。
以下、本発明の実施例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
外径200mm、厚み725μmのSOI基板を用意した。SOI基板は表層の単結晶シリコン層、埋め込み酸化膜からなる絶縁層、シリコン基板層から構成されるものである。単結晶シリコン層150nmに対して半導体プロセスにより回路を形成した。トランジスタのアクティブ層21は図4、ゲート層22は図5の配置に、メタル層として第1配線層23は図6、第2配線層24を図7の様にし、メタル層でトランジスタ領域が覆われるように回路を設計した。画素電極34としての透明電極のITOの領域は図9に示したように配置した。
外径200mm、厚み725μmのSOI基板を用意した。SOI基板は表層の単結晶シリコン層、埋め込み酸化膜からなる絶縁層、シリコン基板層から構成されるものである。単結晶シリコン層150nmに対して半導体プロセスにより回路を形成した。トランジスタのアクティブ層21は図4、ゲート層22は図5の配置に、メタル層として第1配線層23は図6、第2配線層24を図7の様にし、メタル層でトランジスタ領域が覆われるように回路を設計した。画素電極34としての透明電極のITOの領域は図9に示したように配置した。
設計通りに回路を形成したSOI基板の表面にITO(酸化インジウムスズ,Indium Tin Oxide)を成膜し、成膜後画素間を分離するようにITO膜に溝を形成し、画素電極を作製した。これを第1基板とした。
第2基板と第3基板は外径200mm、厚み725μmの合成石英ガラスの基板を用意した。第1基板と第2基板を貼り合せる仮接合時の接着剤は、後で分離するときの作業性と、第3基板を接合した後の熱処理時の耐熱性を考慮して選択した。ここでは、熱硬化型変性シリコーン系接着剤である信越化学社製のTA1070T、TA2570V3、及びTA4070を使用した。スピンコートにて第1基板の回路上にTA1070Tを10μm、その上にTA2570V3を10μm、更にその上にTA4070を90μm積層し、合計110μmとした。TA1070Tは回路の保護、TA2570V3は基板分離時の剥離層、TA4070は第2基板との接着層として機能するものである。第2基板の貼り合せは、第2基板を接着層に対して、0.1MPaの力で押しつけた後、治具を取付けたまま水平でオーブンへセットし、190℃で2時間にわたる加熱処理を行い、接着剤を硬化させた。
次に、第2基板を仮接合した第1基板のシリコン基板層を、東京精密社製ポリッシュ・グラインダPG300を用いて、研削ホイールにて研削して第1基板の厚みを30μmまで薄くした。研削後、三益半導体社製スピンエッチャーMSE2000を用いて、酸によるスピンエッチングによって残存する30μmのシリコン基板層を除去した。使用したエッチング液はHF/HNO3/H3PO4/H2SO4の混酸であり、2分間のエッチング時間でシリコン基板層を完全に除去して、埋め込み酸化膜を露出させた。
次に、埋め込み酸化膜を露出させた第1基板に、合成石英ガラス製の第3基板を接着剤で貼り合せた。接着剤は、エポキシ変性シリコーン接着剤であるTA4070をシクロペンタノンで希釈し、接着剤濃度が0.5wt%となるように調整したものを使用した。これを第3基板へスピンコートし、厚さ1μmの接着層を形成した。接着剤を塗布した第3基板を150℃で5分間熱処理して溶媒の除去とハーフキュアを行った。そのハーフキュアを行った第3基板と薄化済みの基板とを、東京エレクトロン社製ウェハボンダーSynapseSiを用いて貼り合せた。貼り合せは190℃まで昇温し3kgf/cm2の荷重を掛け、真空下の130℃で10分間保持して行った。冷却後取り出して貼り合せ基板を得た。
次に、仮接合した第2基板の分離を行った。専用の剥離装置を用い、第3基板の裏面(第1基板に接していない面)が下に、第2基板の裏面(第1基板に接していない面)が上になるように吸着ステージへ載せ、第3基板を吸着した状態で第2基板の裏面に、上方へ引き上げる機構を持った吸着具を取付け、第2基板と第3基板が互いに離れる方向へ力を加えた。その力を加えながら、第1基板と第2基板との界面である接着層へブレードを挿入した。ブレード挿入により接着剤の一部に開口が生じ、基板同士を引き剥がす力が加わっていることから、その開口が徐々に広がり分離が進んだ。最終的に、第2基板が第1基板と接着剤により接着されていた部分から剥がれ、第2基板の分離が完了した。この時、第3基板から第1基板が分離することはなかった。
第2基板の分離後、第1基板上の接着剤の残渣は、有機溶剤のp−メンタンに5分間浸漬することで除去した。第3基板に接合された第1基板は、接合の界面を直接目視で確認することは出来ず、回路の無い部分は透明であった。なお、ここでいう透明の定義は、第3基板についての透明の定義と同様である。
このようにして得られたマイクロディスプレイ基板に、シール用の接着剤をスクリーン印刷にて塗布し、別途対向基板として準備した全面にITOを成膜したガラス基板を貼り合せ、所定のギャップとなるようにマイクロディスプレイ基板と対向基板の間隔を保持したままシール材を硬化させた。シール材硬化後にパネル1つ1つに分離するように貼り合せウェハをダイシングにより分断してパネルを得た。そのパネルを真空中で液晶を注入しマイクロディスプレイ用液晶パネルを得た。
その液晶パネルの厚み方向の両側に偏光板を置き動作を確認した。50,000cd/m3の光源を照射しても良好な表示が得られ、光リーク電流の影響は見られなかった。
11a 第1基板、11b 回路層を形成した第1基板、11c 薄化された第1基板
111 シリコン基板層、112 絶縁体層、113 単結晶シリコン層
113’ 回路層(単結晶シリコン層に不純物注入されたアクティブ層及びそのおもて面に形成されたゲート層、配線層を含む層)
12 第2基板、13 第3基板、16 仮接合用接着剤、17 転写用接着剤、
18 ブレード、
21 アクティブ層、22 ゲート層、23 第1配線層、24 第2配線層、
25 配線、26 絶縁膜(酸化膜)、
30 液晶パネル、31a、b 偏光板、33 回路、34 画素電極、35 液晶、
36 シール材、37 対向電極、38 対向基板
111 シリコン基板層、112 絶縁体層、113 単結晶シリコン層
113’ 回路層(単結晶シリコン層に不純物注入されたアクティブ層及びそのおもて面に形成されたゲート層、配線層を含む層)
12 第2基板、13 第3基板、16 仮接合用接着剤、17 転写用接着剤、
18 ブレード、
21 アクティブ層、22 ゲート層、23 第1配線層、24 第2配線層、
25 配線、26 絶縁膜(酸化膜)、
30 液晶パネル、31a、b 偏光板、33 回路、34 画素電極、35 液晶、
36 シール材、37 対向電極、38 対向基板
Claims (6)
- (i) 単結晶シリコン層を備える第1基板表面に回路層を形成する工程と、
(ii) 前記第1基板の前記回路層が形成された面に、接着剤を用いて第2基板を貼り合せる工程と、
(iii) 前記第1基板の裏面を薄化する工程と、
(iv) 前記第1基板の薄化された面に、接着剤を用いて、透明基板である第3基板を貼り合せる工程と、
(v) 前記第2基板を、前記第1基板から除去する工程と、
(vi) 前記第2基板が分離された前記第1基板表面の接着剤を除去し、回路層表面を露出させる工程と
を含むマイクロディスプレイ基板の製造方法であって、
前記第1基板上に回路層を形成する工程が、アクティブ層、ゲート層及び配線層を形成する工程を含み、前記配線層が、前記アクティブ層と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する、マイクロディスプレイ基板の製造方法。 - 前記第1基板が、単結晶シリコン層と、絶縁層と、シリコン基板層とを含むSOI基板である、請求項1に記載の製造方法。
- 前記薄化する工程が、
前記シリコン基板層の一部を残して研削する工程と、
前記絶縁層が露出するまで、エッチングにより前記シリコン基板層を除去する工程と
を含み、
前記第3基板を貼り合せる工程が、前記絶縁層と前記第3基板とを貼り合せる工程を含む、請求項2に記載の製造方法。 - 前記第3基板が、ガラス基板である、請求項1〜3のいずれか1項に記載の製造方法
- 前記ガラス基板が、石英ガラス基板である、請求項4に記載のの製造方法。
- 透明基板上に、接着剤を介して、SOIウェハ由来の絶縁層と、回路層とがこの順に積層された、透過型マイクロディスプレイ基板であって、
前記回路層が、前記絶縁層上に、アクティブ層、ゲート層、及び配線層を含み、前記配線層が、前記透明基板と反対側からの入射光から、前記アクティブ層及びゲート層を遮蔽する位置関係で設けられ、前記配線層が遮光層を形成する、透過型マイクロディスプレイ基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019001329A JP2020112603A (ja) | 2019-01-08 | 2019-01-08 | マイクロディスプレイ基板の製造方法 |
PCT/JP2019/051242 WO2020145186A1 (ja) | 2019-01-08 | 2019-12-26 | マイクロディスプレイ基板の製造方法 |
US17/419,017 US20220113601A1 (en) | 2019-01-08 | 2019-12-26 | Manufacturing method for micro display board |
TW109100408A TW202042194A (zh) | 2019-01-08 | 2020-01-07 | 微顯示基板之製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019001329A JP2020112603A (ja) | 2019-01-08 | 2019-01-08 | マイクロディスプレイ基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020112603A true JP2020112603A (ja) | 2020-07-27 |
Family
ID=71521612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019001329A Pending JP2020112603A (ja) | 2019-01-08 | 2019-01-08 | マイクロディスプレイ基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20220113601A1 (ja) |
JP (1) | JP2020112603A (ja) |
TW (1) | TW202042194A (ja) |
WO (1) | WO2020145186A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115376422B (zh) * | 2022-08-16 | 2024-02-02 | 深圳市易天自动化设备股份有限公司 | Miniled光学显示面板贴合机及其贴合方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257171A (ja) * | 1991-12-02 | 1993-10-08 | Canon Inc | 画像表示装置及びその製造方法 |
JPH05313201A (ja) * | 1992-05-14 | 1993-11-26 | Seiko Instr Inc | 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法 |
JPH06202155A (ja) * | 1992-12-28 | 1994-07-22 | Toshiba Corp | 液晶表示装置の製造方法 |
JPH0829807A (ja) * | 1994-07-13 | 1996-02-02 | Mitsubishi Electric Corp | 液晶表示アレイ及びその製造方法 |
JP2001305577A (ja) * | 2000-04-19 | 2001-10-31 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
JP2007072447A (ja) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
JP2007266044A (ja) * | 2006-03-27 | 2007-10-11 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
JP2008122658A (ja) * | 2006-11-13 | 2008-05-29 | Sharp Corp | 液晶表示装置 |
US20120074517A1 (en) * | 2010-09-23 | 2012-03-29 | Graetz Eric | Semiconductor structure and method for making same |
-
2019
- 2019-01-08 JP JP2019001329A patent/JP2020112603A/ja active Pending
- 2019-12-26 US US17/419,017 patent/US20220113601A1/en active Pending
- 2019-12-26 WO PCT/JP2019/051242 patent/WO2020145186A1/ja active Application Filing
-
2020
- 2020-01-07 TW TW109100408A patent/TW202042194A/zh unknown
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257171A (ja) * | 1991-12-02 | 1993-10-08 | Canon Inc | 画像表示装置及びその製造方法 |
JPH05313201A (ja) * | 1992-05-14 | 1993-11-26 | Seiko Instr Inc | 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法 |
JPH06202155A (ja) * | 1992-12-28 | 1994-07-22 | Toshiba Corp | 液晶表示装置の製造方法 |
JPH0829807A (ja) * | 1994-07-13 | 1996-02-02 | Mitsubishi Electric Corp | 液晶表示アレイ及びその製造方法 |
JP2001305577A (ja) * | 2000-04-19 | 2001-10-31 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
JP2007072447A (ja) * | 2005-08-12 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
JP2007266044A (ja) * | 2006-03-27 | 2007-10-11 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
JP2008122658A (ja) * | 2006-11-13 | 2008-05-29 | Sharp Corp | 液晶表示装置 |
US20120074517A1 (en) * | 2010-09-23 | 2012-03-29 | Graetz Eric | Semiconductor structure and method for making same |
Also Published As
Publication number | Publication date |
---|---|
TW202042194A (zh) | 2020-11-16 |
US20220113601A1 (en) | 2022-04-14 |
WO2020145186A1 (ja) | 2020-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10268068B2 (en) | Electrooptical device, electronic apparatus, and method for manufacturing electrooptical device | |
US9331099B2 (en) | Substrate for electro-optical apparatus, electro-optical apparatus, and electronic equipment with improved light efficiency and contrast | |
US20130258263A1 (en) | Electro-optical device and electronic apparatus | |
US9746586B2 (en) | Method of manufacturing microlens array substrate, microlens array substrate, electro-optic device, and electronic | |
WO2012114687A1 (ja) | 電子機器及びその製造方法 | |
JP6111600B2 (ja) | マイクロレンズアレイ基板の製造方法 | |
JP5304232B2 (ja) | 電気光学装置の製造方法 | |
WO2020145186A1 (ja) | マイクロディスプレイ基板の製造方法 | |
JP2016029431A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
US7192503B2 (en) | Method of manufacturing electro-optical device, method of dividing a plurality of substrates, electro-optical device substrate, and electro-optical device | |
WO2014084126A1 (ja) | 表示素子、及びその製造方法 | |
JP7202992B2 (ja) | マイクロディスプレイ基板の製造方法 | |
JP3941401B2 (ja) | 液晶装置の製造方法 | |
JP2005084228A (ja) | 液晶表示装置 | |
JP6914227B2 (ja) | マイクロディスプレイ用基板の製造方法 | |
JPH07311391A (ja) | 液晶表示装置の製造方法 | |
US11643362B2 (en) | Display device and manufacturing method thereof | |
JP2005158934A (ja) | 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器 | |
JP5655354B2 (ja) | 液晶装置、その製造方法、および、電子機器 | |
JP5987461B2 (ja) | 電気光学装置の製造方法、及び、電気光学装置 | |
JP2022190311A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2004296487A (ja) | トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器 | |
JP2006330331A (ja) | マイクロレンズ基板の製造方法、マイクロレンズ基板及びこれを用いた電気光学装置 | |
JP6236827B2 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP4366983B2 (ja) | 複合半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220125 |