JPH0620167B2 - スプリアス信号低減化回路 - Google Patents
スプリアス信号低減化回路Info
- Publication number
- JPH0620167B2 JPH0620167B2 JP60282130A JP28213085A JPH0620167B2 JP H0620167 B2 JPH0620167 B2 JP H0620167B2 JP 60282130 A JP60282130 A JP 60282130A JP 28213085 A JP28213085 A JP 28213085A JP H0620167 B2 JPH0620167 B2 JP H0620167B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- transistor
- current path
- spurious signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 本発明は、電源をスイッチ・オンさせたりスイッチ・オ
フさせたりする際に電子回路の出力端にスプリアス信号
が発生するのを低減化するスプリアス信号低減化回路で
あって、該スプリアス信号低減化回路は、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に信号
が電子回路の出力端に供給されるのを抑圧するスイッチ
ング装置を有しており、このスイッチング装置は第１お
よび第２電源端子間に配置されたコンデンサを有する制
御回路により制御され、前記のコンデンサは電源がスイ
ッチ・オンされた際に充電され、電源がスイッチ・オフ
された際に放電されるようになっているスプリアス信号
低減化回路に関するものである。
フさせたりする際に電子回路の出力端にスプリアス信号
が発生するのを低減化するスプリアス信号低減化回路で
あって、該スプリアス信号低減化回路は、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に信号
が電子回路の出力端に供給されるのを抑圧するスイッチ
ング装置を有しており、このスイッチング装置は第１お
よび第２電源端子間に配置されたコンデンサを有する制
御回路により制御され、前記のコンデンサは電源がスイ
ッチ・オンされた際に充電され、電源がスイッチ・オフ
された際に放電されるようになっているスプリアス信号
低減化回路に関するものである。
回路に対する電源をスイッチ・オンさせたりスイッチ・
オフさせたりすると、直流電圧や直流電流の設定値が変
化する結果として、この回路の出力端に不規則的な過度
電圧を生ぜしめる傾向にある。このような過度電圧は特
にコンパクトディスクプレーヤの出力端に現われ、この
出力端は能動低域通過フィルタの出力端を以って構成さ
れている。このコンパクトディスクプレーヤを増幅器−
拡声器システムに接続する場合には、これらの過度電圧
によりポップ（popping）音を生ぜしめ、このポップ音
により拡声器を損傷せしめるおそれもある。これらの過
度電圧を減少せしめる為にはスイッチング装置（ミュー
ティング回路）が用いられており、電源をスイッチ・オ
ンさせたりスイッチ・オフさせたりする際に上記のスイ
ッチング装置により回路の出力端を回路の残部から分離
するようにしている。このスイッチング装置は、電源を
スイッチ・オンした後ある時間たつまで回路の出力端を
回路の残部に接続せず、電源をスイッチ・オフした後回
路の出力端を回路の残部から直ちに分離するように制御
装置により制御される。
オフさせたりすると、直流電圧や直流電流の設定値が変
化する結果として、この回路の出力端に不規則的な過度
電圧を生ぜしめる傾向にある。このような過度電圧は特
にコンパクトディスクプレーヤの出力端に現われ、この
出力端は能動低域通過フィルタの出力端を以って構成さ
れている。このコンパクトディスクプレーヤを増幅器−
拡声器システムに接続する場合には、これらの過度電圧
によりポップ（popping）音を生ぜしめ、このポップ音
により拡声器を損傷せしめるおそれもある。これらの過
度電圧を減少せしめる為にはスイッチング装置（ミュー
ティング回路）が用いられており、電源をスイッチ・オ
ンさせたりスイッチ・オフさせたりする際に上記のスイ
ッチング装置により回路の出力端を回路の残部から分離
するようにしている。このスイッチング装置は、電源を
スイッチ・オンした後ある時間たつまで回路の出力端を
回路の残部に接続せず、電源をスイッチ・オフした後回
路の出力端を回路の残部から直ちに分離するように制御
装置により制御される。
前述した種類のスプリアス信号低減化回路は米国特許第
4,371,841 号明細書に記載されている。このスプリアス
信号低減化回路では、制御回路が抵抗とコンデンサとの
直列回路を有しており、この抵抗はまたベース・エミッ
タ接合を逆並列に接続した２つのトランジスタと並列に
配置されており、これらトランジスタの一方のエミッタ
回路中にはダイオードが設けられている。スイッチング
装置を制御する信号はこれらトランジスタのコレクタか
ら取出されている。
4,371,841 号明細書に記載されている。このスプリアス
信号低減化回路では、制御回路が抵抗とコンデンサとの
直列回路を有しており、この抵抗はまたベース・エミッ
タ接合を逆並列に接続した２つのトランジスタと並列に
配置されており、これらトランジスタの一方のエミッタ
回路中にはダイオードが設けられている。スイッチング
装置を制御する信号はこれらトランジスタのコレクタか
ら取出されている。
電源がスイッチ・オンされると、コンデンサが充電さ
れ、これによりエミッタ回路にダイオードを含むトラン
ジスタをターン・オンさせる。このトランジスタは、回
路の出力端が分離されるようにスイッチング装置を制御
する。コンデンサの充電電流が減少すると、このトラン
ジスタは徐々にターン・オフする為、出力端が再び接続
される。電源がスイッチ・オフされた後はコンデンサの
端子間電圧が他方のトランジスタのベース・エミッタ接
合にまたがって現われる為、このトランジスタがターン
・オンされ、従って回路の出力端が分離される。
れ、これによりエミッタ回路にダイオードを含むトラン
ジスタをターン・オンさせる。このトランジスタは、回
路の出力端が分離されるようにスイッチング装置を制御
する。コンデンサの充電電流が減少すると、このトラン
ジスタは徐々にターン・オフする為、出力端が再び接続
される。電源がスイッチ・オフされた後はコンデンサの
端子間電圧が他方のトランジスタのベース・エミッタ接
合にまたがって現われる為、このトランジスタがターン
・オンされ、従って回路の出力端が分離される。
上述したスプリアス信号低減化回路の場合、電源をスイ
ッチ・オンさせた場合に最初に回路の出力端が分離さ
れ、次に徐々に再接続されるという欠点がある。この分
離は電源のスイッチ・オン後直ちに行われない。その理
由は、エミッタ回路にダオードを有するトランジスタが
ダイオード電圧の２倍に等しいしきい値電圧を越えるま
でターン・オンしえない為である。従って、電源のスイ
ッチ・オン後直ちに過渡電圧が出力端に現われるおそれ
が依然として存在する。
ッチ・オンさせた場合に最初に回路の出力端が分離さ
れ、次に徐々に再接続されるという欠点がある。この分
離は電源のスイッチ・オン後直ちに行われない。その理
由は、エミッタ回路にダオードを有するトランジスタが
ダイオード電圧の２倍に等しいしきい値電圧を越えるま
でターン・オンしえない為である。従って、電源のスイ
ッチ・オン後直ちに過渡電圧が出力端に現われるおそれ
が依然として存在する。
本発明の目的は上述した点を改善することにある。
本発明は、電源をスイッチ・オンさせたりスイッチ・オ
フさせたりする際に電子回路の出力端にスプリアス信号
が発生するのを低減化するスプリアス信号低減化回路で
あって、該スプリアス信号低減化回路は、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に信号
が電子回路の出力端に供給されるのを抑圧するスイッチ
ング装置を有しており、このスイッチング装置は第１お
よび第２電源端子間に配置されたコンデンサを有する制
御回路により制御され、前記のコンデンサは電源がスイ
ッチ・オンされた際に充電され、電源がスイッチ・オフ
された際に放電されるようになっているスプリアス信号
低減化回路において、前記の制御回路は入力電流路と出
力電流路とを有する電流ミラー回路を具えおり、前記の
入力電流路は第１抵抗と直列で前記の第１および第２電
源端子間に配置され、前記の出力電流路は前記のコンデ
ンサと直列で前記の第１および第２電源端子間に配置さ
れ、前記の抵抗およびコンデンサの各々の一端は前記の
第２電源端子に接続され、前記の制御回路は更にベー
ス、エミッタおよびコレクタ電極をそれぞれ有する第１
および第２トランジスタを具えており、これら第１およ
び第２トランジスタのエミッタ電極は共通電流素子によ
り第１電源端子に接続され、前記の第１および第２トラ
ンジスタのベース電極は前記の第１抵抗と前記の電流ミ
ラー回路の前記の入力電流路との接続点および前記のコ
ンデンサと前記の電流ミラー回路の前記の出力電流路と
の接続点にそれぞれ接続され、前記のスイッチング装置
を制御する制御信号は前記の第１および第２トランジス
タのコレクタ電極の少なくとも一方から取出されるよう
になっていることを特徴とする。
フさせたりする際に電子回路の出力端にスプリアス信号
が発生するのを低減化するスプリアス信号低減化回路で
あって、該スプリアス信号低減化回路は、電源をスイッ
チ・オンさせたりスイッチ・オフさせたりする際に信号
が電子回路の出力端に供給されるのを抑圧するスイッチ
ング装置を有しており、このスイッチング装置は第１お
よび第２電源端子間に配置されたコンデンサを有する制
御回路により制御され、前記のコンデンサは電源がスイ
ッチ・オンされた際に充電され、電源がスイッチ・オフ
された際に放電されるようになっているスプリアス信号
低減化回路において、前記の制御回路は入力電流路と出
力電流路とを有する電流ミラー回路を具えおり、前記の
入力電流路は第１抵抗と直列で前記の第１および第２電
源端子間に配置され、前記の出力電流路は前記のコンデ
ンサと直列で前記の第１および第２電源端子間に配置さ
れ、前記の抵抗およびコンデンサの各々の一端は前記の
第２電源端子に接続され、前記の制御回路は更にベー
ス、エミッタおよびコレクタ電極をそれぞれ有する第１
および第２トランジスタを具えており、これら第１およ
び第２トランジスタのエミッタ電極は共通電流素子によ
り第１電源端子に接続され、前記の第１および第２トラ
ンジスタのベース電極は前記の第１抵抗と前記の電流ミ
ラー回路の前記の入力電流路との接続点および前記のコ
ンデンサと前記の電流ミラー回路の前記の出力電流路と
の接続点にそれぞれ接続され、前記のスイッチング装置
を制御する制御信号は前記の第１および第２トランジス
タのコレクタ電極の少なくとも一方から取出されるよう
になっていることを特徴とする。
本発明の実施例においては、電流ミラー回路に対して、
前記の入力電流路および出力電流路は、それぞれベー
ス、エミッタおよびコレクタ電極を有する第３トランジ
スタおよび第４トランジスタをそれぞれ有しており、こ
れら第３トランジスタおよび第４トランジスタのベース
電極は相互接続され、これら第３トランジスタおよび第
４トランジスタのエミッタ電極は第１電源端子に結合さ
れ、第３トランジスタのコレクタはこの第３トランジス
タのベースおよび前記の第１抵抗に接続され、第４トラ
ンジスタのコレクタは前記のコンデンサに接続されてい
るようにすることができる。他の実施例によれば、第３
および第４トランジスタのエミッタライン中に含まれて
いる２つの抵抗の抵抗値間の比を適当に選択することに
よりコンデンサの充電電流を調整しうるようにする。
前記の入力電流路および出力電流路は、それぞれベー
ス、エミッタおよびコレクタ電極を有する第３トランジ
スタおよび第４トランジスタをそれぞれ有しており、こ
れら第３トランジスタおよび第４トランジスタのベース
電極は相互接続され、これら第３トランジスタおよび第
４トランジスタのエミッタ電極は第１電源端子に結合さ
れ、第３トランジスタのコレクタはこの第３トランジス
タのベースおよび前記の第１抵抗に接続され、第４トラ
ンジスタのコレクタは前記のコンデンサに接続されてい
るようにすることができる。他の実施例によれば、第３
および第４トランジスタのエミッタライン中に含まれて
いる２つの抵抗の抵抗値間の比を適当に選択することに
よりコンデンサの充電電流を調整しうるようにする。
本発明によるスプリアス信号低減化回路においては、回
路の出力端を分離する信号を電源のスイッチ・オン後極
めて短い時間で得られるようにすることができ、これに
より出力端に過度電圧が発生するのを実際的に排除す
る。本発明によるスプリアス信号低減化回路はほんのわ
ずかの個数の素子を有する必要があるだけである為、小
さな表面積に集積化しうる。更に、本発明によるスプリ
アス信号低減化回路は、所望に応じバッテリーで電力を
与える装置内に極めて低い電源電圧で動作しうるように
配置しうる。
路の出力端を分離する信号を電源のスイッチ・オン後極
めて短い時間で得られるようにすることができ、これに
より出力端に過度電圧が発生するのを実際的に排除す
る。本発明によるスプリアス信号低減化回路はほんのわ
ずかの個数の素子を有する必要があるだけである為、小
さな表面積に集積化しうる。更に、本発明によるスプリ
アス信号低減化回路は、所望に応じバッテリーで電力を
与える装置内に極めて低い電源電圧で動作しうるように
配置しうる。
図面につき本発明を説明する。
図面は入力端２および出力端３を有する電子回路１を示
す。この電子回路は例えばコンパクトディスクプレーヤ
の出力端に設けられる低域通過フィルタとする。出力端
３はスイッチング装置４により回路１から分離せめしう
る。このようなスイッチング装置は米国特許第4,371,84
1 号および第4,315,221 号明細書やオランダ国特許出願
第8403819 号明細書に記載されている。スイッチング装
置は制御回路５により制御される。この制御装置は、抵
抗R1により正電源端子10に接続されたエミッタを有する
ダイオード接続PNP トランジスタT1を含む入力電流路
と、前記のトランジスタT1のベースに接続されたベース
および抵抗R2により正電源端子10に接続されたエミッタ
を有するPNP トランジスタT2を含む出力電流路とを有す
る電流ミラー回路を具えいる。入力電流路および出力電
流路はそれぞれ抵抗R3およびコンデンサC1により負電源
端子20、本例の場合大地に接続されている。図面に示す
回路は更に２つのPNP トランジスタT3およびT4を有して
おり、これらトランジスタは差動トランジスタ対として
配置され、その共通エミッタは抵抗R4により正電源端子
に結合されている。トランジスタT3のベースは抵抗R3と
トランジスタT1との接続点12に接続され、トランジスタ
T4のベースはコンデンサC1とトランジスタT2との接続点
14に接続されている。トランジスタT3,T4のコレクタは
スイッチング装置４を制御する制御回路５の出力端を構
成する。
す。この電子回路は例えばコンパクトディスクプレーヤ
の出力端に設けられる低域通過フィルタとする。出力端
３はスイッチング装置４により回路１から分離せめしう
る。このようなスイッチング装置は米国特許第4,371,84
1 号および第4,315,221 号明細書やオランダ国特許出願
第8403819 号明細書に記載されている。スイッチング装
置は制御回路５により制御される。この制御装置は、抵
抗R1により正電源端子10に接続されたエミッタを有する
ダイオード接続PNP トランジスタT1を含む入力電流路
と、前記のトランジスタT1のベースに接続されたベース
および抵抗R2により正電源端子10に接続されたエミッタ
を有するPNP トランジスタT2を含む出力電流路とを有す
る電流ミラー回路を具えいる。入力電流路および出力電
流路はそれぞれ抵抗R3およびコンデンサC1により負電源
端子20、本例の場合大地に接続されている。図面に示す
回路は更に２つのPNP トランジスタT3およびT4を有して
おり、これらトランジスタは差動トランジスタ対として
配置され、その共通エミッタは抵抗R4により正電源端子
に結合されている。トランジスタT3のベースは抵抗R3と
トランジスタT1との接続点12に接続され、トランジスタ
T4のベースはコンデンサC1とトランジスタT2との接続点
14に接続されている。トランジスタT3,T4のコレクタは
スイッチング装置４を制御する制御回路５の出力端を構
成する。
上述した回路は次のように動作する。コンデンサC1は最
初は電荷を有しておらず、従ってトランジスタT4のベー
ス14における電圧は０Ｖである。電源をスイッチ・オン
させると、電流ミラー回路の低インピーダンス入力路
T1,R1と抵抗R3とを経て電流が流れ、従ってトランジス
タT3のベース12における電圧がトランジスタT4のベース
14における電圧に比べて高くなる。従って、抵抗R4にお
ける全テール電流はトランジスタT4を流れ、トランジス
タT3は完全に無電流状態となる。スイッチング装置４を
例えば、トランジスタT3のコレクタに信号が現われず、
トランジスタT4のコレクタに信号が現われる場合に出力
端を分離する前記のオランダ国特許出願第8403819 号明
細書に記載された型のものとする場合には、出力端３は
電源のスイッチ・オン後直ちに回路１の残部から分離さ
れる。
初は電荷を有しておらず、従ってトランジスタT4のベー
ス14における電圧は０Ｖである。電源をスイッチ・オン
させると、電流ミラー回路の低インピーダンス入力路
T1,R1と抵抗R3とを経て電流が流れ、従ってトランジス
タT3のベース12における電圧がトランジスタT4のベース
14における電圧に比べて高くなる。従って、抵抗R4にお
ける全テール電流はトランジスタT4を流れ、トランジス
タT3は完全に無電流状態となる。スイッチング装置４を
例えば、トランジスタT3のコレクタに信号が現われず、
トランジスタT4のコレクタに信号が現われる場合に出力
端を分離する前記のオランダ国特許出願第8403819 号明
細書に記載された型のものとする場合には、出力端３は
電源のスイッチ・オン後直ちに回路１の残部から分離さ
れる。
電流ミラー回路は出力電流路T2,R2 に電流を生ぜしめ
る。その電流の、入力電流路における電流に対する比は
抵抗R1およびR2の値間の比に等しい。この出力電流路に
おける電流によりコンデンサC1を充電し、トランジスタ
T4のベース14における電圧を増大させる。従って、トラ
ンジスタT4は徐々にターン・オフされ且つトランジスタ
T3が徐々にターン・オフされる。従って、スイッチング
装置４には、出力端３への信号路が徐々に接続されるよ
うに駆動される。出力端３は、トランジスタT4が遮断
し、全テール電流がトランジスタT3を流れる瞬時に回路
１に完全に接続される。
る。その電流の、入力電流路における電流に対する比は
抵抗R1およびR2の値間の比に等しい。この出力電流路に
おける電流によりコンデンサC1を充電し、トランジスタ
T4のベース14における電圧を増大させる。従って、トラ
ンジスタT4は徐々にターン・オフされ且つトランジスタ
T3が徐々にターン・オフされる。従って、スイッチング
装置４には、出力端３への信号路が徐々に接続されるよ
うに駆動される。出力端３は、トランジスタT4が遮断
し、全テール電流がトランジスタT3を流れる瞬時に回路
１に完全に接続される。
出力端３への信号路が徐々に接続されることにより、出
力端３における信号レベルを滑らかに柔軟に増大させ、
信号が音声信号である場合には音量が零レベルから１０
０％のレベルまでほど良く増大する。音量がこのように
徐々に増大するのは、音量が１００％のレベルに極めて
急激に増大するのに比べて聴取者にとって心地良いもの
である。
力端３における信号レベルを滑らかに柔軟に増大させ、
信号が音声信号である場合には音量が零レベルから１０
０％のレベルまでほど良く増大する。音量がこのように
徐々に増大するのは、音量が１００％のレベルに極めて
急激に増大するのに比べて聴取者にとって心地良いもの
である。
コンデンサC1は、トランジスタT2が完全に飽和されこの
トランジスタのコレクタ−ベース接合を導通させるまで
充電される。電源がスイッチ・オフされると、正電源端
子10における電圧、従ってトランジスタT3およびT4の共
通エミッタにおける電圧が０Ｖに降下する。トランジス
タT4のベース14における電圧、およびトランジスタT2の
コレクタ−ベース接合は導通している為にトランジスタ
T1のベース12における電圧も最初は高い値に維持されて
いる。従って、トランジスタT3およびT4は電源電圧をス
イッチ・オフさせた直後に遮断される。従って、出力端
３は回路１から直ちに分離される。続いてコンデンサC1
が抵抗R3を経て更に放電される。
トランジスタのコレクタ−ベース接合を導通させるまで
充電される。電源がスイッチ・オフされると、正電源端
子10における電圧、従ってトランジスタT3およびT4の共
通エミッタにおける電圧が０Ｖに降下する。トランジス
タT4のベース14における電圧、およびトランジスタT2の
コレクタ−ベース接合は導通している為にトランジスタ
T1のベース12における電圧も最初は高い値に維持されて
いる。従って、トランジスタT3およびT4は電源電圧をス
イッチ・オフさせた直後に遮断される。従って、出力端
３は回路１から直ちに分離される。続いてコンデンサC1
が抵抗R3を経て更に放電される。
本例の回路は１ベース・エミッタ電圧よりも高い電源電
圧で動作する為に低電源電圧で用いるのに特に適してい
る。更に、本例の回路は極めて少数の素子を有するにす
ぎない為、これを極めて小さな表面に集積化しうる。こ
の場合コンデンサC1が集積回路の外部に設ける必要のあ
る唯一の素子である。本例におけるPNP トランジスタは
NPN トランジスタと置換えることができ、この場合電源
電圧の極性は反転させる必要がある。本例においては、
負電源ラインを接地した非対称電源を制御装置に用いて
いる。しかし、制御装置に対し対称電源を用いることも
できる。
圧で動作する為に低電源電圧で用いるのに特に適してい
る。更に、本例の回路は極めて少数の素子を有するにす
ぎない為、これを極めて小さな表面に集積化しうる。こ
の場合コンデンサC1が集積回路の外部に設ける必要のあ
る唯一の素子である。本例におけるPNP トランジスタは
NPN トランジスタと置換えることができ、この場合電源
電圧の極性は反転させる必要がある。本例においては、
負電源ラインを接地した非対称電源を制御装置に用いて
いる。しかし、制御装置に対し対称電源を用いることも
できる。
本発明は上述した実施例に制限されるものではない。例
えば、トランジスタT1およびT2の２つのエミッタ抵抗R1
およびR2のうちの少なくとも一方を省略することができ
る。更に、２つのトランジスタを有する本例の電流ミラ
ー回路の代わりに、２つよりも多いトランジスタを有す
るそれ自体既知の電流ミラー回路を用いることができ
る。
えば、トランジスタT1およびT2の２つのエミッタ抵抗R1
およびR2のうちの少なくとも一方を省略することができ
る。更に、２つのトランジスタを有する本例の電流ミラ
ー回路の代わりに、２つよりも多いトランジスタを有す
るそれ自体既知の電流ミラー回路を用いることができ
る。
本例では、スイッチング装置を双方のコレクタ電流によ
り制御するも、スイッチング装置の種類によってはコレ
クタ電流の一方のみを用いることもできる。スイッチン
グ装置を米国特許出願第4,315,221 号明細書に記載され
た種類のものとする場合には、トランジスタT3のコレク
タのみをスイッチング装置４に接続する必要があり、ト
ランジスタT4のコレクタは負電源端子20に接続すること
ができる。
り制御するも、スイッチング装置の種類によってはコレ
クタ電流の一方のみを用いることもできる。スイッチン
グ装置を米国特許出願第4,315,221 号明細書に記載され
た種類のものとする場合には、トランジスタT3のコレク
タのみをスイッチング装置４に接続する必要があり、ト
ランジスタT4のコレクタは負電源端子20に接続すること
ができる。
図面は、本発明回路の一実施例を示す回路図である。 １……電子回路、２……入力端 ３……出力端、４……スイッチング装置 ５……制御回路、10……正電源端子 20……負電源端子
Claims (3)
- 【請求項１】電源をスイッチ・オンさせたりスイッチ・
オフさせたりする際に電子回路の出力端にスプリアス信
号が発生するのを低減化するスプリアス信号低減化回路
であって、該スプリアス信号低減化回路は、電源をスイ
ッチ・オンさせたりスイッチ・オフさせたりする際に信
号が電子回路の出力端に供給されるのを抑圧するスイッ
チング装置を有しており、このスイッチング装置は第１
および第２電源端子間に配置されたコンデンサを有する
制御回路により制御され、前記のコンデンサは電源がス
イッチ・オンされた際に充電され、電源がスイッチ・オ
フされた際に放電されるようになっているスプリアス信
号低減化回路において、前記の制御回路は入力電流路と
出力電流路とを有する電流ミラー回路を具えおり、前記
の入力電流路は第１抵抗と直列で前記の第１および第２
電源端子間に配置され、前記の出力電流路は前記のコン
デンサと直列で前記の第１および第２電源端子間に配置
され、前記の抵抗およびコンデンサの各々の一端は前記
の第２電源端子に接続され、前記の制御回路は更にベー
ス、エミッタおよびコレクタ電極をそれぞれ有する第１
および第２トランジスタを具えており、これら第１およ
び第２トランジスタのエミッタ電極は共通電流素子によ
り第１電源端子に接続され、前記の第１および第２トラ
ンジスタのベース電極は前記の第１抵抗と前記の電流ミ
ラー回路の前記の入力電流路との接続点および前記のコ
ンデンサと前記の電流ミラー回路の前記の出力電流路と
の接続点にそれぞれ接続され、前記のスイッチング装置
を制御する制御信号は前記の第１および第２トランジス
タのコレクタ電極の少なくとも一方から取出されるよう
になっていることを特徴とするスプリアス信号低減化回
路。 - 【請求項２】特許請求の範囲第１項に記載のスプリアス
信号低減化回路において、前記の入力電流路および出力
電流路は、それぞれベース、エミッタおよびコレクタ電
極を有する第３トランジスタおよび第４トランジスタを
それぞれ有しており、これら第３トランジスタおよび第
４トランジスタのベース電極は相互接続され、これら第
３トランジスタおよび第４トランジスタのエミッタ電極
は第１電源端子に結合され、第３トランジスタのコレク
タはこの第３トランジスタのベースおよび前記の第１抵
抗に接続され、第４トランジスタのコレクタは前記のコ
ンデンサに接続されていることを特徴とするスプリアス
信号低減化回路。 - 【請求項３】特許請求の範囲第２項に記載のスプリアス
信号低減化回路において、前記の第３トランジスタおよ
び第４トランジスタのエミッタ電極はそれぞれ第２抵抗
および第３抵抗により第１電源端子に結合されているこ
とを特徴とするスプリアス信号低減化回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8403820 | 1984-12-17 | ||
| NL8403820A NL8403820A (nl) | 1984-12-17 | 1984-12-17 | Schakeling voor het elimineren van stoorsignalen aan een uitgang van een elektronisch circuit bij het in- en uitschakelen van de voedingsspanning. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144905A JPS61144905A (ja) | 1986-07-02 |
| JPH0620167B2 true JPH0620167B2 (ja) | 1994-03-16 |
Family
ID=19844920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60282130A Expired - Lifetime JPH0620167B2 (ja) | 1984-12-17 | 1985-12-17 | スプリアス信号低減化回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4636739A (ja) |
| EP (1) | EP0185412B1 (ja) |
| JP (1) | JPH0620167B2 (ja) |
| KR (1) | KR930006230B1 (ja) |
| DE (1) | DE3575825D1 (ja) |
| NL (1) | NL8403820A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585249B2 (ja) * | 1987-03-06 | 1997-02-26 | 株式会社東芝 | 音声増幅器のシヨツク音防止回路 |
| IT1217736B (it) * | 1988-05-26 | 1990-03-30 | Sgs Thomson Microeletronics Sp | Circuito elettronico di spegnimento ritardato autoalimentato con controllo a bassissima tensione |
| ES2040171B1 (es) * | 1991-12-31 | 1994-05-01 | Alcatel Standard Electrica | Sistema de rectificacion para convertidores conmutados de tension no resonantes. |
| FR2830699B1 (fr) | 2001-10-05 | 2004-12-24 | St Microelectronics Sa | Circuit amplificateur audio |
| US20060023896A1 (en) * | 2004-07-28 | 2006-02-02 | Ginsberg Mark G | Apparatus and method for controlling output signals from an amplifier when changing state |
| WO2016108602A1 (ko) | 2014-12-29 | 2016-07-07 | 주식회사 쏠리드 | 분산 안테나 시스템의 노드 유닛 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783909A (en) * | 1980-11-13 | 1982-05-26 | Rohm Co Ltd | Preventing circuit for generation of pop sound |
| JPS57192110A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Muting circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3943385A (en) * | 1973-10-10 | 1976-03-09 | Itt Industries Inc. | Time switch circuit having a switch-back time delay |
| US4180750A (en) * | 1977-03-15 | 1979-12-25 | Pioneer Electronic Corporation | Transistor switching circuit with shortened response time |
| JPS6038043B2 (ja) * | 1978-09-27 | 1985-08-29 | パイオニア株式会社 | スイツチ回路 |
| DE2931144A1 (de) * | 1979-08-01 | 1981-02-19 | Philips Patentverwaltung | Schaltungsanordnung zum beseitigen des ein- und ausschaltknackens bei einem verstaerker |
| DE3222607A1 (de) * | 1982-06-16 | 1983-12-22 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung mit mehreren, durch aktive schaltungen gebildeten signalpfaden |
-
1984
- 1984-12-17 NL NL8403820A patent/NL8403820A/nl not_active Application Discontinuation
-
1985
- 1985-11-20 US US06/799,876 patent/US4636739A/en not_active Expired - Fee Related
- 1985-11-21 EP EP85201916A patent/EP0185412B1/en not_active Expired - Lifetime
- 1985-11-21 DE DE8585201916T patent/DE3575825D1/de not_active Expired - Lifetime
- 1985-12-13 KR KR1019850009385A patent/KR930006230B1/ko not_active IP Right Cessation
- 1985-12-17 JP JP60282130A patent/JPH0620167B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783909A (en) * | 1980-11-13 | 1982-05-26 | Rohm Co Ltd | Preventing circuit for generation of pop sound |
| JPS57192110A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Muting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US4636739A (en) | 1987-01-13 |
| KR860005493A (ko) | 1986-07-23 |
| JPS61144905A (ja) | 1986-07-02 |
| EP0185412A1 (en) | 1986-06-25 |
| EP0185412B1 (en) | 1990-01-31 |
| DE3575825D1 (de) | 1990-03-08 |
| KR930006230B1 (ko) | 1993-07-09 |
| NL8403820A (nl) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509022A (en) | Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit | |
| JPH0620167B2 (ja) | スプリアス信号低減化回路 | |
| JPH0136290B2 (ja) | ||
| JPS606576B2 (ja) | 信号変換回路 | |
| JPH0468810B2 (ja) | ||
| JPH05176255A (ja) | 電 源 | |
| JPS6048605A (ja) | ミュ−ティング回路 | |
| JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
| JPS6339162B2 (ja) | ||
| JPS6119259A (ja) | データ信号補正回路 | |
| JPS61251214A (ja) | 電源回路 | |
| JPH06291559A (ja) | 電力増幅器 | |
| JPS6126845B2 (ja) | ||
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH0139014Y2 (ja) | ||
| JP2557628B2 (ja) | リツプルフイルタ | |
| JPH0413695Y2 (ja) | ||
| JPH06209237A (ja) | 記憶セル | |
| JPS60175300A (ja) | シフトレジスタ段回路 | |
| JPH029729B2 (ja) | ||
| JPH037418A (ja) | 負帰還差動増幅回路 | |
| JPH0347775B2 (ja) | ||
| JPS643366B2 (ja) | ||
| JPH03250453A (ja) | ミュート回路 | |
| JPS6113320A (ja) | 基準電圧回路 |