WO2016108602A1 - 분산 안테나 시스템의 노드 유닛 - Google Patents

분산 안테나 시스템의 노드 유닛 Download PDF

Info

Publication number
WO2016108602A1
WO2016108602A1 PCT/KR2015/014451 KR2015014451W WO2016108602A1 WO 2016108602 A1 WO2016108602 A1 WO 2016108602A1 KR 2015014451 W KR2015014451 W KR 2015014451W WO 2016108602 A1 WO2016108602 A1 WO 2016108602A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
digital
output
node
power supply
Prior art date
Application number
PCT/KR2015/014451
Other languages
English (en)
French (fr)
Inventor
김형호
김권
이종구
김희곤
Original Assignee
주식회사 쏠리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140192232A external-priority patent/KR102243876B1/ko
Priority claimed from KR1020140192227A external-priority patent/KR102129061B1/ko
Priority claimed from KR1020140192228A external-priority patent/KR102243875B1/ko
Priority claimed from KR1020140192234A external-priority patent/KR102189739B1/ko
Application filed by 주식회사 쏠리드 filed Critical 주식회사 쏠리드
Priority to US15/084,875 priority Critical patent/US10448323B2/en
Publication of WO2016108602A1 publication Critical patent/WO2016108602A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0203—Power saving arrangements in the radio access network or backbone network of wireless communication networks
    • H04W52/0206—Power saving arrangements in the radio access network or backbone network of wireless communication networks in access points, e.g. base stations

Definitions

  • the technical idea of the present invention relates to a distributed antenna system, and more particularly, to a node unit of a distributed antenna system for stably providing a service.
  • a distributed antenna system is used to expand a service area of a base station or to eliminate a shadow area in a mobile communication system.
  • a research on a digital distributed antenna system for digitally processing and transmitting a base station signal and a user terminal signal between node units constituting the distributed antenna system for various reasons, such as reducing the influence of noise, reducing transmission capacity, and ease of signal processing, etc. It is actively underway.
  • unwanted waves can be generated due to various causes.
  • the digital elements inside the node unit for example, FPGA, CPU, ADC, DAC, PLL
  • Undesired waves may be generated.
  • an undesired wave may be generated from the digital elements inside the node unit while the digital elements inside the node unit are initialized.
  • an undesired wave may be generated from the digital elements inside the node unit.
  • the generated unwanted wave damages a specific signal processing configuration (eg, a power unit of a remote unit (PAU) of the remote unit), or the node
  • a specific signal processing configuration eg, a power unit of a remote unit (PAU) of the remote unit
  • damage can be caused to the adjacent node unit, which causes a deterioration in the quality of service of the distributed antenna system.
  • the technical problem of the present invention is to provide a node unit of a distributed antenna system capable of preventing unwanted waves from being generated in various cases, such as when the power is turned off, when the power is supplied, when the power supply is reset, or when the digital unit is reset. To provide.
  • a node unit of a distributed antenna system may include: a power supply unit supplying power for driving the node unit; A digital unit which is driven by the power supplied from the power supply unit and digitally processes and outputs the input relay signal; And a controller for disabling the output of the digital unit in response to the received first control command for instructing the reset of the power supply unit or the second control command for instructing the reset of the digital unit.
  • the first and second control commands may be transmitted from a network management system that is communicatively connected via the network with the node unit.
  • the digital unit may include a digital signal processing unit that performs predetermined digital signal processing on the relay signal; And a digital termination output unit positioned at an end in the digital unit based on the transmission path of the relay signal, wherein the controller is configured to output at least one of the digital signal processing unit and the digital termination output unit. You can disable it.
  • the controller may disable the output of the digital unit in response to the first control command and then control an initialization operation of the digital unit according to a reset operation of the power supply unit and a reset operation of the power supply unit.
  • the output of the digital unit may be enabled.
  • the controller may determine whether the initialization operation of the digital unit is completed based on an abnormality of a phase lock loop (PLL) lock signal in the node unit or an abnormality of the relay signal. have.
  • PLL phase lock loop
  • the controller may control the initialization operation of the digital unit after disabling the output of the digital unit in response to the second control command, and outputting the digital unit when the initialization operation of the digital unit is completed. Can be enabled.
  • the node unit may further include a node termination output unit located at a rear end of the digital unit based on a transmission path of the relay signal, wherein the control unit comprises: the first control command or the In response to the second control command, the output of the node-terminated output can be disabled.
  • control unit in response to the first control command or the second control command, simultaneously disables the output of the digital unit and the output of the node termination output unit or the output of the digital unit and the node termination.
  • the output of the output unit may be sequentially disabled at predetermined time intervals.
  • control unit may disable the output of the digital unit and the node termination output unit in response to the first control command, and then the digital unit may be configured according to a reset operation of the power supply unit and a reset operation of the power supply unit.
  • the control unit may control a negative initialization operation. When the reset operation of the power supply unit and the initialization operation of the digital unit are completed, the output of the digital unit and the node termination output unit may be enabled.
  • control unit may enable the output of the digital unit and the output of the node termination output unit simultaneously or sequentially enable the output of the digital unit and the output of the node termination output unit at predetermined time intervals. Can be.
  • the controller may control the initialization operation of the digital unit after disabling the output of the digital unit and the node termination output unit in response to the second control command. Upon completion, the output of the digital unit and the node termination output unit may be enabled.
  • the node termination output may be a power amplifier that amplifies the digitally processed relay signal.
  • the node termination output unit may be an optical processing unit for photoelectric conversion or all-optical conversion of the digitally processed relay signal.
  • a node unit of a distributed antenna system may include: a power supply unit supplying power for driving the node unit; A digital unit which is driven by the power supplied from the power supply unit and outputs a predetermined digital process of the input relay signal; A node termination output unit positioned at a rear end of the digital unit based on the transmission path of the relay signal; And a controller configured to disable an output of the node termination output unit in response to a received first control command instructing a reset of the power supply unit or a second control command instructing a reset of the digital unit.
  • the controller may disable the output of the digital unit in response to the first control command or the second control command.
  • control unit in response to the first control command or the second control command, simultaneously disables the output of the digital unit and the output of the node termination output unit or the output of the digital unit and the node termination.
  • the output of the output unit may be sequentially disabled at predetermined time intervals.
  • the node unit of the distributed antenna system it is possible to block the generation of unnecessary waves in various cases such as power off, power supply, reset of the power supply unit, reset of the digital unit, and the like. This enables stable service provision of the distributed antenna system and high quality service.
  • FIG. 1 is a diagram illustrating an example of a topology of a distributed antenna system to which the technical spirit of the present invention may be applied.
  • FIG. 2 is a block diagram showing an embodiment of a main unit to which the technical spirit of the present invention can be applied.
  • FIG. 3 is a block diagram showing an embodiment of a hub unit to which the technical spirit of the present invention can be applied.
  • FIG. 4 is a block diagram showing an embodiment of a remote unit to which the technical spirit of the present invention can be applied.
  • FIG. 5 is a block diagram illustrating some components for blocking an unwanted wave output of a node unit according to an embodiment of the inventive concept.
  • FIG. 6 is a block diagram illustrating some components for blocking unwanted wave output of a node unit according to another exemplary embodiment of the inventive concept.
  • FIG. 7 is a diagram for describing a threshold voltage and a power supply cutoff recognition voltage that are comparison targets of the voltage comparator of FIG. 6.
  • FIG. 8 is a block diagram illustrating some components for blocking an unwanted wave output of a node unit according to another exemplary embodiment of the inventive concept.
  • FIG. 9 is a flowchart illustrating a method of blocking an unwanted output according to an embodiment of the inventive concept.
  • FIG. 10 is a flowchart illustrating a method for interrupting an undesired wave output according to another exemplary embodiment of the inventive concept.
  • one component when one component is referred to as “connected” or “connected” with another component, the one component may be directly connected or directly connected to the other component, but in particular It is to be understood that, unless there is an opposite substrate, it may be connected or connected via another component in the middle.
  • FIG. 1 is a diagram illustrating an example of a topology of a distributed antenna system to which the technical spirit of the present invention may be applied.
  • a distributed antenna system includes a base station interface unit (BIU) 10 and a main unit (MU) 20 that constitute a headend node of a DAS.
  • An extension node may include a hub unit (Hub Unit, HUB, 30), a plurality of remote units (Remote Unit, RU, 40) disposed at each service location of the remote.
  • Such a DAS may be implemented as an analog DAS or a digital DAS, and in some cases, may be implemented as a hybrid thereof (ie, some nodes perform analog processing and others perform digital processing).
  • FIG. 1 illustrates an example of a DAS topology
  • the DAS includes an installation area and an application field (for example, in-building, subway, hospital, stadium, etc.).
  • the topology can be modified in various ways in consideration of the specificity.
  • the number of BIU 10, MU 20, HUB 30, RU 40 and the connection relationship between the upper and lower ends may also be different from FIG.
  • the HUB 30 may be utilized when the number of branches to be branched from the MU 20 to the star structure is limited compared to the number of RUs 40 to be installed. Therefore, the HUB 30 may be omitted when only a single MU 20 can sufficiently cover the number of RUs 40 required to be installed or when a plurality of MUs 20 are installed.
  • the BIU 10 may serve as an interface between the base station transceiver system (BTS) 5 and the MU 20.
  • BTS base station transceiver system
  • FIG. 1 three BTSs (BTS # 1 to BTS # 3) are connected to a single BIU 10, but the BIU 10 may be separately provided for each service provider, each frequency band, and each sector. It may be.
  • the BIU 10 is a signal of a power suitable for processing such a high power RF signal in the MU 20. To convert the data to the MU 20.
  • the BIU 10, depending on the implementation method, as shown in Figure 1 receives the base station signal for each frequency band (or for each operator, sector) and combine them (combine) and then to the MU (20) You can also carry out the function.
  • the MU 20 combines and transmits the RF signal. It can serve to distribute branch by branch.
  • the DAS is implemented as a digital DAS
  • the BIU 10 is a unit for converting the high power RF signal of the BTS (5) into a low power RF signal, and the low power RF signal IF signal (Intermediate Frequency) signal) and then digital signal processing to separate the unit to combine.
  • the MU 20 combines and distributes each transmitted RF signal by branch. Can be done.
  • each RU 40 may separate the received combined RF signal for each frequency band and perform signal processing (analog signal processing in the case of analog DAS and digital signal processing in the case of digital DAS). Accordingly, each RU 40 may transmit an RF signal to a user terminal within its service coverage through a service antenna. A detailed functional configuration of the RU 40 will be described in detail later with reference to FIG. 4.
  • an RF cable is connected between the BTS 5 and the BIU 10 and between the BIU 10 and the MU 20, and an optical cable is connected from the MU 20 to the lower end thereof.
  • a signal transport medium between each node may be variously modified.
  • the BIU 10 and the MU 20 may be connected through an RF cable, but may be connected through an optical cable or a digital interface.
  • the MU 20 and the HUB 30 and the RU 40 directly connected to the MU 20 are connected by an optical cable, and cascaded RU 40 is connected to each other through an RF cable, a twisted cable, and a UTP. It may be implemented in a way that is connected via a cable or the like.
  • the RU 40 directly connected to the MU 20 may be implemented in such a manner that the RU 40 is connected through an RF cable, a twisted cable, a UTP cable, or the like.
  • the MU 20, the HUB 30, and the RU 40 may include an optical transceiver module for all-optical conversion / photoelectric conversion, and, when connected to a node with a single optical cable, WDM ( Wavelength Division Multiplexing) may be included.
  • WDM Wavelength Division Multiplexing
  • the DAS may be connected to an external monitoring device, that is, a network management server / system (NMS) 50 through a network. Accordingly, the administrator can monitor the status and problems of each node unit of the DAS remotely through the NMS 50 and control the operation of each node unit remotely.
  • NMS network management server / system
  • FIG. 2 is a block diagram illustrating an embodiment of a main unit in a distributed antenna system to which the technical spirit of the present invention may be applied.
  • 2 illustrates an embodiment in which the MU 20 is connected to the BIU 10 by an RF cable and the HUB 30 or the RU 40 is connected by an optical cable as described with reference to FIG. 1. have.
  • the block diagram of FIG. 2 shows that the MU 20 performs predetermined signal processing on a signal transmitted from the BIU 10 through a downlink path, and then transfers the signal to the HUB 30 or the RU 40. Only the configuration related to the function of processing a signal received from the HUB 30 or the RU 40 through the link path is shown as an example.
  • the MU 20 includes a low noise amplifier 21a, a down converter 22a, and an AD based on a downlink pass (that is, a forward pass FWD).
  • Analog to Digital Converter 23a
  • Digital Signal Processor 24
  • Framer 25a
  • Serial-to-Parallel Converter SERDES; Serializer / Deserializer, 26
  • Electrical / Optical Converter 27a
  • the RF signal transmitted from the BIU 10 (see FIG. 1) via the RF cable can be low noise amplified by the low noise amplifier 21a and then intermediate by the down converter 22a.
  • the frequency IF signal may be down-converted into an IF signal, and the converted IF signal may be converted into a digital signal by the AD converter 23a and transferred to the digital signal processor 24.
  • the digital signal processor 24 may perform functions such as digital signal processing, digital filtering, gain control, and digital multiplexing for each digitized RF signal.
  • the digitized RF signal passed through the digital signal processor 24 may be formatted by the framer 25a into a format suitable for digital transmission, which may be converted into a serial digital signal by the serial-to-parallel converter 26. After conversion to the optical digital signal by the all-optical converter 27a, it may be transmitted to the lower node unit, such as the HUB 30 (see FIG. 1) or the RU 40 (see FIG. 1), via the optical cable.
  • the MU 20 Based on the uplink pass (i.e., reverse pass (RVS)), the MU 20 includes an opto-electric converter 27b, a serial-to-parallel converter 26, a deframer 25b, and a digital signal processor 24. And a DA converter 23b, an up converter 22b, and a power amplifier 21b.
  • RVS reverse pass
  • the optical digital signal transmitted via the optical cable from the lower node unit can be converted into an electrical signal (serial digital signal) by the optical / electric converter 27b, and the serial digital signal. May be converted into a parallel digital signal by the serial-to-parallel converter 26, and the parallel digital signal may be reformatted by the deframer 25b to enable processing by frequency band in the digital signal processor 24. have.
  • the digital signal passed through the digital signal processor 24 may be converted into an analog signal through the DA converter 23b.
  • the analog signal is an intermediate frequency (IF) signal, and may be up-converted to an analog signal of an original RF band through the up converter 22b.
  • the analog signal (ie, the RF signal) converted into the original RF band is amplified through the power amplifier 21b and then transferred to the BIU 10 through the RF cable.
  • IF intermediate frequency
  • the AD converter 23a, the DA converter 23b, the digital signal processor 24, the framer 25a, the deframer 25b, and the serial / parallel converter 26 may constitute a digital unit (MDP). At least two of them may be implemented as one field programmable gate array (FPGA). In addition, the MU controller 28 to be described later may also be implemented together in the one FPGA. In addition, although the digital signal processing unit 24 and the serial-to-parallel converter 26 are shown to be shared in each of the downlink and uplink paths, the digital signal processing unit 24 and the serial-to-parallel converter 26 may be provided separately for each path. It may be.
  • the low noise amplifier 21a in the downlink pass, the down converter 22a, the upconverter 22b in the uplink pass, and the power amplifier 21b may constitute an interface unit MIP. At least two of them may be implemented by one chip, for example, one RFIC (Radio Frequency Integrated Circuit).
  • RFIC Radio Frequency Integrated Circuit
  • the pre / op converter 27a and the pre / op converter 27b may constitute a light processing unit (MOP), and the pre / op converter, the pre / op converter corresponding to each of the downlink and uplink paths.
  • MOP light processing unit
  • the pre / op converter, the pre / op converter corresponding to each of the downlink and uplink paths may be implemented as a single optical transceiver module (eg, a single Small Form Factor Pluggable (SFP)).
  • SFP Small Form Factor Pluggable
  • FIG. 2 illustrates an embodiment in which the power amplifier 21b and the up converter 22b are included in the MU 20, the BIU 10 converts a high power RF signal into a low power RF signal as described with reference to FIG. 1.
  • the power amplifier 21b and / or the up-converter 22b may be omitted in the case of including a unit performing a function of converting to or converting the low-power RF signal into an IF signal and then combining and processing the digital signal.
  • the low noise amplifier 21a and / or down converter 22a may also be omitted in the MU 20 corresponding to the configuration of the BIU 20.
  • the MU 20 may further include an MU controller 28 and an MU power supply 29.
  • the MU control unit 28 may control to perform a signal processing operation in which components in the digital unit MDP are required.
  • the MU controller 28 may include the digital signal processor 24, the framer 25a, and the deframer 25b to correspond to the type of the signal transmitted between the upper node and / or the lower node, the required quality, and the like.
  • the serial-to-parallel converter 26 can be controlled.
  • the MU control unit 28 can determine a signal such as CDMA, WCDMA, LTE, WiBro, etc. transmitted from the BTS 5 or the RU 40, and the digital unit (MDP) in response to the determined type. Control internal components.
  • the MU controller 28 may enable or disable the output of the digital unit (MDP) internal components.
  • the MU controller 28 may generate a predetermined control signal to control the output operation of the internal components of the digital unit (MDP), and may transfer the generated predetermined control signal to a corresponding configuration.
  • the MU controller 28 may control other components such as an interface unit MIP, an optical processing unit MOP, and an MU power supply unit 29 in the MU 20.
  • the MU controller 28 may enable or disable the output of the interface unit MIP, the light processing unit MOP, or the like.
  • the MU control unit 28 is connected to a control command for instructing the reset of the digital unit (MDP), or a control command for instructing the reset of the MU power supply unit 29 through a wired or wireless network (see FIG. 1). Can be received from.
  • the MU controller 28 may receive the control commands from an adjacent node unit, for example, the HUB 30 or the RU 40.
  • the MU controller 28 may control an initialization operation of the internal components of the digital unit MDP in response to a control command for instructing the reset of the digital unit MDP.
  • the MU control unit 28 responds to a control command instructing the reset of the MU power supply 29 (for example, the continuous power off / supply operation of the MU power supply 29 for restarting the MU 20).
  • the reset operation of the MU power supply unit 29 may be controlled, and the initialization operation of the internal components of the digital unit (MDP) may be controlled according to the reset operation.
  • the MU power supply unit 29 may supply power to internal components of the MU 20, for example, an interface unit (MIP), a digital unit (MDP), an optical processing unit (MOP), etc. to drive the MU 20. have.
  • the MU power supply 29 may supply or cut off power to the internal components of the MU 20 by the control of the MU control unit 28 or by the direct control of an administrator in the region where the MU 20 is located.
  • FIG. 3 is a block diagram illustrating an embodiment of a hub unit in a distributed antenna system to which the technical spirit of the present invention may be applied.
  • the HUB 30 may include an optical / electric converter 31a, a digital signal processor 33, and an electrical / optical converter 35a and 37a based on the downlink path.
  • the optical digital signal transmitted from the MU 20 via an optical cable can be converted into an electrical signal by the optical / electric converter 31a, and the digital signal processing unit 33 converts the optical signal.
  • Predetermined signal processing may be performed on the converted electrical signals, and the converted electrical signals may be distributed to the plurality of all-optical converters 35a and 37b.
  • the all-optical converters 35a and 37b may receive each of the divided signals, convert the electrical signals into optical digital signals, and transmit the electrical signals to the lower node units, for example, the RU 40 (see FIG. 1). Although only two all-optical converters 35a and 37a are illustrated in FIG. 3, the all-optical converters may be provided in plurality in correspondence to the number of node units connected to the lower part of the HUB 30.
  • the HUB 30 may include the optical / electric converters 35b and 37b, the digital signal processor 33, and the electrical / optical converter 31b based on the uplink path.
  • the optical digital signal transmitted from the RU 40 via the optical cable is converted into an electrical signal by the optical / electric converters 35b and 37b, and the digital signal processing unit 33 combines the plurality of converted electrical signals to convert the electrical signal. Transfer to the light transducer 31b.
  • the pre / optical converter 31b may convert the combined electrical signal into an optical digital signal and transmit it to an upper node unit, for example, the MU 20 (see FIG. 1).
  • the digital signal processor 33 of the HUB 30 may configure a digital unit HDP, and the digital signal processor 33 may be implemented with an FPGA.
  • the optical / electric converter and the electrical / optical converter corresponding to each of the light processing units HOP1, HOP2, and HOP3 are separately configured in the HUB 30, but as described with reference to FIG. 2, the light processing units ( HOP1, HOP2, HOP3) may each be composed of a single optical transceiver module.
  • the HUB 30 may further include a HUB control unit 38 and a HUB power supply unit 39.
  • the HUB control unit 38 may control the digital unit HDP to perform a required signal processing operation.
  • the HUB controller 38 may enable or disable the output of the digital unit HDP.
  • the HUB control unit 38 may generate a predetermined control signal to control the output operation of the digital unit HDP, and transfer the generated predetermined control signal to the digital unit HDP.
  • the HUB controller 38 may control the light processing units HOP1, HOP2, and HOP3 and the HUB power supply 39 in the HUB 30 in addition to the digital unit HDP.
  • the HUB controller 38 may enable or disable the outputs of the light processing units HOP1, HOP2, and HOP3.
  • the HUB control unit 38 connects a control command for instructing the reset of the digital unit HDP or a control command for instructing the reset of the HUB power supply 39 to be described later through a wired or wireless network. 1).
  • the HUB control unit 38 may receive the control commands from an adjacent node unit, for example, the MU 20 or the RU 40.
  • the HUB control unit 38 may control an initialization operation of the digital unit HDP in response to a control command for instructing the reset of the digital unit HDP.
  • the HUB control unit 38 responds to a control command instructing the reset of the HUB power supply unit 39 (for example, the continuous power off / supply operation of the HUB power supply unit 39 for reactivation of the HUB 30).
  • the reset operation of the HUB power supply unit 39 may be controlled, and the initialization operation of the digital unit HDP according to the reset operation may be controlled.
  • the HUB power supply unit 39 may supply power to internal components of the HUB 30, for example, the digital unit HDP, the light processing units HOP1, HOP2, and HOP3, to drive the HUB 30. .
  • the HUB power supply 39 may supply or cut off power to the internal components of the HUB 30 by the control of the HUB control unit 38 or by the direct control of an administrator in the region where the HUB 30 is located.
  • FIG. 4 is a block diagram illustrating an embodiment of a remote unit in a distributed antenna system to which the technical spirit of the present invention may be applied.
  • FIG. 4 illustrates one implementation of a RU 40 in a digital DAS where the connection between node units is made via an optical cable.
  • 4 is a component related to a function of providing a signal transmitted from an upper node unit to a terminal in a service area through a downlink path and processing a terminal signal received from a terminal in a service area through an uplink path. It shows the bay.
  • the RU 40 includes a first opto-electric converter 41a, a first series-parallel converter 42a, a first deframer 43a, and a digital signal based on the downlink path.
  • the processor 44 may include a DA converter 45a, an up converter 46a, and a power amplifier 47a.
  • the optical digital signal transmitted from the upper node unit (e.g., the MU 20, the HUB 30, see FIG. 1) via the optical cable is a first opto-electric converter.
  • the digital signal is converted into an electrical signal (serial digital signal) by 41a, and the serial digital signal is converted into a parallel digital signal by a first series-parallel converter 42a, and the parallel digital signal is converted by the first deframer 43a.
  • the digital signal processor 44 is reformatted to enable processing for each frequency band.
  • the digital signal processor 44 may perform functions such as digital signal processing, digital filtering, gain control, and digital multiplexing for each frequency band of the reformatted digital signal.
  • the digital signal passed through the digital signal processor 44 may be converted into an analog signal through the DA converter 45a.
  • the analog signal is an intermediate frequency (IF) signal, and may be up-converted to an analog signal of an original RF band through the up converter 46a.
  • the analog signal (ie, RF signal) converted to the original RF band as described above may be transmitted through a service antenna (not shown) through the power amplifier 47a.
  • the RU 40 may output a signal reformatted by the first deframer 43a to the second framer 43c and transmit it to the lower node unit connected through the optical cable.
  • the reformatted signal from the first deframer 43a may be output to the second framer 43c, and the second framer 43c may reformat the reformatted signal to produce a second deserializer. 42b).
  • the second serial-to-parallel converter 42b converts the input signal into a serial digital signal and outputs it to the second electro-optical converter 41d.
  • the second electro-optical converter 41d converts the input signal into an optical digital signal. It can be converted and transmitted to the lower node unit through the optical cable.
  • the RU 40 has a low noise amplifier 47b, a down converter 46b, an AD converter 45b, a digital signal processor 44, a first framer 43b, and a first series when the uplink path is a reference. It may include a parallel converter 42a and a first all-optical converter 41b.
  • the RF signal (ie, the terminal signal) received from the user terminal (not shown) within the service coverage via the service antenna (not shown) is low noise amplified by the low noise amplifier 47b,
  • the frequency is down-converted into an IF signal by the down converter 46b, and the converted IF signal may be converted into a digital signal by the AD converter 45b and transferred to the digital signal processor 44.
  • the digital signal passed through the digital signal processor 44 is formatted into a format suitable for digital transmission through the first framer 43b, which is converted into a serial digital signal by the first serial-to-parallel converter 42a, and the first pre / It can be converted into an optical digital signal by the optical converter 41b and transmitted to the upper node unit through the optical cable.
  • the optical digital signal received from the lower node unit via the optical cable in the uplink path is converted into a serial digital signal by the second optical / electric converter 41d, and the serial digital signal is converted into a second serial-to-parallel converter (
  • the parallel digital signal may be converted into a parallel digital signal by 42b), and the parallel digital signal may be reformatted by the second deframer 43d and output to the digital signal processor 44.
  • the digital signal processor 44 may combine the digital signal received through the service antenna and the digital signal received from the lower node unit and output the combined digital signal to the first framer 43b.
  • the 43b may format and output the combined digital signal in a format suitable for digital transmission.
  • the combined digital signal output from the first framer 43b is converted into a serial digital signal by the first series-parallel converter 42a and converted into an optical digital signal by the first pre / optical converter 41b, and then It can be sent to the node unit.
  • the first and second serial-to-parallel converters 42a and 42b, the first and second deframers 43a and 43c, the first and second framers 43b of the RU 40, and the like. 43d), the digital signal processor 44, the DA converter 45a, and the AD converter 45b may constitute a digital unit RDP, and at least two or more of them may be implemented as one FPGA.
  • the RU controller 48 to be described later may also be implemented together in one FPGA.
  • first and second serial-to-parallel converters 42a and 42b and the digital signal processing unit 44 are shown to be shared in the downlink and uplink paths, respectively, the first and second parallel-to-parallel converters 42a. , 42b) and the digital signal processor 44 may be separately provided for each path.
  • the up-converter 46a in the downlink pass, the power amplifier 47a, the low noise amplifier 47b in the uplink pass, and the down converter 46b may constitute an interface unit RIP. At least two or more of these may be implemented with one chip, for example, one RFIC.
  • the first photoelectric converter 41a, the first photoelectric converter 41b, the second photoelectric converter 41c, and the second photoelectric converter 41d each have a light processing unit ROP1, ROP2) may be configured, and the corresponding all-optical and opto-electrical converters are separately provided in the downlink and uplink paths, respectively, but may be implemented as a single optical transceiver module.
  • the RU 40 may further include a RU controller 48 and a RU power supply 49.
  • the RU controller 48 may control to perform a signal processing operation in which the components inside the digital unit RDP are required.
  • the RU controller 28 may use the digital signal processor 44, the first and second deframers 43a, to correspond to the type of the signal transmitted between the upper node and / or the lower node, the required quality, and the like. 43c), the first and second framers 43b and 43d, the first and second serial-to-parallel converters 42a and 42b, and the like.
  • the RU controller 48 may enable or disable the output of the digital unit RDP internal components.
  • the RU controller 48 may generate a predetermined control signal to control the output operation of the internal components of the digital unit RDP, and may transfer the generated predetermined control signal to a corresponding configuration.
  • the RU controller 48 may control other components such as the interface unit RIP, the light processing units ROP1 and ROP2, and the RU power supply 49 in the RU 40.
  • the RU controller 48 may enable or disable the output of the interface unit RIP and the light processing units ROP1 and ROP2.
  • the RU control unit 48 may refer to the NMS 50 (see FIG. 1) for connecting a control command for resetting the digital unit RDP or a control command for resetting the RU power supply 49 through a wired or wireless network. Can be received from.
  • the RU controller 48 may receive the control commands from an adjacent node unit, for example, the MU 20 or the HUB 30.
  • the RU controller 48 may control an initialization operation of the internal components of the digital unit RDP in response to a control command for instructing the reset of the digital unit RDP.
  • the RU controller 48 responds to a control command instructing a reset of the RU power supply 49 (eg, a continuous power off / supply operation of the RU power supply 49 for re-operation of the RU 40).
  • a reset of the RU power supply 49 eg, a continuous power off / supply operation of the RU power supply 49 for re-operation of the RU 40.
  • the RU power supply 49 supplies power to internal components of the RU 40, for example, the interface unit RIP, the digital unit RDP, and the light processing units ROP1 and ROP2 to drive the RU 40.
  • Can supply The RU power supply 49 may supply or cut off power to internal components of the RU 40 by the control of the RU controller 48 or by the control of an administrator input in the region where the RU 40 is located. .
  • FIGS. 1 to 4 one configuration example of the topology of the distributed antenna system, the MU 20, the HUB 30, and the RU 40 has been described.
  • the configuration examples of FIGS. 1 to 4 are just one embodiment and may have various applications.
  • each of the node units constituting the distributed antenna system has a signal or uplink for transmitting to a user terminal based on a downlink path.
  • Digital part for example, digital part (MDP) of FIG. 2, digital part (HDP) of FIG. 3, FIG. 2 for digital processing with respect to a signal (hereinafter referred to as a relay signal) for transmission to a base station based on a path 4 digital portions (RDP).
  • MDP digital part
  • HDP digital part
  • RDP digital portions
  • the digital unit of each of the node units may include image rejection, blocking of direct current (DC) components, digital filtering, and frequency allocation using a preprogrammed algorithm for the relay signal. Or a digital signal processor for performing various digital signal processing such as signal processing for each sector and multiplexing, an AD converter for digital conversion, and a DA converter for analog conversion.
  • image rejection blocking of direct current (DC) components
  • DC direct current
  • digital filtering and frequency allocation using a preprogrammed algorithm for the relay signal.
  • a digital signal processor for performing various digital signal processing such as signal processing for each sector and multiplexing, an AD converter for digital conversion, and a DA converter for analog conversion.
  • the digital unit of each of the node units may be suddenly cut off, when the power is supplied again in a power-off state, when the power is reset, or when performing a reset operation for initializing the elements of the digital unit.
  • An unwanted wave generated from the elements constituting the digital unit can be output. These ripples may damage other devices inside the node unit, or may be transferred to an adjacent node to damage devices inside the adjacent node.
  • the unnecessary waves cause a deterioration in the quality of service of the distributed antenna system. Therefore, a method of effectively blocking such unwanted waves is required.
  • the relay signal is disposed at an end based on a signal transmission path (hereinafter referred to as a digital termination output unit), for example, a downlink path is performed in the digital unit RDP of FIG. 4. Since it is output via the DA converter 45a disposed at the end as a reference, in order to prevent the unwanted wave generated in the digital unit of each of the node units from being outputted from the digital unit, the control of the output of the digital unit internal components is controlled. May be required.
  • a configuration (hereinafter, referred to as a node termination output unit) disposed at the end based on a signal transmission path inside the node unit, for example
  • a configuration hereinafter, referred to as a node termination output unit
  • an all-optical converter 27a disposed at an end with respect to the downlink path in the MU 20 shown in FIG. 2 or at an end with respect to the downlink path at the RU 40 shown in FIG. 4. It may be necessary to control the output of configurations such as power amplifier 47a.
  • embodiments for blocking the unwanted wave output according to the spirit of the present invention are any one of the MU 20, the HUB 30, and the RU 40 of the distributed antenna system described with reference to FIGS. 1 to 4. It is described on the assumption that it is applied to, but the technical idea of the present invention is not limited thereto.
  • the method for blocking the unnecessary wave output according to the technical idea of the present invention can be applied to a digital repeater, a mobile communication base station system, and the like.
  • FIG. 5 is a block diagram illustrating some components for blocking an unwanted wave output of a node unit according to an exemplary embodiment of the inventive concept.
  • the node unit may include a digital signal processor 510, a digital termination output unit 520, a node termination output unit 530, a power supply unit 540, and a power delay unit 550.
  • the digital signal processing unit 510 and the digital termination output unit 520 may be included in the digital unit DP of the node unit, and the node termination output unit 530 may be an interface unit IP or an optical processing unit OP of the node unit. ) May be included.
  • the digital signal processor 510 may perform predetermined digital processing on the relay signal input as described with reference to FIGS. 2 to 4.
  • the digital termination output unit 520 may be a device disposed at an end of the digital unit DP based on a signal transmission path.
  • the digital termination output unit 520 may perform predetermined digital processing on the relay signal digitally processed by the digital signal processing unit 510.
  • the digital termination output 520 may be an AD converter or a DA converter.
  • the node termination output unit 530 may be configured for interfacing between the node unit and another neighboring node unit or interfacing between the node unit and the base station side unit / user terminal.
  • the node termination output 530 may be an optical / electric converter or an electrical / optical converter.
  • the node termination output unit 530 may include a power amplifier for amplifying the relay signal, an up converter for frequency up-converting the relay signal, a low noise amplifier for low noise amplification to remove noise of the relay signal, and the frequency of the relay signal. It may be implemented as a down converter for down converting.
  • the power supply unit 540 may supply power for driving to each component unit in the node unit.
  • the power supply unit 540 may supply power for driving to the digital signal processing unit 510, the digital termination output unit 520, and the node termination output unit 530 in the node unit.
  • the power delay unit 550 provides a time delay with respect to the power supplied from the power supply unit 540 to the digital signal processing unit 510.
  • the termination output unit 520 and / or the node termination output unit 530 may be powered off faster than the digital signal processing unit 510.
  • the generated unwanted wave is output from the digital unit DP, so that the element of the rear end of the digital unit DP in the node unit (for example, damage to the power amplifier of the interface unit IP) may be blocked.
  • the generated unwanted wave may be prevented from being transmitted to the adjacent node unit.
  • FIG. 6 is a block diagram illustrating some components for blocking an unwanted wave output of a node unit according to another exemplary embodiment of the inventive concept.
  • FIG. 7 is a diagram for describing a threshold voltage and a power supply cutoff recognition voltage, which are comparison targets of the voltage comparator of FIG. 6.
  • FIG. 6 for convenience of description, a description overlapping with FIG. 5 will be omitted and the description will be given based on differences.
  • the node unit may include a digital signal processor 610, a digital termination output unit 620, a node termination output unit 630, a power supply unit 640, and a controller 650. .
  • the node unit may further include a power delay unit shown in FIG. 5.
  • the controller 650 may control the internal components of the node unit, for example, the digital signal processor 610, the digital termination output unit 620, the node termination output unit 630, and the output of the power supply unit 640. Can be.
  • the controller 650 may disable or enable the output of the node unit internal components.
  • the controller 650 may fix the output of the digital signal processor 610 among the internal components of the node unit to '0' or output a predetermined value at which no unwanted wave is generated. Can be controlled.
  • the controller 650 may correspond to the controllers of the MU 20, the HUB 30, and the RU 40 described with reference to FIGS. 2 to 4.
  • the controller 650 may include a voltage comparator 652 for comparing the voltage supplied from the power supply 640 to the components inside the node unit with a preset threshold voltage Vth.
  • the threshold voltage Vth may be a reference voltage for determining whether the voltage supplied from the power supply unit 640 to the components inside the node unit is abnormal.
  • the threshold voltage Vth may be set in advance according to an operating characteristic of the power supply unit 640 or a power characteristic of the digital signal processor 610.
  • the threshold voltage Vth may be set to a value smaller than the normal output voltage Vs and larger than the power-off recognition voltage Voff.
  • the controller 650 is configured to output at least one output function of the digital signal processor 610, the digital termination output unit 620, and the node termination output unit 630 based on the voltage comparison result of the voltage comparison unit 652. You can control whether to disable it. Alternatively, the controller 650 may control the output value of the digital signal processor 610 based on the voltage comparison result of the voltage comparator 652.
  • the control unit 650 and the digital termination unit when the magnitude of the voltage supplied from the power supply 640 to the components inside the node unit is smaller than the threshold voltage Vth, the control unit 650 and the digital termination unit. An output of at least one of the output unit 620 and the node termination output unit 630 may be disabled. Alternatively, when the magnitude of the voltage supplied from the power supply 640 to the components inside the node unit is smaller than the threshold voltage Vth, the digital signal processor 610 does not generate an unnecessary wave. Can be controlled to output a predetermined value.
  • the controller 650 disables the output of the internal configuration of the node unit (T_disable in FIG. 7).
  • the digital signal processor 610 may output a value that does not generate an unwanted wave.
  • the output of the digital signal processing unit 610 may be disabled before the power supply of the power supply unit 640 is completely turned off to prevent generation of unwanted waves, or the digital termination output unit 620 and the node termination output may be prevented.
  • the digital signal processing unit 610 outputs a value at which no unwanted wave is generated before the outputs of the digital termination output unit 620 and / or the node termination output unit 630 are disabled, thereby causing the unnecessary wave to be output to the digital unit. It can also block output from or passing unwanted waves to adjacent nodes.
  • the voltage comparator 652 may be implemented separately from the controller 650.
  • the voltage comparator 652 compares the threshold voltage Vth with the power supplied from the power supply 640, and directly based on the comparison result, the digital signal processor 610 and the digital termination output unit 620. And controlling the output of the digital termination output unit 630 to block the unwanted wave.
  • 8 is a block diagram illustrating some components for blocking an unwanted wave output of a node unit according to another exemplary embodiment of the inventive concept.
  • 8 illustrates a power supply operation of the node unit (eg, supplying power to the node unit at initial setting), or a reset operation of the power supply unit (for example, after the power is cut off to restart the node unit).
  • a power supply operation of the node unit eg, supplying power to the node unit at initial setting
  • a reset operation of the power supply unit for example, after the power is cut off to restart the node unit.
  • a digital unit reset operation for example, an operation of resetting the settings of elements constituting the digital unit.
  • the node unit may include a digital signal processor 810, a digital termination output unit 820, a node termination output unit 830, a power supply unit 840, and a controller 850.
  • the digital signal processing unit 810 and the digital termination output unit 820 may constitute a digital unit DP, and perform initialization operations when the power is turned on, when the power supply unit 840 is reset, and when the digital unit DP is reset. can do. Initialization operations of the digital signal processor 810 and the digital termination output unit 820 may be controlled by the controller 850.
  • the power supply unit 840 may supply power to the digital signal processor 810, the digital termination output unit 820, the node termination output unit 830, and the controller 850 to drive the node unit.
  • the power supply unit 840 may determine whether to supply power according to the control of the controller 850.
  • the power supply unit 840 may be locally controlled according to the direct control of the manager at a location where the node unit is installed (for example, when the manager operates a power switch or a reset switch connected to the power supply unit 840). It is possible to determine whether to supply a control (local contro) power.
  • the controller 850 may receive a remote control command instructing a reset of the digital unit from an NMS (see reference numeral 50 of FIG. 1) that is communicatively connected through the network with the node unit, and responds thereto.
  • the reset of the digital unit DP can be controlled.
  • the controller 850 may receive a local control command instructing the reset of the digital unit from a local terminal of the manager communicatively connected to the node unit through short-range wireless communication, and in response thereto, The reset of the negative DP can be controlled.
  • the present invention is not limited thereto, and the controller 850 may directly detect whether or not a failure occurs in the node unit and reset the digital unit DP according to the detection result.
  • the controller 850 may receive the remote control command, the local control command, and the like from an adjacent node unit.
  • the controller 850 is configured to prevent unwanted waves from being generated due to the initialization of the digital signal processing unit 810 and the digital termination output unit 820 constituting the digital unit DP when the digital unit DP is reset. At least one of the output of the processor 810 and the output of the digital termination output unit 820 may be disabled. In some embodiments, the controller 850 may disable the output of the node termination output unit 830 without disabling the output of the digital unit DP. In another embodiment, the controller 850 may disable the output of at least one of the components of the digital unit DP and the output of the node termination output unit 830. In this case, the controller 850 may disable at least one output of the components of the digital unit DP and an output of the node termination output unit 830 at the same time.
  • At least one of the components of the digital unit DP and the output of the node termination output unit 830 may be sequentially disabled at predetermined time intervals.
  • the controller 850 may first disable the output of the node termination output unit 830 and then disable at least one of the components of the digital unit DP.
  • the controller 850 may control the initialization operations of the digital signal processor 810 and the digital termination output unit 820.
  • the controller 850 may enable the disabled components.
  • the controller 850 may be configured to be configured as the digital unit DP.
  • the controller 850 may determine whether the initialization operation of the digital unit DP is completed based on whether there is an abnormality of a phase lock loop (PLL) lock signal in the node unit or an abnormality of the relay signal. .
  • PLL phase lock loop
  • the control unit 850 may receive a remote control command for instructing the power supply unit 840 to start and reset the power supply through the NMS (or the local terminal), and in response thereto, the power supply unit 840 starts to supply power. Alternatively, reset can be controlled. However, the present invention is not limited thereto, and the controller 850 may directly detect whether or not a failure occurs in the node unit, and control the reset of the power supply unit 840 according to the detection result. The controller 850 monitors the power supply state of the power supply unit 840 and monitors the monitoring result when the manager directly controls whether to start or reset the power supply of the power supply unit 840 at the location where the node unit is installed. On the basis of whether the output of the digital unit DP and / or the node termination output unit 830, which will be described later, is disabled, the initialization operation of the digital unit DP may be controlled.
  • the control unit 850 is configured from the digital signal processing unit 810 and the digital termination output unit 820 constituting the digital unit DP while the digital unit DP is initialized according to the power supply start or reset of the power supply unit 840. In order to prevent the unwanted wave from occurring, at least one of the output of the digital signal processor 810 and the output of the digital termination output unit 820 may be disabled.
  • the controller 850 may disable the output of the node termination output unit 830 without disabling the output of the digital unit DP, similarly to the reset control of the digital unit DP, and the digital unit DP.
  • the output of at least one of the configurations and the output of the node termination output unit 830 may be disabled simultaneously or sequentially at predetermined time intervals.
  • the controller 850 may control power supply start or reset of the power supply unit 840.
  • the controller 850 may continuously control the initialization operations of the digital signal processor 810 and the digital termination output unit 820, similarly to the reset control of the digital unit DP, and the initialization operation of the digital unit DP.
  • the disabled configurations can be enabled.
  • the administrator remotely controls the power supply unit 840 due to the location and location constraints of the node unit constituting the distributed antenna system.
  • digital unit (DP) reset etc.
  • the unwanted wave is output from the digital unit DP. You can block it from being passed, and even if the unwanted wave is output, you can block it from being transmitted to neighboring nodes. Accordingly, deterioration in service quality of the distributed antenna system can be prevented, and service reliability can be ensured.
  • the controller 850 controls the output of the components in the node unit directly when the reset of the power supply unit 840 and the reset control of the digital unit DP have been described. It is not limited to this.
  • the node unit may further include a predetermined output control circuit that can disable / enable the output of each component in hardware, in which case the controller 850 controls the predetermined output control circuit. It is also possible to disable / enable the output of each configuration.
  • FIG. 9 is a flowchart illustrating a method of blocking an unwanted wave output according to an exemplary embodiment of the inventive concept.
  • Each step shown in FIG. 9 is composed of steps that are processed in time series by the control unit 850 of the node unit shown in FIG. 8. Therefore, even if omitted below, it can be seen that the above descriptions regarding the node unit shown in FIG. 8 also apply to the method for blocking the unwanted output of FIG. 9.
  • step S910 the control unit 850 receives a control command for instructing reset of the digital unit DP.
  • the controller 850 may receive the control command remotely through an NMS or through a local terminal.
  • the controller 850 disables the output of the digital unit DP and / or the output of the node termination output unit 830.
  • the controller 850 may disable the output of at least one of the digital signal processor 810 and the digital termination output unit 820 constituting the digital unit DP.
  • the controller 850 controls the initialization operation of the internal elements of the digital unit DP.
  • the controller 850 determines whether the initialization operation of the internal elements of the digital unit DP is completed successfully. According to an embodiment, the controller 850 may determine whether the initialization operation of the digital unit DP is successful based on whether there is an abnormality of the PLL lock signal in the node unit or an abnormality of the relay signal digitally processed in the node unit. Can be. However, the present invention is not limited thereto, and the controller 850 may determine whether the initialization operation of the internal elements of the digital unit DP succeeds according to whether a predetermined time elapses.
  • step S940 If it is determined in step S940 that the initialization operation of the digital unit DP is successful, the controller 850 may enable the output of the disabled components in step S950. If it is determined in step S940 that the initialization operation of the digital unit DP is not successful, the controller 850 may perform steps S930 and S940 again.
  • FIG. 10 is a flowchart illustrating a method for interrupting an unwanted output according to another exemplary embodiment of the inventive concept.
  • Each step illustrated in FIG. 10 includes steps that are processed in time series by the control unit 850 of the node unit illustrated in FIG. 8. Therefore, even if omitted below, it can be seen that the above description of the node unit shown in FIG. 8 also applies to the method for blocking the unwanted output of FIG. 10.
  • FIG. 10 a description overlapping with the method for blocking the unwanted output of FIG. 9 will be omitted and the description will be given based on differences.
  • the controller 850 receives a control command for instructing the reset of the power supply unit 840.
  • the controller 850 may receive the control command remotely through an NMS or through a local terminal.
  • step S1200 the controller 850 disables the output of the digital unit DP and / or the output of the node termination output unit 830, and in step S1300, the controller 850 resets the power supply unit 840.
  • step S1400 the controller 850 controls the initialization of the internal elements of the digital unit DP.
  • step S1500 If it is determined in step S1500 that the initialization operation of the digital unit DP is successful, the controller 850 may enable the output of the disabled components (step S1600). If it is determined in step S1500 that the initialization operation of the digital unit DP is not successful, the controller 850 may perform steps S1400 and S1500 again.
  • control unit 850 illustrates processes performed in response to a control command for instructing the reset of the power supply unit 840, but the present disclosure is not limited thereto, and the control unit 850 may supply power to the power supply unit.
  • a process substantially similar to steps S1100 to S1600 can be performed in response to a control command for instructing supply start or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

본 발명의 기술적 사상에 의한 일 실시예에 따른 분산 안테나 시스템의 노드 유닛은, 노드 유닛의 구동을 위한 전원을 공급하는 전원 공급부, 전원 공급부로부터 공급되는 전원에 의해 구동되고 입력된 중계 신호를 디지털적으로 처리하여 출력하는 디지털부, 및 수신된 전원 공급부의 리셋을 지시하는 제1 제어 명령 또는 디지털부의 리셋을 지시하는 제2 제어 명령에 응답하여 디지털부의 출력을 디스에이블시키는 제어부를 포함한다.

Description

분산 안테나 시스템의 노드 유닛
본 발명의 기술적 사상은 분산 안테나 시스템에 관한 것으로서, 보다 구체적으로는 분산 안테나 시스템이 안정적으로 서비스를 제공할 수 있도록 하는 분산 안테나 시스템의 노드 유닛에 관한 것이다.
일반적으로, 이동통신 시스템에서 기지국의 서비스 영역을 확장하거나 음영 지역을 해소하기 위해 분산 안테나 시스템(Distributed Antenna System)이 이용된다. 최근에는 노이즈에 의한 영향 감소, 전송 용량 감소, 신호 처리의 용이함 등과 같은 다양한 이유로 분산 안테나 시스템을 구성하는 노드 유닛들 간에 기지국 신호, 사용자 단말 신호를 디지털 처리하여 전송하는 디지털 분산 안테나 시스템에 대한 연구가 활발히 진행되고 있다.
디지털 분산 안테나 시스템에서는 다양한 원인으로 인해 불요파가 발생될 수 있다. 예를 들어, 예상하지 못한 사고 등으로 인해 디지털 분산 안테나 시스템을 구성하는 노드 유닛으로의 전원 공급이 차단되는 경우, 노드 유닛 내부의 디지털 소자들(예를 들어, FPGA, CPU, ADC, DAC, PLL 등)로부터 불요파가 발생될 수 있다. 또는, 전원이 차단된 상태의 노드 유닛으로 전원이 공급되는 경우, 상기 노드 유닛 내부의 디지털 소자들이 초기화되면서 상기 노드 유닛 내부의 디지털 소자들로부터 불요파가 발생될 수 있다. 또는, 정상 서비스 중 특정 노드 유닛에 장애가 발생하여 해당 노드 유닛의 전원을 리셋(reset)하거나 상기 디지털 소자들을 리셋 해야하는 경우, 상기 노드 유닛 내부의 디지털 소자들로부터 불요파가 발생될 수 있다.
분산 안테나 시스템의 노드 유닛 내에서 불요파가 발생되는 경우, 발생된 불요파가 해당 노드 유닛 내의 특정 신호 처리 구성(예를 들어, 리모트 유닛의 PAU(Power Amplification Unit))에 데미지를 주거나, 해당 노드 유닛과 통신적으로 연결된 인접 노드 유닛으로 전달되면서 인접 노드 유닛에 데미지를 줄 수 있게 되고, 이로 인해 분산 안테나 시스템의 서비스 품질 저하가 야기된다.
따라서, 분산 안테나 시스템을 구성하는 노드 유닛에서 불요파가 발생되는 것을 차단할 수 있는 방안이 요구된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 전원 오프 시, 전원 공급 시, 전원 공급부의 리셋 시, 디지털부의 리셋 시 등 다양한 경우에 불요파가 발생되는 것을 차단할 수 있는 분산 안테나 시스템의 노드 유닛을 제공하는 데 있다.
본 발명의 기술적 사상에 의한 일 양태에 따른 분산 안테나 시스템의 노드 유닛은, 상기 노드 유닛의 구동을 위한 전원을 공급하는 전원 공급부; 상기 전원 공급부로부터 공급되는 전원에 의해 구동되고, 입력된 중계 신호를 디지털적으로 처리하여 출력하는 디지털부; 및 수신된 상기 전원 공급부의 리셋을 지시하는 제1 제어 명령 또는 상기 디지털부의 리셋을 지시하는 제2 제어 명령에 응답하여, 상기 디지털부의 출력을 디스에이블(disable)시키는 제어부;를 포함한다.
예시적인 실시예에서, 상기 제1 및 제2 제어 명령은, 상기 노드 유닛과 네트워크를 통해 통신적으로 연결되는 네트워크 관리 시스템(network management system)으로부터 전송될 수 있다.
예시적인 실시예에서, 상기 디지털부는, 상기 중계 신호에 대해 소정의 디지털 신호 처리를 수행하는 디지털 신호 처리부; 및 상기 중계 신호의 전달 패스를 기준으로 상기 디지털부 내에서 종단에 위치하는 디지털 종단 출력부;를 포함할 수 있고, 상기 제어부는, 상기 디지털 신호 처리부 및 상기 디지털 종단 출력부 중 적어도 하나의 출력을 디스에이블시킬 수 있다.
예시적인 실시예에서, 상기 제어부는, 상기 제1 제어 명령에 응답하여 상기 디지털부의 출력을 디스에이블시킨 후 상기 전원 공급부의 리셋 동작 및 상기 전원 공급부의 리셋 동작에 따른 상기 디지털부의 초기화 동작을 제어할 수 있고, 상기 전원 공급부의 리셋 동작 및 상기 디지털부의 초기화 동작이 완료되면 상기 디지털부의 출력을 인에이블(enable)시킬 수 있다.
예시적인 실시예에서, 상기 제어부는, 상기 노드 유닛 내의 PLL(Phase Lock Loop) 락(lock) 신호의 이상 유무 또는 상기 중계 신호의 이상 유무에 근거하여 상기 디지털부의 초기화 동작의 완료 여부를 판단할 수 있다.
예시적인 실시예에서, 상기 제어부는, 상기 제2 제어 명령에 응답하여 상기 디지털부의 출력을 디스에이블시킨 후 상기 디지털부의 초기화 동작을 제어할 수 있고, 상기 디지털부의 초기화 동작이 완료되면 상기 디지털부의 출력을 인에이블시킬 수 있다.
예시적인 실시예에서, 상기 노드 유닛은, 상기 중계 신호의 전달 패스를 기준으로 상기 디지털부의 후단에 위치하는 노드 종단 출력부;를 더 포함할 수 있고, 상기 제어부는, 상기 제1 제어 명령 또는 상기 제2 제어 명령에 응답하여, 상기 노드 종단 출력부의 출력을 디스에이블시킬 수 있다.
예시적인 실시예에서, 상기 제어부는, 상기 제1 제어 명령 또는 상기 제2 제어 명령에 응답하여, 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 동시에 디스에이블시키거나 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 소정의 시간 간격을 두고 순차적으로 디스에이블시킬 수 있다.
예시적인 실시예에서, 상기 제어부는, 상기 제1 제어 명령에 응답하여 상기 디지털부 및 상기 노드 종단 출력부의 출력을 디스에이블시킨 후 상기 전원 공급부의 리셋 동작 및 상기 전원 공급부의 리셋 동작에 따른 상기 디지털부의 초기화 동작을 제어할 수 있고, 상기 전원 공급부의 리셋 동작 및 상기 디지털부의 초기화 동작이 완료되면 상기 디지털부 및 상기 노드 종단 출력부의 출력을 인에이블시킬 수 있다.
예시적인 실시예에서, 상기 제어부는, 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 동시에 인에이블시키거나 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 소정의 시간 간격을 두고 순차적으로 인에이블시킬 수 있다.
예시적인 실시예에서, 상기 제어부는, 상기 제2 제어 명령에 응답하여 상기 디지털부 및 상기 노드 종단 출력부의 출력을 디스에이블시킨 후 상기 디지털부의 초기화 동작을 제어할 수 있고, 상기 디지털부의 초기화 동작이 완료되면 상기 디지털부 및 상기 노드 종단 출력부의 출력을 인에이블시킬 수 있다.
예시적인 실시예에서, 상기 노드 종단 출력부는, 상기 디지털 처리된 중계 신호를 증폭하는 전력 증폭기일 수 있다.
예시적인 실시예에서, 상기 노드 종단 출력부는, 상기 디지털 처리된 중계 신호를 광전 변환 또는 전광 변환하는 광 처리부일 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 분산 안테나 시스템의 노드 유닛은, 상기 노드 유닛의 구동을 위한 전원을 공급하는 전원 공급부; 상기 전원 공급부로부터 공급되는 전원에 의해 구동되고, 입력된 중계 신호를 소정의 디지털 처리하여 출력하는 디지털부; 상기 중계 신호의 전달 패스를 기준으로 상기 디지털부의 후단에 위치하는 노드 종단 출력부; 및 수신된 상기 전원 공급부의 리셋을 지시하는 제1 제어 명령 또는 상기 디지털부의 리셋을 지시하는 제2 제어 명령에 응답하여, 상기 노드 종단 출력부의 출력을 디스에이블시키는 제어부;를 포함한다.
예시적인 실시예에서, 상기 제어부는, 상기 제1 제어 명령 또는 상기 제2 제어 명령에 응답하여, 상기 디지털부의 출력을 디스에이블시킬 수 있다.
예시적인 실시예에서, 상기 제어부는, 상기 제1 제어 명령 또는 상기 제2 제어 명령에 응답하여, 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 동시에 디스에이블시키거나 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 소정의 시간 간격을 두고 순차적으로 디스에이블시킬 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 분산 안테나 시스템의 노드 유닛에 의하면, 전원 오프 시, 전원 공급 시, 전원 공급부의 리셋 시, 디지털부의 리셋 시 등 다양한 경우에 불요파가 발생되는 것을 차단함으로써 분산 안테나 시스템의 안정적인 서비스 제공을 가능하게 하며, 고품질의 서비스 제공을 가능하게 한다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 기술적 사상이 적용될 수 있는 분산 안테나 시스템의 토폴로지(Topology)의 일 예를 도시한 도면.
도 2는 본 발명의 기술적 사상이 적용될 수 있는 메인 유닛에 관한 일 실시예를 나타내는 블록도.
도 3은 본 발명의 기술적 사상이 적용될 수 있는 허브 유닛에 관한 일 실시예를 나타내는 블록도.
도 4는 본 발명의 기술적 사상이 적용될 수 있는 리모트 유닛에 관한 일 실시예를 나타내는 블록도.
도 5는 본 발명의 기술적 사상에 의한 일 실시예에 따른 노드 유닛의 불요파 출력 차단을 위한 일부 구성들을 나타내는 블록도.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 노드 유닛의 불요파 출력 차단을 위한 일부 구성들을 나타내는 블록도.
도 7은 도 6의 전압 비교부의 비교 대상인 임계 전압과 전원 공급 차단 인지 전압을 설명하기 위한 도면.
도 8은 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 노드 유닛의 불요파 출력 차단을 위한 일부 구성들을 나타내는 블록도.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 불요파 출력 차단 방법을 설명하기 위한 순서도.
도 10은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 불요파 출력 차단 방법을 설명하기 위한 순서도.
본 발명의 기술적 사상은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명의 기술적 사상을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 기술적 사상에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명의 기술적 사상을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 기술적 사상의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
이하, 첨부된 도면들을 참조하여 본 발명의 기술적 사상에 의한 실시예들을 상세히 설명한다.
도 1은 본 발명의 기술적 사상이 적용될 수 있는 분산 안테나 시스템의 토폴로지의 일 예를 도시한 도면이다.
도 1을 참조하면, 분산 안테나 시스템(DAS)은, DAS의 헤드엔드 노드(Headend Node)를 구성하는 베이스 스테이션 인터페이스 유닛(Base station Interface Unit, BIU, 10)과 메인 유닛(Main Unit, MU, 20), 확장 노드(Extension Node)인 허브 유닛(Hub Unit, HUB, 30), 원격의 각 서비스 위치에 배치되는 복수의 리모트 유닛(Remote Unit, RU, 40)을 포함할 수 있다. 이러한 DAS는 아날로그 DAS 또는 디지털 DAS로 구현될 수 있으며, 경우에 따라서는 이의 혼합형(즉, 일부 노드는 아날로그 처리, 나머지 노드는 디지털 처리를 수행함)으로 구현될 수도 있다.
다만, 도 1은 DAS 토폴로지의 일 예를 도시한 것이며, DAS는 설치 영역 및 적용 분야(예를 들어, 인빌딩(In-Building), 지하철(Subway), 병원(Hospital), 경기장(Stadium) 등)의 특수성을 고려하여 다양하게 토폴로지가 변형될 수 있다. 이와 같은 취지에서, BIU(10), MU(20), HUB(30), RU(40)의 개수 및 상호 간의 상/하위 단의 연결 관계도 도 1과 상이해질 수 있다. 또한, DAS에서 HUB(30)는 설치 필요한 RU(40)의 개수에 비해 MU(20)로부터 스타(STAR) 구조로 브랜치(Brach)될 브랜치 수가 제한적인 경우 활용될 수 있다. 따라서, 단일의 MU(20)만으로도 설치 필요한 RU(40)의 개수를 충분히 감당할 수 있는 경우 또는 복수의 MU(20)가 설치되는 경우 등에는 HUB(30)는 생략될 수도 있다.
이하, 도 1의 토폴로지를 중심으로, 본 발명의 기술적 사상이 적용될 수 있는 DAS분산 내의 각 노드 유닛 및 그 기능에 대하여 차례로 설명하기로 한다.
BIU(10)는 기지국(Base station Transceiver System, BTS, 5)과 MU(20) 간의 인터페이스 역할을 수행할 수 있다. 도 1에서는 세 개의 BTS(BTS#1 내지 BTS#3)가 단일의 BIU(10)와 연결되는 케이스를 도시하였지만, BIU(10)는 각 사업자 별, 각 주파수 대역 별, 각 섹터 별로 별도로 구비될 수도 있다.
일반적으로 BTS(5)로부터 전송되는 기지국 신호는 고전력(High Power)의 RF(Radio Frequency) 신호이므로, BIU(10)는 이와 같은 고전력의 RF 신호를 MU(20)에서 처리하기에 적당한 전력의 신호로 변환시켜 이를 MU(20)로 전달하는 기능을 수행할 수 있다. 또한, BIU(10)는, 구현 방식에 따라서, 도 1에 도시된 바와 같이 각 주파수 대역 별(또는 각 사업자 별, 섹터 별) 기지국 신호를 수신하고 이를 콤바인(combine)한 후 MU(20)로 전달하는 기능도 수행할 수 있다.
만일, BIU(10)가 BTS(5)로부터 전달되는 고전력의 RF 신호를 저전력으로 낮춘 후, 각 RF 신호를 콤바인하여 MU(20)로 전달하는 경우, MU(20)는 콤바인되어 전달되는 RF 신호를 브랜치 별로 분배하는 역할을 수행할 수 있다. 이때, DAS가 디지털 DAS로 구현되는 경우, BIU(10)는 BTS(5)의 고전력의 RF 신호를 저전력의 RF 신호로 변환하는 기능을 수행하는 유닛과, 저전력의 RF 신호를 IF 신호(Intermediate Frequency signal)로 변환한 후 디지털 신호 처리를 하여 이를 콤바인하는 유닛으로 분리 구성될 수 있다. 이와 달리, 만일 BIU(10)가 BTS(5)로부터 전달되는 고전력의 RF신호를 저전력으로 낮추는 기능만을 수행하는 경우, MU(20)는 전달된 각 RF 신호를 콤바인하고 이를 브랜치 별로 분배하는 역할을 수행할 수 있다.
상술한 바와 같이, MU(20)로부터 분배되는 콤바인된 RF 신호는 브랜치 별로(도 1의 Branch #1, Branch #k, Branch #N 참조) HUB(20)를 통해서 또는 직접 RU(40)로 전달될 수 있으며, 각 RU(40)는 전달받은 콤바인된 RF 신호를 주파수 대역 별로 분리하고 신호 처리(아날로그 DAS의 경우에는 아날로그 신호 처리, 디지털 DAS의 경우에는 디지털 신호 처리)를 수행할 수 있다. 이에 따라 각 RU(40)에서는 서비스 안테나를 통해서 자신의 서비스 커버리지 내의 사용자 단말로 RF 신호를 전송할 수 있다. RU(40)의 구체적 기능 구성에 대해서는 이하 도 4를 통해 상세히 설명하기로 한다.
도 1의 경우, BTS(5)와 BIU(10) 간 그리고 BIU(10)와 MU(20) 간에는 RF 케이블로 연결되고, MU(20)로부터 그 하위단까지는 모두 광 케이블로 연결되는 경우를 도시하고 있으나, 각 노드 간의 신호 전송 매체(signal transport medium)도 이와 다른 다양한 변형이 가능할 수 있다. 일 예로, BIU(10)와 MU(20) 간은 RF 케이블을 통해서 연결될 수 있지만, 광 케이블 또는 디지털 인터페이스를 통해서 연결될 수 있다. 다른 예로, MU(20)와 HUB(30) 그리고 MU(20)와 직접 연결되는 RU(40) 간에는 광 케이블로 연결되고, 케스케이드(Cascade) 연결된 RU(40) 상호 간에는 RF 케이블, 트위스트 케이블, UTP 케이블 등을 통해서 연결되는 방식으로 구현될 수 있다. 또 다른 예로, MU(20)와 직접 연결되는 RU(40)도 RF 케이블, 트위스트 케이블, UTP 케이블 등을 통해서 연결되는 방식으로 구현될 수 있다.
다만, 이하에서는 도 1을 기준으로 설명하기로 한다. 따라서, 본 실시예에서 MU(20), HUB(30), RU(40)는 전광 변환/광전 변환을 위한 광 트랜시버 모듈을 포함할 수 있고, 단일의 광 케이블로 노드 간 연결되는 경우에는 WDM(Wavelength Divisision Multiplexing) 소자를 포함할 수 있다.
이러한 DAS는 네트워크를 통해 외부의 모니터링 장치 즉, 네트워크 관리 서버/시스템(Network Management Server or System, NMS, 50)과 연결될 수 있다. 이에 따라 관리자는 NMS(50)를 통해서 원격에서 DAS의 각 노드 유닛의 상태 및 문제를 모니터링하고, 원격에서 각 노드 유닛의 동작을 제어할 수 있다.
도 2는 본 발명의 기술적 사상이 적용될 수 있는 분산 안테나 시스템 내의 메인 유닛에 관한 일 실시예를 나타내는 블록도이다. 여기서, 도 2의 블록도는 도 1을 참조하여 설명한 바와 같이 MU(20)가 BIU(10)와는 RF 케이블로 연결되고, HUB(30) 또는 RU(40)와는 광케이블로 연결되는 실시예를 나타내고 있다. 또한, 도 2의 블록도는 MU(20)가 다운링크 패스를 통해서 BIU(10)로부터 전달되는 신호에 대해 소정의 신호 처리를 수행한 후 HUB(30) 또는 RU(40)로 전달하고, 업링크 패스를 통해서 HUB(30) 또는 RU(40)로부터 수신되는 신호를 처리하는 기능과 관련된 구성만을 예시적으로 도시한 것이다.
도 2를 참조하면, MU(20)는, 다운링크 패스(즉, 순방향 패스(FWD))를 기준으로 할 때, 저잡음 증폭기(Low Noise Amplifier, 21a), 다운 컨버터(Down Converter, 22a), AD 컨버터(Analog to Digital Converter, 23a), 디지털 신호 처리부(digital signal processor, 24), 프레이머(Framer, 25a), 직병렬 변환기(SERDES; Serializer/Deserializer, 26), 전/광 변환기(Electrical to Optical Converter, 27a)를 포함할 수 있다.
MU(20)의 다운링크 패스에서, RF 케이블을 통해 BIU(10, 도 1 참조)로부터 전송된 RF 신호는 저잡음 증폭기(21a)에 의해 저잡음 증폭될 수 있고, 이어서 다운 컨버터(22a)에 의해 중간 주파수(IF) 신호로 주파수 하향 변환될 수 있으며, 변환된 IF 신호는 AD 컨버터(23a)에 의해 디지털 신호로 변환되어 디지털 신호 처리부(24)로 전달될 수 있다. 디지털 신호 처리부(24)는 디지털화된 RF 신호에 관한 주파수 대역 별 디지털 신호 처리, 디지털 필터링, 게인 컨트롤, 디지털 멀티플렉싱 등의 기능을 수행할 수 있다. 디지털 신호 처리부(24)를 거친 디지털화된 RF 신호는 프레이머(25a)를 통해서 디지털 전송에 적합한 포맷으로 포맷팅(Formatting)될 수 있고, 이는 직병렬 변환기(26)에 의해 직렬 디지털 신호로 변환될 수 있으며, 전/광 변환기(27a)에 의해 광 디지털 신호로 변환된 후 광 케이블을 통해서 하위의 노드 유닛, 예컨대 HUB(30, 도 1 참조) 또는 RU(40, 도 1 참조)로 전송될 수 있다.
업링크 패스(즉, 역방향 패스(RVS))를 기준으로 할 때, MU(20)는 광/전 변환기(27b), 직병렬 변환기(26), 디프레이머(25b), 디지털 신호 처리부(24), DA 컨버터(23b), 업 컨버터(22b), 전력 증폭기(21b)를 포함할 수 있다.
MU(20)의 업링크 패스에서, 하위의 노드 유닛으로부터 광 케이블을 통해 전송된 광 디지털 신호는 광/전 변환기(27b)에 의해 전기 신호(직렬 디지털 신호)로 변환될 수 있고, 직렬 디지털 신호는 직병렬 변환기(26)에 의해 병렬 디지털 신호로 변환될 수 있으며, 병렬 디지털 신호는 디프레이머(25b)에 의해 디지털 신호 처리부(24)에서 주파수 대역 별 처리가 가능하도록 리포맷팅(reformatting) 될 수 있다. 디지털 신호 처리부(24)를 거친 디지털 신호는 DA 컨버터(23b)를 거쳐 아날로그 신호로 변환될 수 있다. 이때, 아날로그 신호는 중간 주파수(IF) 신호인 바, 업 컨버터(22b)를 통해서 본래의 RF 대역의 아날로그 신호로 주파수 상향 변환될 수 있다. 이와 같이, 본래의 RF 대역으로 변환된 아날로그 신호(즉, RF 신호)는 전력 증폭기(21b)를 거쳐 증폭된 후 RF 케이블을 통해 BIU(10)로 전달된다.
도 2에서 AD 컨버터(23a), DA 컨버터(23b), 디지털 신호 처리부(24), 프레이머(25a), 디프레이머(25b), 직병렬 변환기(26)는 디지털부(MDP)를 구성할 수 있으며, 이들 중 적어도 둘 이상은 하나의 FPGA(Field Programmable Gate Array)로 구현될 수 있다. 또한, 후술되는 MU 제어부(28)도 상기 하나의 FPGA로 함께 구현될 수 있다. 또한, 다운링크 및 업링크 패스 각각에서 디지털 신호 처리부(24) 및 직병렬 변환기(26)가 공용되는 것으로 도시되었지만, 디지털 신호 처리부(24) 및 직병렬 변환기(26)는 각 패스 별로 별도로 구비될 수도 있다.
또한, 도 2에서 다운링크 패스에서의 저잡음 증폭기(21a), 다운 컨버터(22a), 업링크 패스에서의 업 컨버터(22b), 전력 증폭기(21b)는 인터페이스부(MIP)를 구성할 수 있으며, 이들 중 적어도 둘 이상은 하나의 칩, 예를 들어 하나의 RFIC(Radio Frequency Integrated Circuit)로 구현될 수 있다.
또한, 도 2에서 전/광 변환기(27a) 및 광/전 변환기(27b)는 광 처리부(MOP)를 구성할 수 있으며, 다운링크 및 업링크 패스 각각에서 대응하는 전/광 변환기, 광/전 변환기가 별도로 구비되는 것으로 도시되었지만, 이는 단일의 광 트랜시버 모듈(예를 들어, 단일 SFP(Small Form factor Pluggable))로 구현될 수도 있다.
또한, 도 2에서는 MU(20)에 전력 증폭기(21b) 및 업 컨버터(22b)가 포함되는 실시예를 도시하였지만, 도 1을 참조하여 설명한 바와 같이 BIU(10)가 고전력 RF 신호를 저전력 RF 신호로 변환하는 기능을 수행하는 유닛 또는 저전력 RF 신호에 대해 IF 신호로 변환한 후 디지털 신호 처리를 하여 이를 콤바인하는 유닛을 포함하는 경우에는 전력 증폭기(21b) 및/또는 업 컨버터(22b)가 생략될 수도 있을 것이다. 마찬가지로, BIU(20)의 구성에 대응하여 MU(20)에서 저잡음 증폭기(21a) 및/또는 다운 컨버터(22a)도 생략될 수 있을 것이다.
한편, 위의 다운링크 및 업링크 패스 관련 설명에서 언급하지는 않았지만 MU(20)는 MU 제어부(28) 및 MU 전원 공급부(29)를 더 포함할 수 있다.
MU 제어부(28)는 디지털부(MDP) 내부의 구성들이 요구되는 신호 처리 동작을 수행하도록 제어할 수 있다. 예를 들어, MU 제어부(28)는 상위 노드 및/또는 하위 노드와의 사이에서 전달되는 신호의 종류, 요구되는 품질 등에 대응하도록 디지털 신호 처리부(24), 프레이머(25a), 디프레이머(25b), 직병렬 변환기(26) 등을 제어할 수 있다. 상세하게는, MU 제어부(28)는, BTS(5)로부터 또는 RU(40)로부터 전송되는 CDMA, WCDMA, LTE, WiBro 등의 신호를 판별할 수 있고, 판별된 종류에 대응하여 디지털부(MDP) 내부의 구성들을 제어할 수 있다.
MU 제어부(28)는 디지털부(MDP) 내부 구성들의 출력에 대해 인에이블 또는 디스에이블시킬 수 있다. MU 제어부(28)는 디지털부(MDP) 내부 구성들의 출력 동작을 제어하기 위해 소정의 제어 신호를 생성할 수 있으며, 생성된 소정의 제어 신호를 대응하는 구성으로 전달할 수 있다.
MU 제어부(28)는 디지털부(MDP) 이외에도 MU(20) 내의 인터페이스부(MIP), 광 처리부(MOP), MU 전원 공급부(29) 등 다른 구성들을 제어할 수 있다. MU 제어부(28)는 인터페이스부(MIP), 광 처리부(MOP) 등의 출력을 인에이블 또는 디스에이블시킬 수 있다.
MU 제어부(28)는 디지털부(MDP)의 리셋을 지시하는 제어 명령, 또는 MU 전원 공급부(29)의 리셋을 지시하는 제어 명령 등을 유선 또는 무선 네트워크를 통해 연결되는 NMS(50, 도 1 참조)로부터 수신할 수 있다. 또는, MU 제어부(28)는 상기 제어 명령들을 인접 노드 유닛, 예를 들어 HUB(30) 또는 RU(40)로부터 전달받을 수도 있다.
MU 제어부(28)는 디지털부(MDP)의 리셋을 지시하는 제어 명령에 응답하여, 디지털부(MDP) 내부 구성들의 초기화 동작을 제어할 수 있다. MU 제어부(28)는 MU 전원 공급부(29)의 리셋(예를 들어, MU(20)의 재구동을 위한 MU 전원 공급부(29)의 연속적인 전원 차단/공급 동작)을 지시하는 제어 명령에 응답하여, MU 전원 공급부(29)의 리셋 동작을 제어할 수 있고, 상기 리셋 동작에 따른 디지털부(MDP) 내부 구성들의 초기화 동작을 제어할 수 있다.
MU 전원 공급부(29)는 MU(20)의 구동을 위해 MU(20)의 내부 구성들, 예를 들어 인터페이스부(MIP), 디지털부(MDP), 광 처리부(MOP) 등으로 전원을 공급할 수 있다. MU 전원 공급부(29)는 MU 제어부(28)의 제어에 의해 또는 MU(20)가 위치한 지역에서 관리자의 직접적인 제어에 의해 MU(20)의 내부 구성들로 전원을 공급하거나 전원을 차단할 수 있다.
도 3은 본 발명의 기술적 사상이 적용될 수 있는 분산 안테나 시스템 내의 허브 유닛에 관한 일 실시예를 나타내는 블록도이다.
도 3을 참조하면, HUB(30)는 다운링크 패스를 기준으로 광/전 변환기(31a), 디지털 신호 처리부(33) 및 전/광 변환기(35a, 37a)를 포함할 수 있다.
HUB(30)의 다운링크 패스에서, MU(20)로부터 광 케이블을 통하여 전송된 광 디지털 신호는 광/전 변환기(31a)에 의해 전기 신호로 변환될 수 있고, 디지털 신호 처리부(33)는 변환된 전기 신호에 대해 소정의 신호 처리를 수행하고 변환된 전기 신호를 복수의 전/광 변환기(35a, 37b)로 분배할 수 있다. 전/광 변환기(35a, 37b)는 분배된 각각의 신호를 전달 받아 전기 신호를 광 디지털 신호로 변환하여 하위의 노드 유닛, 예를 들어 RU(40, 도 1 참조)로 전달할 수 있다. 도 3에서는 편의상 두 개의 전/광 변환기(35a, 37a)만을 도시하였으나, 전/광 변환기는 HUB(30)의 하위에 연결되는 노드 유닛의 개수에 대응하여 복수로 구비될 수 있다.
HUB(30)는 업링크 패스를 기준으로, 광/전 변환기(35b, 37b), 디지털 신호 처리부(33) 및 전/광 변환기(31b)를 포함할 수 있다.
RU(40)로부터 광 케이블을 통하여 전송된 광 디지털 신호는 광/전 변환기(35b, 37b)에 의해 전기 신호로 변환되고, 디지털 신호 처리부(33)는 변환된 복수의 전기 신호를 결합하여 전/광 변환기(31b)로 전달할 수 있다. 전/광 변환기(31b)는 결합된 전기 신호를 광 디지털 신호로 변환하여 상위의 노드 유닛, 예를 들어 MU(20, 도 1 참조)로 전달할 수 있다.
도 3에서 HUB(30)의 디지털 신호 처리부(33)는 디지털부(HDP)를 구성할 수 있으며, 디지털 신호 처리부(33)는 FPGA로 구현될 수 있다. 도 3에서는 HUB(30)에서 광 처리부들(HOP1, HOP2, HOP3) 별로 대응하는 광/전 변환기와 전/광 변환기가 별도로 구성되는 것으로 도시하였지만, 도 2를 참조하여 설명한 바와 같이 광 처리부들(HOP1, HOP2, HOP3)은 각기 단일의 광 트랜시버 모듈로 구성될 수 도 있다.
한편, 위의 다운링크 및 업링크 패스 관련 설명에서 언급하지는 않았지만 HUB(30)는 HUB 제어부(38) 및 HUB 전원 공급부(39)를 더 포함할 수 있다.
HUB 제어부(38)는 디지털부(HDP)가 요구되는 신호 처리 동작을 수행하도록 제어할 수 있다. HUB 제어부(38)는 디지털부(HDP)의 출력을 인에이블 또는 디스에이블시킬 수 있다. HUB 제어부(38)는 디지털부(HDP)의 출력 동작을 제어하기 위해 소정의 제어 신호를 생성할 수 있으며, 생성된 소정의 제어 신호를 디지털부(HDP)로 전달할 수 있다.
HUB 제어부(38)는 디지털부(HDP) 이외에도 HUB(30) 내의 광 처리부들(HOP1, HOP2, HOP3), HUB 전원 공급부(39)를 제어할 수 있다. HUB 제어부(38)는 광 처리부들(HOP1, HOP2, HOP3)의 출력을 인에이블 또는 디스에이블시킬 수 있다.
HUB 제어부(38)는 디지털부(HDP)의 리셋을 지시하는 제어 명령, 또는 후술되는 HUB 전원 공급부(39)의 리셋을 지시하는 제어 명령 등을 유선 또는 무선 네트워크를 통해 연결되는 NMS(50, 도 1 참조)로부터 수신할 수 있다. 또는, HUB 제어부(38)는 상기 제어 명령들을 인접 노드 유닛, 예를 들어 MU(20) 또는 RU(40)로부터 전달받을 수도 있다.
HUB 제어부(38)는 디지털부(HDP)의 리셋을 지시하는 제어 명령에 응답하여, 디지털부(HDP)의 초기화 동작을 제어할 수 있다. HUB 제어부(38)는 HUB 전원 공급부(39)의 리셋(예를 들어, HUB(30)의 재구동을 위한 HUB 전원 공급부(39)의 연속적인 전원 차단/공급 동작)을 지시하는 제어 명령에 응답하여, HUB 전원 공급부(39)의 리셋 동작을 제어할 수 있고, 상기 리셋 동작에 따른 디지털부(HDP)의 초기화 동작을 제어할 수 있다.
HUB 전원 공급부(39)는 HUB(30)의 구동을 위해 HUB(30)의 내부 구성들, 예를 들어 디지털부(HDP), 광 처리부들(HOP1, HOP2, HOP3) 등으로 전원을 공급할 수 있다. HUB 전원 공급부(39)는 HUB 제어부(38)의 제어에 의해 또는 HUB(30)가 위치한 지역에서 관리자의 직접적인 제어에 의해 HUB(30)의 내부 구성들로 전원을 공급하거나 전원을 차단할 수 있다.
도 4는 본 발명의 기술적 사상이 적용될 수 있는 분산 안테나 시스템 내의 리모트 유닛에 관한 일 실시예를 나타내는 블록도이다.
여기서, 도 4의 블록도는 노드 유닛 간 연결이 광 케이블을 통해 이루어지는 디지털 DAS 내의 RU(40)에 관한 일 구현 형태를 예시한 것이다. 그리고 도 4의 블록도는 다운링크 패스를 통해서 상위 노드 유닛으로부터 전달되는 신호를 서비스 영역 내의 단말로 제공하고, 업링크 패스를 통해서 서비스 영역 내의 단말로부터 수신된 단말 신호를 처리하는 기능과 관련된 구성부만을 도시한 것이다.
도 4를 참조하면, RU(40)는, 다운링크 패스를 기준으로 할 때, 제1 광/전 변환기(41a), 제1 직병렬 변환기(42a), 제1 디프레이머(43a), 디지털 신호 처리부(44), DA 컨버터(45a), 업 컨버터(46a) 및 전력 증폭기(47a)를 포함할 수 있다.
RU(40)의 다운링크 패스에서, 광 케이블을 통해 상위의 노드 유닛(예를 들어, MU(20), HUB(30), 도 1 참조)으로부터 전송된 광 디지털 신호는 제1 광/전 변환기(41a)에 의해 전기 신호(직렬 디지털 신호)로 변환되고, 직렬 디지털 신호는 제1 직병렬 변환기(42a)에 의해 병렬 디지털 신호로 변환되며, 병렬 디지털 신호는 제1 디프레이머(43a)에 의해 디지털 신호 처리부(44)에서 주파수 대역 별 처리가 가능하도록 리포맷팅 된다. 디지털 신호 처리부(44)는 리포맷팅된 디지털 신호에 관한 주파수 대역 별 디지털 신호 처리, 디지털 필터링, 게인 컨트롤, 디지털 멀티플렉싱 등의 기능을 수행할 수 있다. 디지털 신호 처리부(44)를 거친 디지털 신호는 DA 컨버터(45a)를 거쳐 아날로그 신호로 변환될 수 있다. 이때, 아날로그 신호는 중간 주파수(IF) 신호인 바, 업 컨버터(46a)를 통해서 본래의 RF 대역의 아날로그 신호로 주파수 상향 변환될 수 있다. 이와 같이 본래의 RF 대역으로 변환된 아날로그 신호(즉, RF 신호)는 전력 증폭기(47a)를 거쳐 중폭되어 서비스 안테나(미도시)를 통해 송출될 수 있다.
한편, 다운링크 패스에서 RU(40)는 제1 디프레이머(43a)에서 리포맷팅된 신호를 제2 프레이머(43c)로 출력하여 광 케이블을 통해 연결된 하위의 노드 유닛으로 전송할 수 있다. 예를 들어, 제1 디프레이머(43a)에서 리포맷팅된 신호는 제2 프레이머(43c)로 출력될 수 있고, 제2 프레이머(43c)는 리포맷팅된 신호를 다시 포맷팅하여 제2 직병렬변환기(42b)로 출력할 수 있다. 제2 직병렬변환기(42b)는 입력된 신호를 직렬 디지털 신호로 변환하여 제2 전/광 변환기(41d)로 출력하고, 제2 전/광 변환기(41d)는 입력된 신호를 광 디지털 신호로 변환하여 광 케이블을 통해 하위의 노드 유닛으로 전송할 수 있다.
RU(40)는, 업링크 패스를 기준으로 할 때, 저잡음 증폭기(47b), 다운 컨버터(46b), AD 컨버터(45b), 디지털 신호 처리부(44), 제1 프레이머(43b), 제1 직병렬 변환기(42a) 및 제1 전/광 변환기(41b)를 포함할 수 있다.
RU(40)의 업링크 패스에서, 서비스 커버리지 내의 사용자 단말(미도시)로부터 서비스 안테나(미도시)를 통해 수신된 RF 신호(즉, 단말 신호)는 저잡음 증폭기(47b)에 의해 저잡음 증폭되고, 이는 다운 컨버터(46b)에 의해 IF 신호로 주파수 하향 변환되며, 변환된 IF 신호는 AD 컨버터(45b)에 의해 디지털 신호로 변환되어 디지털 신호 처리부(44)로 전달될 수 있다. 디지털 신호 처리부(44)를 거친 디지털 신호는 제1 프레이머(43b)를 통해서 디지털 전송에 적합한 포맷으로 포맷팅되고, 이는 제1 직병렬 변환기(42a)에 의해 직렬 디지털 신호로 변환되며, 제1 전/광 변환기(41b)에 의해 광 디지털 신호로 변환되어 광 케이블을 통해서 상위 노드 유닛으로 전송될 수 있다.
한편, 업링크 패스에서 광 케이블을 통해 하위의 노드 유닛으로부터 수신되는 광 디지털 신호는, 제2 광/전 변환기(41d)에 의해 직렬 디지털 신호로 변환되고, 직렬 디지털 신호는 제2 직병렬 변환기(42b)에 의해 병렬 디지털 신호로 변환되며, 병렬 디지털 신호는 제2 디프레이머(43d)에 의해서 리포맷팅되어 디지털 신호 처리부(44)로 출력될 수 있다.
이 경우, 디지털 신호 처리부(44)는 상기 서비스 안테나를 통해 수신되어 디지털 처리된 디지털 신호와 하위의 노드 유닛으로부터 수신되는 디지털 신호를 콤바인하여 제1 프레이머(43b)로 출력할 수 있고, 제1 프레이머(43b)는 콤바인된 디지털 신호를 디지털 전송에 적합한 포맷으로 포맷팅하여 출력할 수 있다. 제1 프레이머(43b)로부터 출력되는 콤바인된 디지털 신호는 제1 직병렬 변환기(42a)에 의해 직렬 디지털 신호로 변환되며 제1 전/광 변환기(41b)에 의해 광 디지털 신호로 변환된 후 상위의 노드 유닛으로 전송될 수 있다.
도 4를 참조하여 설명한 바와 같이, RU(40)의 제1 및 제2 직병렬 변환기(42a, 42b), 제1 및 제2 디프레이머(43a, 43c), 제1 및 제2 프레이머(43b, 43d), 디지털 신호 처리부(44), DA 컨버터(45a) 및 AD 컨버터(45b)는 디지털부(RDP)를 구성할 수 있으며, 이들 중 적어도 둘 이상은 하나의 FPGA로 구현될 수 있다. 또한, 후술되는 RU 제어부(48)도 상기 하나의 FPGA로 함께 구현될 수 있다. 또한, 도 4에서는 다운링크 및 업링크 패스 각각에서 제1 및 제2 직병렬 변환기(42a, 42b) 및 디지털 신호 처리부(44)가 공용되는 것으로 도시되었지만, 제1 및 제2 직병렬 변환기(42a, 42b) 및 디지털 신호 처리부(44)는 패스 별로 별도로 구비될 수 있다.
또한, 도 4에서 다운링크 패스에서의 업컨버터(46a), 전력 증폭기(47a), 업링크 패스에서의 저잡음 증폭기(47b), 다운 컨버터(46b)는 인터페이스부(RIP)를 구성할 수 있으며, 이들 중 적어도 둘 이상은 하나의 칩, 예를 들어 하나의 RFIC로 구현될 수 있다.
또한, 도 4에서 제1 광/전 변환기(41a)와 제1 전/광 변환기(41b), 제2 광/전 변환기(41c) 제2 전/광 변환기(41d)는 각각 광 처리부(ROP1, ROP2)를 구성할 수 있으며, 다운링크 및 업링크 패스 각각에서 대응하는 전/광 변환기, 광/전 변환기가 별도로 구비되는 것으로 도시되었지만, 이는 단일의 광 트랜시버 모듈로 구현될 수도 있다.
한편, 위의 다운링크 및 업링크 패스 관련 설명에서 언급하지는 않았지만 RU(40)는 RU 제어부(48) 및 RU 전원 공급부(49)를 더 포함할 수 있다.
RU 제어부(48)는 디지털부(RDP) 내부의 구성들이 요구되는 신호 처리 동작을 수행하도록 제어할 수 있다. 예를 들어, RU 제어부(28)는 상위 노드 및/또는 하위 노드와의 사이에서 전달되는 신호의 종류, 요구되는 품질 등에 대응하도록 디지털 신호 처리부(44), 제1 및 제2 디프레이머(43a, 43c), 제1 및 제2 프레이머(43b, 43d), 제1 및 제2 직병렬 변환기(42a, 42b) 등을 제어할 수 있다.
RU 제어부(48)는 디지털부(RDP) 내부 구성들의 출력을 인에이블 또는 디스에이블시킬 수 있다. RU 제어부(48)는 디지털부(RDP) 내부 구성들의 출력 동작을 제어하기 위해 소정의 제어 신호를 생성할 수 있으며, 생성된 소정의 제어 신호를 대응하는 구성으로 전달할 수 있다.
RU 제어부(48)는 디지털부(RDP) 이외에도 RU(40) 내의 인터페이스부(RIP), 광 처리부들(ROP1, ROP2), RU 전원 공급부(49) 등 다른 구성들을 제어할 수 있다. RU 제어부(48)는 인터페이스부(RIP), 광 처리부들(ROP1, ROP2) 등의 출력을 인에이블 또는 디스에이블시킬 수 있다.
RU 제어부(48)는 디지털부(RDP)의 리셋을 지시하는 제어 명령, 또는 RU 전원 공급부(49)의 리셋을 지시하는 제어 명령 등을 유선 또는 무선 네트워크를 통해 연결되는 NMS(50, 도 1 참조)로부터 수신할 수 있다. 또는, RU 제어부(48)는 상기 제어 명령들을 인접 노드 유닛, 예를 들어 MU(20) 또는 HUB(30)로부터 전달받을 수도 있다.
RU 제어부(48)는 디지털부(RDP)의 리셋을 지시하는 제어 명령에 응답하여, 디지털부(RDP) 내부 구성들의 초기화 동작을 제어할 수 있다. RU 제어부(48)는 RU 전원 공급부(49)의 리셋(예를 들어, RU(40)의 재구동을 위한 RU 전원 공급부(49)의 연속적인 전원 차단/공급 동작)을 지시하는 제어 명령에 응답하여, RU 전원 공급부(49)의 리셋 동작을 제어할 수 있고, 상기 리셋 동작에 따른 디지털부(RDP) 내부 구성들의 초기화 동작을 제어할 수 있다.
RU 전원 공급부(49)는 RU(40)의 구동을 위해 RU(40)의 내부 구성들, 예를 들어 인터페이스부(RIP), 디지털부(RDP), 광 처리부들(ROP1, ROP2)로 전원을 공급할 수 있다. RU 전원 공급부(49)는 RU 제어부(48)의 제어에 의해 또는 RU(40)가 위치한 지역에서 입력되는 관리자의 제어에 의해 RU(40)의 내부 구성들로 전원을 공급하거나 전원을 차단할 수 있다.
이상에서는 도 1 내지 도 4를 참조하여, 분산 안테나 시스템의 일 형태의 토폴로지, MU(20), HUB(30) 및 RU(40)의 일 구성예를 설명하였다. 그러나, 도 1 내지 도 4의 구성예는 하나의 실시예에 불과하며 다양한 응용예가 있을 수 있음은 물론이다.
분산 안테나 시스템이 디지털 분산 안테나 시스템으로 구현되는 경우, 분산 안테나 시스템을 구성하는 노드 유닛들, 예를 들어, MU, HUB, RU 각각에는 다운링크 패스를 기준으로 사용자 단말로 전송하기 위한 신호 또는 업링크 패스를 기준으로 기지국으로 전송하기 위한 신호(이하, 중계 신호라 칭함)에 대해 디지털 처리를 위한 디지털부(예를 들어, 도 2의 디지털부(MDP), 도 3의 디지털부(HDP), 도 4의 디지털부(RDP))를 포함한다.
상기 노드 유닛들 각각의 디지털부는, 상기 중계 신호에 대해 사전 프로그래밍된 알고리즘을 이용하여 이미지 리젝션(Image Rejection), DC(Direct Current) 성분의 블락킹(blocking), 디지털 필터링, FA(Frequency Allocation) 또는 섹터(sector) 별 신호 처리, 다중화(Multiplexing) 등의 다양한 디지털 신호 처리를 수행하는 디지털 신호 처리부, 디지털 변환을 위한 AD 컨버터, 아날로그 변환을 위한 DA 컨버터 등을 포함한다.
상기 노드 유닛들 각각의 디지털부는 전원이 갑자기 차단되는 경우, 전원 차단 상태에서 다시 전원이 공급되는 경우, 전원이 리셋되거나 디지털부를 구성하는 소자들의 초기화 동작을 위한 리셋 동작을 수행하는 경우 등과 같은 다양한 경우에, 디지털부를 구성하는 소자들로부터 발생되는 불요파를 출력할 수 있다. 이러한 불요파들은 해당 노드 유닛 내부의 다른 소자들에 데미지를 주거나, 인접 노드로 전달되어 인접 노드 내부의 소자들에 데미지를 줄 수 있다. 또한, 불요파들은 분산 안테나 시스템의 서비스 품질 저하를 유발하게 된다. 따라서, 이러한 불요파를 효과적으로 차단하는 방안이 요구된다.
상기 노드 유닛들 각각의 디지털부에서 상기 중계 신호가 신호 전달 패스를 기준으로 종단에 배치되는 구성(이하, 디지털 종단 출력부라 칭함), 예를 들어 도 4의 디지털부(RDP)에서 다운링크 패스를 기준으로 종단에 배치되는 DA 컨버터(45a)를 거쳐 출력되므로, 결국, 상기 노드 유닛들 각각의 디지털부에서 발생되는 불요파가 디지털부로부터 출력되는 것을 방지하기 위해서는 디지털부 내부 구성들의 출력에 대한 제어가 필요할 수 있다.
또한, 노드 유닛들 각각의 디지털부에서 출력된 불요파가 인접 노드로 전달되는 것을 방지하기 위해서는, 노드 유닛 내부에서 신호 전달 패스를 기준으로 종단에 배치되는 구성(이하 노드 종단 출력부), 예를 들어, 도 2에 도시된 MU(20)에서 다운링크 패스를 기준으로 종단에 배치되는 전/광 변환기(27a) 또는 도 4에 도시된 RU(40)에서 다운링크 패스를 기준으로 종단에 배치되는 전력 증폭기(47a) 등과 같은 구성들의 출력에 대한 제어가 필요할 수 있다.
이하에서는 도 5 내지 도 10을 참조하여, 본 발명의 기술적 사상에 의한 불요파 출력 차단을 위한 방법들을 설명한다. 한편, 이하에서는 본 발명의 기술적 사상에 의한 불요파 출력 차단을 위한 실시예들이 도 1 내지 도 4를 참조하여 설명한 분산 안테나 시스템의 MU(20), HUB(30), RU(40) 중 어느 하나에 적용되는 경우를 전제하여 설명하나 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 본 발명의 기술적 사상에 의한 불요파 출력 차단을 위한 방법들은 디지털 중계기, 이동통신 기지국 시스템 등에도 적용될 수 있음은 물론이다.
도 5는 본 발명의 기술적 사상에 의한 일 실시예에 따른 노드 유닛의 불요파 출력 차단을 위한 일부 구성들을 나타내는 블록도이다.
도 5를 참조하면, 상기 노드 유닛은 디지털 신호 처리부(510), 디지털 종단 출력부(520), 노드 종단 출력부(530), 전원 공급부(540) 및 전원 지연부(550)를 포함할 수 있다. 여기서 디지털 신호 처리부(510)와 디지털 종단 출력부(520)는 노드 유닛의 디지털부(DP)에 포함될 수 있으며, 노드 종단 출력부(530)는 노드 유닛의 인터페이스부(IP) 또는 광 처리부(OP)에 포함될 수 있다.
디지털 신호 처리부(510)는, 도 2 내지 도 4를 참조하여 설명한 바와 같이 입력되는 중계 신호에 대해 소정의 디지털 처리를 수행할 수 있다.
디지털 종단 출력부(520)는 디지털부(DP)에서 신호 전달 패스를 기준으로 종단에 배치되는 소자일 수 있다. 디지털 종단 출력부(520)는 디지털 신호 처리부(510)에 의해 디지털 처리된 중계 신호에 대해 소정의 디지털 처리를 수행할 수 있다. 일부 실시예에서, 디지털 종단 출력부(520)는, AD 컨버터 또는 DA 컨버터 일 수 있다.
노드 종단 출력부(530)는 상기 노드 유닛과 다른 인접 노드 유닛 간의 인터페이싱 또는 상기 노드 유닛과 기지국측 유닛/사용자 단말 간의 인터페이싱을 위한 구성일 수 있다. 예를 들어, 노드 종단 출력부(530)는 광/전 변환기 또는 전/광 변환기일 수 있다. 다른 실시예에서, 노드 종단 출력부(530)는 중계 신호를 증폭시키는 전력 증폭기, 중계 신호의 주파수 업 컨버팅을 위한 업 컨버터, 중계 신호의 노이즈를 제거하기 위해 저잡음 증폭하는 저잡음 증폭기, 중계 신호의 주파수 다운 컨버팅을 위한 다운 컨버터 등으로 구현될 수 있다.
전원 공급부(540)는 노드 유닛 내의 각 구성부로 구동을 위한 전원을 공급할 수 있다. 상세하게는, 전원 공급부(540)는 노드 유닛 내의 디지털 신호 처리부(510), 디지털 종단 출력부(520), 노드 종단 출력부(530)로 구동을 위한 전원을 공급할 수 있다.
전원 지연부(550)는 전원 공급부(540)로부터 디지털 신호 처리부(510)로 공급되는 전원에 대해 시간 지연을 제공한다. 전원 공급부(540)를 통한 전원 공급이 갑작스럽게 차단되는 경우(예를 들어, 정전 또는 전원 공급부(540)와 교류 전원과의 커넥팅 불량 등에 의한 전원 공급 차단), 전원 지연부(550)에 의해서 디지털 종단 출력부(520) 및/또는 노드 종단 출력부(530)가 디지털 신호 처리부(510)보다 빨리 전원이 오프될 수 있다.
이에 따라, 디지털 신호 처리부(510)에서 전원 공급 차단으로 인해 불요파가 발생되는 경우에도, 발생된 불요파가 디지털부(DP)로부터 출력되어 노드 유닛 내부에서 디지털부(DP)의 후단의 소자(예를 들어, 인터페이스부(IP)의 전력 증폭기)에 데미지를 주는 것을 차단할 수 있다. 또한, 발생된 불요파가 인접 노드 유닛으로 전달되는 것을 차단할 수 있다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 노드 유닛의 불요파 출력 차단을 위한 일부 구성들을 나타내는 블록도이다. 도 7은 도 6의 전압 비교부의 비교 대상인 임계 전압과 전원 공급 차단 인지 전압을 설명하기 위한 도면이다. 도 6을 설명함에 있어서, 설명의 편의를 위해 도 5와 중복되는 설명은 생략하고 차이점 위주로 설명한다.
먼저, 도 6을 참조하면, 상기 노드 유닛은 디지털 신호 처리부(610), 디지털 종단 출력부(620), 노드 종단 출력부(630), 전원 공급부(640) 및 제어부(650)를 포함할 수 있다. 한편, 도 6에 도시되지는 않았으나, 상기 노드 유닛은 도 5에 도시된 전원 지연부를 더 포함할 수 있다.
제어부(650)는 상기 노드 유닛 내부의 구성들, 예를 들어 디지털 신호 처리부(610), 디지털 종단 출력부(620), 노드 종단 출력부(630), 전원 공급부(640)의 출력 등을 제어할 수 있다. 예를 들면, 제어부(650)는 상기 노드 유닛 내부 구성들의 출력을 디스에이블시키거나 인에이블시킬 수 있다. 다른 예를 들면, 제어부(650)는 상기 노드 유닛 내부 구성들 중 디지털 신호 처리부(610)의 출력을 '0'으로 고정시키거나 불요파가 발생되지 않는 소정 값을 출력하도록 디지털 신호 처리부(610)를 제어할 수 있다. 한편, 제어부(650)는 도 2 내지 도 4를 참조하여 설명한 MU(20), HUB(30), RU(40) 각각의 제어부에 상응할 수 있다.
제어부(650)는 전원 공급부(640)로부터 상기 노드 유닛 내부의 구성들로 공급되는 전압과 사전 설정된 임계 전압(Vth)의 크기를 비교하는 전압 비교부(652)를 포함할 수 있다. 여기서, 상기 임계 전압(Vth)은 전원 공급부(640)로부터 상기 노드 유닛 내부의 구성들로 공급되는 전압의 이상 여부를 판단하기 위한 기준이 되는 전압일 수 있다. 상기 임계 전압(Vth)은 전원 공급부(640)의 동작 특성 또는 디지털 신호 처리부(610)의 전력 특성에 따라 미리 설정될 수 있다.
도 7을 더 참조하면, 정상 동작 상태에서 전원 공급부(640)의 정상 출력 전압의 크기를 Vs라 가정하고 디지털 신호 처리부(610)가 전원 공급부(640)의 전원 공급 차단을 인지하게 되는 전원 차단 인지 전압의 크기를 Voff라 가정할 때, 상기 임계 전압(Vth)은 상기 정상 출력 전압 Vs 보다는 작고, 상기 전원 차단 인지 접압 Voff 보다는 큰 값으로 설정될 수 있다.
제어부(650)는 전압 비교부(652)의 전압 비교 결과에 근거하여, 디지털 신호 처리부(610), 디지털 종단 출력부(620), 및 노드 종단 출력부(630) 중 적어도 하나의 출력 기능에 대한 디스에이블 여부를 제어할 수 있다. 또는 제어부(650)는 전압 비교부(652)의 전압 비교 결과에 근거하여, 디지털 신호 처리부(610)의 출력 값을 제어할 수 있다.
상세하게는, 제어부(650)는 전원 공급부(640)로부터 상기 노드 유닛 내부의 구성들로 공급되는 전압의 크기가 상기 임계 전압(Vth)의 크기보다 작게되면, 디지털 신호 처리부(610), 디지털 종단 출력부(620), 및 노드 종단 출력부(630) 중 적어도 하나의 출력을 디스에이블시킬 수 있다. 또는 제어부(650)는 전원 공급부(640)로부터 상기 노드 유닛 내부의 구성들로 공급되는 전압의 크기가 상기 임계 전압(Vth)의 크기보다 작게되면, 디지털 신호 처리부(610)가 불요파가 발생되지 않는 소정 값을 출력하도록 제어할 수 있다.
이를 통해서, 디지털 신호 처리부(610)가 전원 공급 차단 사실을 인지하는 시점(도 7의 T_off 참조) 이전에, 제어부(650)는 상기 노드 유닛 내부 구성들의 출력을 디스에이블시키거나(도 7의 T_disable 참조) 디지털 신호 처리부(610)가 불요파를 발생시키지 않는 값을 출력할 수 있도록 한다.
그 결과, 전원 공급부(640)의 전원 공급이 완전히 오프되기 전에 디지털 신호 처리부(610)의 출력이 디스에이블되어 불요파의 발생이 방지될 수 있으며, 또는 디지털 종단 출력부(620) 및 노드 종단 출력부(630) 중 적어도 하나의 출력을 먼저 차단시켜 디지털 신호 처리부(610)에서 불요파가 발생되는 경우에도 발생된 불요파가 디지털부로부터 출력되거나 인접 노드 유닛으로 전달되는 것을 방지할 수 있다. 또한, 디지털 종단 출력부(620) 및/또는 노드 종단 출력부(630)의 출력이 디스에이블되기 전에 디지털 신호 처리부(610)에서 불요파가 발생되지 않는 값을 출력하도록 함으로써, 불요파가 디지털부로부터 출력되거나 불요파가 인접 노드로 전달되는 것을 차단할 수도 있다.
한편, 이상에서는 전압 비교부(652)가 제어부(650)에 포함되는 경우를 예로 들어 설명하였으나 본 발명의 기술적 사상은 이에 한정되지 않는다. 구현예에 따라서, 전압 비교부(652)는 제어부(650)와 별도로 구현될 수 있다. 이 경우 전압 비교부(652)는 전원 공급부(640)로부터 공급되는 전원과 상기 임계 전압(Vth)을 비교하고, 그 비교 결과에 근거하여 직접 디지털 신호 처리부(610), 디지털 종단 출력부(620) 및 디지털 종단 출력부(630)의 출력을 제어하여 불요파를 차단할 수 있다.
도 8은 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 노드 유닛의 불요파 출력 차단을 위한 일부 구성들을 나타내는 블록도이다. 도 8은 노드 유닛의 전원 공급 동작(예를 들어, 초기 세팅 시 노드 유닛으로 전원을 공급하는 동작), 또는 전원 공급부의 리셋 동작(예를 들어, 노드 유닛을 재구동하기 위해 전원을 차단한 후 연속적으로 전원을 공급하는 동작), 또는 디지털부 리셋 동작(예를 들어, 디지털부를 구성하는 소자들의 설정을 리셋하는 동작) 등과 같이 상기 노드 유닛의 디지털부에서 초기화 동작 수행이 요구되는 경우에 불요파 발생을 차단할 수 있는 실시예를 설명하기 위한 도면이다. 도 8을 설명함에 있어서, 설명의 편의를 위해 도 5 및 도 6과 중복되는 설명은 생략하고 차이점 위주로 설명한다.
도 8을 참조하면, 상기 노드 유닛은 디지털 신호 처리부(810), 디지털 종단 출력부(820), 노드 종단 출력부(830), 전원 공급부(840) 및 제어부(850)를 포함할 수 있다.
디지털 신호 처리부(810) 및 디지털 종단 출력부(820)는 디지털부(DP)를 구성할 수 있고, 전원 온 시, 전원 공급부(840)의 리셋 시, 디지털부(DP) 리셋 시 초기화 동작을 수행할 수 있다. 디지털 신호 처리부(810) 및 디지털 종단 출력부(820)의 초기화 동작은 제어부(850)에 의해 제어될 수 있다.
전원 공급부(840)는 상기 노드 유닛을 구동하기 위해 디지털 신호 처리부(810), 디지털 종단 출력부(820), 노드 종단 출력부(830) 및 제어부(850)로 전원을 공급할 수 있다. 전원 공급부(840)는 제어부(850)의 제어에 따라 전원 공급 여부를 결정할 수 있다. 또는, 전원 공급부(840)는 상기 노드 유닛이 설치된 위치에서 관리자의 직접적인 제어에 따라(예를 들어, 상기 관리자가 전원 공급부(840)와 연결된 전원 스위치를 조작하거나 리셋 스위치를 조작하는 경우 등의 로컬 제어(local contro)) 전원 공급 여부를 결정할 수 있다.
제어부(850)는 상기 노드 유닛과 네트워크를 통해 통신적으로 연결되는 NMS(도 1의 도면부호 50 참조)로부터 디지털부의 리셋을 지시하는 원격 제어 명령(remote control command)을 수신할 수 있고, 이에 응답하여 디지털부(DP)의 리셋을 제어할 수 있다. 또는 제어부(850)는 상기 노드 유닛과 근거리 무선 통신 등을 통해 통신적으로 연결되는 관리자의 로컬 단말로부터 디지털부의 리셋을 지시하는 로컬 제어 명령(local control command)을 수신할 수 있고, 이에 응답하여 디지털부(DP)의 리셋을 제어할 수 있다. 그러나, 이에 한정되는 것은 아니고, 제어부(850)는 직접 상기 노드 유닛의 장애 발생 여부 등을 감지하고, 감지 결과에 따라 디지털부(DP)를 리셋할 수도 있다. 한편, 제어부(850)는 상기 원격 제어 명령, 상기 로컬 제어 명령 등을 인접 노드 유닛으로부터 전달받을 수도 있다.
제어부(850)는 디지털부(DP)의 리셋 시 디지털부(DP)를 구성하는 디지털 신호 처리부(810), 디지털 종단 출력부(820) 초기화로 인해 불요파가 발생되는 것을 방지하기 위해, 디지털 신호 처리부(810)의 출력 및 디지털 종단 출력부(820)의 출력 중 적어도 하나를 디스에이블시킬 수 있다. 일부 실시예에서, 제어부(850)는 디지털부(DP)의 출력을 디스에이블 시키지 않고 노드 종단 출력부(830)의 출력을 디스에이블 시킬 수 있다. 다른 실시예에서, 제어부(850)는 디지털부(DP)의 구성들 중 적어도 하나의 출력과 노드 종단 출력부(830)의 출력을 디스에이블시킬 수도 있다. 이 경우, 제어부(850)는 디지털부(DP)의 구성들 중 적어도 하나의 출력과 노드 종단 출력부(830)의 출력을 동시에 디스에이블시킬 수 있다. 또는 디지털부(DP)의 구성들 중 적어도 하나의 출력과 노드 종단 출력부(830)의 출력을 소정의 시간 간격을 두고 순차적으로 디스에이블시킬 수 있다. 예를 들어, 제어부(850)는 노드 종단 출력부(830)의 출력을 먼저 디스에이블시킨 후 디지털부(DP)의 구성들 중 적어도 하나를 디스에이블시킬 수 있다.
이어서, 제어부(850)는 디지털 신호 처리부(810)와 디지털 종단 출력부(820)의 초기화 동작을 제어할 수 있다. 제어부(850)는 디지털부(DP)의 초기화 동작이 완료되면, 디스에이블된 구성들을 인에이블시킬 수 있다. 구현예에 따라서, 제어부(850)가 디지털부(DP)의 구성들 중 적어도 하나의 출력과 노드 종단 출력부(830)의 출력을 디스에이블시킨 경우, 제어부(850)는 디지털부(DP)의 초기화 동작이 완료되면 디지털부(DP)의 구성들 중 디스에이블된 구성과 노드 종단 출력부(830)의 출력을 동시에 도는 소정의 시간 간격을 두고 순차적으로 인에이블시킬 수 있다. 한편, 제어부(850)는 상기 노드 유닛 내의 PLL(Phase Lock Loop) 락(lock) 신호의 이상 유무 또는 중계 신호의 이상 유무에 근거하여 디지털부(DP)의 초기화 동작의 완료 여부를 판단할 수 있다.
제어부(850)는 상기 NMS(또는 상기 로컬 단말)을 통해서 전원 공급부(840)의 전원 공급 개시, 리셋을 지시하는 원격 제어 명령을 수신할 수 있고, 이에 응답하여 전원 공급부(840)의 전원 공급 개시 또는 리셋을 제어할 수 있다. 그러나, 이에 한정되는 것은 아니고, 제어부(850)는 직접 상기 노드 유닛의 장애 발생 여부 등을 감지하고, 감지 결과에 따라 전원 공급부(840)의 리셋을 제어할 수 있다. 한편, 제어부(850)는 상기 관리자가 상기 노드 유닛이 설치된 위치에서 직접 전원 공급부(840)의 전원 공급 개시 또는 리셋 여부를 제어하는 경우, 전원 공급부(840)의 전원 공급 상태를 모니터링하고 모니터링 결과를 기초로 후술되는 디지털부(DP) 및/또는 노드 종단 출력부(830)의 출력 디스에이블 여부, 디지털부(DP)의 초기화 동작 제어를 수행할 수 있다.
제어부(850)는, 전원 공급부(840)의 전원 공급 개시 또는 리셋에 따라 디지털부(DP)가 초기화되면서 디지털부(DP)를 구성하는 디지털 신호 처리부(810), 디지털 종단 출력부(820)로부터 불요파가 발생되는 것을 방지하기 위해, 디지털 신호 처리부(810)의 출력 및 디지털 종단 출력부(820)의 출력 중 적어도 하나를 디스에이블시킬 수 있다. 제어부(850)는 디지털부(DP)의 리셋 제어 시와 유사하게 디지털부(DP)의 출력을 디스에이블 시키지 않고 노드 종단 출력부(830)의 출력을 디스에이블 시킬 수 있으며, 디지털부(DP)의 구성들 중 적어도 하나의 출력과 노드 종단 출력부(830)의 출력을 동시에 또는 소정의 시간 간격을 두고 순차적으로 디스에이블시킬 수도 있다.
이어서, 제어부(850)는 전원 공급부(840)의 전원 공급 개시 또는 리셋을 제어할수 있다. 제어부(850)는 계속해서 디지털부(DP)의 리셋 제어 시와 유사하게 디지털 신호 처리부(810)와 디지털 종단 출력부(820)의 초기화 동작을 제어할 수 있고, 디지털부(DP)의 초기화 동작이 완료되면 디스에이블된 구성들을 인에이블시킬 수 있다.
상술한 제어부(850)의 전원 공급부(840) 리셋, 디지털부(DP) 리셋 제어 등을 통해서, 분산 안테나 시스템을 구성하는 노드 유닛의 설치 위치 및 지역적 제약으로 인해 관리자가 원격으로 전원 공급부(840) 리셋, 디지털부(DP) 리셋 등을 제어하는 경우는 물론 현장에서 관리자가 직접 전원 공급부(840) 리셋, 디지털부(DP) 리셋 등을 제어하는 경우에도, 디지털부(DP)에서 불요파가 출력되는 것을 차단할 수 있고 불요파가 출력되더라도 인접 노드로 전달되는 것을 차단할 수 있다. 이에 따라, 분산 안테나 시스템의 서비스 품질 저하를 막을 수 있고, 서비스 신뢰성이 보장될 수 있다.
한편, 이상에서는 제어부(850)가 전원 공급부(840)의 리셋, 디지털부(DP)의 리셋 제어 시 직접 노드 유닛 내의 구성들의 출력을 제어하는 실시예를 중심으로 설명하였으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 예를 들어, 노드 유닛은 하드웨어적으로 각 구성들의 출력을 디스에이블/인에이블시킬 수 있는 소정의 출력 제어 회로를 더 포함할 수 있고, 이 경우 제어부(850)는 상기 소정의 출력 제어 회로를 제어하여 각 구성들의 출력을 디스에이블/인에이블시킬 수도 있다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 불요파 출력 차단 방법을 설명하기 위한 순서도이다. 도 9에 도시된 각 단계들은, 도 8에 도시된 노드 유닛의 제어부(850)에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하에서 생략된 내용이라 하더라도 도 8에 도시된 노드 유닛에 관하여 이상에서 기술된 내용은 도 9의 불요파 출력 차단 방법에도 적용됨을 알 수 있다.
단계 S910에서, 제어부(850)는 디지털부(DP)의 리셋을 지시하는 제어 명령을 수신한다. 제어부(850)는 NMS를 통해서 또는 로컬 단말을 통해서 원격으로 상기 제어 명령을 수신할 수 있다.
단계 S920에서, 제어부(850)는 디지털부(DP)의 출력 및/또는 노드 종단 출력부(830)의 출력을 디스에이블시킨다. 여기서, 제어부(850)는 디지털부(DP)를 구성하는 디지털 신호 처리부(810)와 디지털 종단 출력부(820) 중 적어도 하나의 출력을 디스에이블시킬 수 있다.
단계 S930에서, 제어부(850)는 디지털부(DP) 내부 소자들의 초기화 동작을 제어한다.
단계 S940에서, 제어부(850)는 디지털부(DP) 내부 소자들의 초기화 동작이 성공적으로 완료되었는지 여부를 판단한다. 구현예에 따라서, 제어부(850)는 상기 노드 유닛 내의 PLL 락 신호의 이상 유무 또는 상기 노드 유닛에서 디지털 처리되는 중계 신호의 이상 유무에 근거하여 디지털부(DP)의 초기화 동작의 성공 여부를 판단할 수 있다. 그러나, 이에 한정되는 것은 아니고, 제어부(850)는 소정의 시간 경과여부에 따라 디지털부(DP) 내부 소자들의 초기화 동작 성공 여부를 판단할 수도 있다.
단계 S940에서 디지털부(DP)의 초기화 동작이 성공한 것으로 판단되면 제어부(850)는 단계 S950에서 디스에이블된 구성들의 출력을 인에이블시킬 수 있다. 단계 S940에서 디지털부(DP)의 초기화 동작이 성공하지 못한 것으로 판단되면, 제어부(850)는 단계 S930 및 단계 S940을 다시 수행할 수 있다.
도 10은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 불요파 출력 차단 방법을 설명하기 위한 순서도이다. 도 10에 도시된 각 단계들은, 도 8에 도시된 노드 유닛의 제어부(850)에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하에서 생략된 내용이라 하더라도 도 8에 도시된 노드 유닛에 관하여 이상에서 기술된 내용은 도 10의 불요파 출력 차단 방법에도 적용됨을 알 수 있다. 도 10을 설명함에 있어서, 도 9의 불요파 출력 차단 방법과 중복되는 내용은 생략하고 차이점 위주로 설명한다.
단계 S1100에서, 제어부(850)는 전원 공급부(840)의 리셋을 지시하는 제어 명령을 수신한다. 제어부(850)는 NMS를 통해서 또는 로컬 단말을 통해서 원격으로 상기 제어 명령을 수신할 수 있다.
단계 S1200에서, 제어부(850)는 디지털부(DP)의 출력 및/또는 노드 종단 출력부(830)의 출력을 디스에이블시키고, 단계 S1300에서 제어부(850)는 전원 공급부(840)를 리셋하고, 단계 S1400에서 제어부(850)는 디지털부(DP) 내부 소자들의 초기화 동작을 제어한다.
단계 S1500에서 디지털부(DP)의 초기화 동작이 성공한 것으로 판단되면 제어부(850)는 디스에이블된 구성들의 출력을 인에이블시킬 수 있다(단계 S1600). 단계 S1500에서 디지털부(DP)의 초기화 동작이 성공하지 못한 것으로 판단되면, 제어부(850)는 단계 S1400 및 단계 S1500을 다시 수행할 수 있다.
한편, 단계 S1100 내지 단계 S1600에서는 제어부(850)가 전원 공급부(840)의 리셋을 지시하는 제어 명령에 응답하여 수행하는 프로세스들을 예시하였으나, 이에 한정되는 것은 아니며, 제어부(850)는 전원 공급부의 전원 공급 개시를 지시하는 제어 명령 등에 응답하여 단계 S1100 내지 단계 S1600과 실질적으로 유사한 프로세스를 수행할 수 있다.
이상에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.

Claims (16)

  1. 분산 안테나 시스템(distributed antenna system)의 노드 유닛으로,
    상기 노드 유닛의 구동을 위한 전원을 공급하는 전원 공급부;
    상기 전원 공급부로부터 공급되는 전원에 의해 구동되고, 입력된 중계 신호를 디지털적으로 처리하여 출력하는 디지털부; 및
    수신된 상기 전원 공급부의 리셋을 지시하는 제1 제어 명령 또는 상기 디지털부의 리셋을 지시하는 제2 제어 명령에 응답하여, 상기 디지털부의 출력을 디스에이블(disable)시키는 제어부;
    를 포함하는, 노드 유닛.
  2. 제1 항에 있어서,
    상기 제1 및 제2 제어 명령은, 상기 노드 유닛과 네트워크를 통해 통신적으로 연결되는 네트워크 관리 시스템(network management system)으로부터 전송되는 것을 특징으로 하는, 노드 유닛.
  3. 제1 항에 있어서,
    상기 디지털부는, 상기 중계 신호에 대해 소정의 디지털 신호 처리를 수행하는 디지털 신호 처리부; 및 상기 중계 신호의 전달 패스를 기준으로 상기 디지털부 내에서 종단에 위치하는 디지털 종단 출력부;를 포함하고,
    상기 제어부는, 상기 디지털 신호 처리부 및 상기 디지털 종단 출력부 중 적어도 하나의 출력을 디스에이블시키는 것을 특징으로 하는, 노드 유닛.
  4. 제1 항에 있어서,
    상기 제어부는, 상기 제1 제어 명령에 응답하여 상기 디지털부의 출력을 디스에이블시킨 후 상기 전원 공급부의 리셋 동작 및 상기 전원 공급부의 리셋 동작에 따른 상기 디지털부의 초기화 동작을 제어하고, 상기 전원 공급부의 리셋 동작 및 상기 디지털부의 초기화 동작이 완료되면 상기 디지털부의 출력을 인에이블(enable)시키는 것을 특징으로 하는, 노드 유닛.
  5. 제4 항에 있어서,
    상기 제어부는, 상기 노드 유닛 내의 PLL(Phase Lock Loop) 락(lock) 신호의 이상 유무 또는 상기 중계 신호의 이상 유무에 근거하여 상기 디지털부의 초기화 동작의 완료 여부를 판단하는 것을 특징으로 하는, 노드 유닛.
  6. 제1 항에 있어서,
    상기 제어부는, 상기 제2 제어 명령에 응답하여 상기 디지털부의 출력을 디스에이블시킨 후 상기 디지털부의 초기화 동작을 제어하고, 상기 디지털부의 초기화 동작이 완료되면 상기 디지털부의 출력을 인에이블시키는 것을 특징으로 하는, 노드 유닛.
  7. 제1 항에 있어서,
    상기 노드 유닛은,
    상기 중계 신호의 전달 패스를 기준으로 상기 디지털부의 후단에 위치하는 노드 종단 출력부;를 더 포함하고,
    상기 제어부는, 상기 제1 제어 명령 또는 상기 제2 제어 명령에 응답하여, 상기 노드 종단 출력부의 출력을 디스에이블시키는 것을 특징으로 하는, 노드 유닛.
  8. 제7 항에 있어서,
    상기 제어부는, 상기 제1 제어 명령 또는 상기 제2 제어 명령에 응답하여, 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 동시에 디스에이블시키거나, 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 소정의 시간 간격을 두고 순차적으로 디스에이블시키는 것을 특징으로 하는, 노드 유닛.
  9. 제7 항에 있어서,
    상기 제어부는, 상기 제1 제어 명령에 응답하여 상기 디지털부 및 상기 노드 종단 출력부의 출력을 디스에이블시킨 후 상기 전원 공급부의 리셋 동작 및 상기 전원 공급부의 리셋 동작에 따른 상기 디지털부의 초기화 동작을 제어하고, 상기 전원 공급부의 리셋 동작 및 상기 디지털부의 초기화 동작이 완료되면 상기 디지털부 및 상기 노드 종단 출력부의 출력을 인에이블시키는 것을 특징으로 하는, 노드 유닛.
  10. 제9 항에 있어서,
    상기 제어부는, 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 동시에 인에이블시키거나, 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 소정의 시간 간격을 두고 순차적으로 인에이블시키는 것으르 특징으로 하는, 노드 유닛.
  11. 제7 항에 있어서,
    상기 제어부는, 상기 제2 제어 명령에 응답하여 상기 디지털부 및 상기 노드 종단 출력부의 출력을 디스에이블시킨 후 상기 디지털부의 초기화 동작을 제어하고, 상기 디지털부의 초기화 동작이 완료되면 상기 디지털부 및 상기 노드 종단 출력부의 출력을 인에이블시키는 것을 특징으로 하는, 노드 유닛.
  12. 제7 항에 있어서,
    상기 노드 종단 출력부는, 상기 디지털 처리된 중계 신호를 증폭하는 전력 증폭기인 것을 특징으로 하는, 노드 유닛.
  13. 제7 항에 있어서,
    상기 노드 종단 출력부는, 상기 디지털 처리된 중계 신호를 광전 변환 또는 전광 변환하는 광 처리부인 것을 특징으로 하는, 노드 유닛.
  14. 분산 안테나 시스템의 노드 유닛으로,
    상기 노드 유닛의 구동을 위한 전원을 공급하는 전원 공급부;
    상기 전원 공급부로부터 공급되는 전원에 의해 구동되고, 입력된 중계 신호를 소정의 디지털 처리하여 출력하는 디지털부;
    상기 중계 신호의 전달 패스를 기준으로 상기 디지털부의 후단에 위치하는 노드 종단 출력부; 및
    수신된 상기 전원 공급부의 리셋을 지시하는 제1 제어 명령 또는 상기 디지털부의 리셋을 지시하는 제2 제어 명령에 응답하여, 상기 노드 종단 출력부의 출력을 디스에이블시키는 제어부;
    를 포함하는, 노드 유닛.
  15. 제14 항에 있어서,
    상기 제어부는, 상기 제1 제어 명령 또는 상기 제2 제어 명령에 응답하여, 상기 디지털부의 출력을 디스에이블시키는 것을 특징으로 하는, 노드 유닛.
  16. 제15 항에 있어서,
    상기 제어부는, 상기 제1 제어 명령 또는 상기 제2 제어 명령에 응답하여, 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 동시에 디스에이블시키거나, 상기 디지털부의 출력 및 상기 노드 종단 출력부의 출력을 소정의 시간 간격을 두고 순차적으로 디스에이블시키는 것을 특징으로 하는, 노드 유닛.
PCT/KR2015/014451 2014-12-29 2015-12-29 분산 안테나 시스템의 노드 유닛 WO2016108602A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/084,875 US10448323B2 (en) 2014-12-29 2016-03-30 Node unit of distributed antenna system

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020140192232A KR102243876B1 (ko) 2014-12-29 2014-12-29 분산 안테나 시스템에서의 리모트 유닛
KR1020140192227A KR102129061B1 (ko) 2014-12-29 2014-12-29 불요파 출력 차단이 가능한 중계기
KR10-2014-0192234 2014-12-29
KR1020140192228A KR102243875B1 (ko) 2014-12-29 2014-12-29 불요파 출력 차단이 가능한 중계기
KR10-2014-0192228 2014-12-29
KR10-2014-0192232 2014-12-29
KR10-2014-0192227 2014-12-29
KR1020140192234A KR102189739B1 (ko) 2014-12-29 2014-12-29 분산 안테나 시스템에서의 노드 유닛

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/084,875 Continuation US10448323B2 (en) 2014-12-29 2016-03-30 Node unit of distributed antenna system

Publications (1)

Publication Number Publication Date
WO2016108602A1 true WO2016108602A1 (ko) 2016-07-07

Family

ID=56284655

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/014451 WO2016108602A1 (ko) 2014-12-29 2015-12-29 분산 안테나 시스템의 노드 유닛

Country Status (2)

Country Link
US (1) US10448323B2 (ko)
WO (1) WO2016108602A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080051446A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 분산 중계 장치 및 그 방법
KR20080096202A (ko) * 2007-04-27 2008-10-30 삼성전자주식회사 무선통신시스템에서 저출력 증폭을 수행하기 위한 장치 및방법
US20100185336A1 (en) * 2006-07-19 2010-07-22 Rovnyak Steven M Integrated and optimized distributed generation and interconnect system controller
KR20130138748A (ko) * 2010-08-17 2013-12-19 달리 시스템즈 씨오. 엘티디. 원격으로 재구성가능한 분산 안테나 시스템 및 방법
US20140308044A1 (en) * 2010-10-13 2014-10-16 Ccs Technology, Inc. Power management for remote antenna units in distributed antenna systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8403820A (nl) 1984-12-17 1986-07-16 Philips Nv Schakeling voor het elimineren van stoorsignalen aan een uitgang van een elektronisch circuit bij het in- en uitschakelen van de voedingsspanning.
US5994965A (en) * 1998-04-03 1999-11-30 Cbs Corporation Silicon carbide high frequency high power amplifier
US6333650B1 (en) * 2000-12-05 2001-12-25 Juniper Networks, Inc. Voltage sequencing circuit for powering-up sensitive electrical components
US7661005B2 (en) * 2006-06-30 2010-02-09 Seagate Technology Llc Individual storage device power control in a multi-device array
US9160449B2 (en) * 2010-10-13 2015-10-13 Ccs Technology, Inc. Local power management for remote antenna units in distributed antenna systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100185336A1 (en) * 2006-07-19 2010-07-22 Rovnyak Steven M Integrated and optimized distributed generation and interconnect system controller
KR20080051446A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 분산 중계 장치 및 그 방법
KR20080096202A (ko) * 2007-04-27 2008-10-30 삼성전자주식회사 무선통신시스템에서 저출력 증폭을 수행하기 위한 장치 및방법
KR20130138748A (ko) * 2010-08-17 2013-12-19 달리 시스템즈 씨오. 엘티디. 원격으로 재구성가능한 분산 안테나 시스템 및 방법
US20140308044A1 (en) * 2010-10-13 2014-10-16 Ccs Technology, Inc. Power management for remote antenna units in distributed antenna systems

Also Published As

Publication number Publication date
US20160212699A1 (en) 2016-07-21
US10448323B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
WO2018199461A1 (ko) 무선 중계 장치 및 그 동작 방법
WO2016171298A1 (ko) 분산 안테나 시스템
WO2016108311A1 (ko) 전송 딜레이 측정 및 보상이 가능한 노드 유닛 및 이를 포함하는 분산 안테나 시스템
WO2020189958A1 (en) Small data transmission without path switch procedure
WO2016108599A1 (ko) 분산 안테나 시스템의 모니터링 장치
WO2019216730A1 (en) Method and apparatus for resuming only signaling radio bearers in wireless communication system
WO2020171369A1 (en) Uplink data fast transmission in cu-du split
WO2017113918A1 (zh) 一种基于非授权频段的通信方法、相关设备及***
WO2020167036A1 (en) Method and apparatus for failure notification on backhaul link in wireless communication system
WO2019208843A1 (ko) 무선 전력의 송수신을 수행하는 장치 및 방법
WO2021187829A1 (ko) 네트워크 슬라이스와 관련된 통신
WO2016167394A1 (ko) 분산 안테나 시스템의 노드 유닛
WO2019107707A1 (en) Remote control, electronic apparatus and pairing method thereof
WO2016108315A1 (ko) 기지국 신호 정합 장치
WO2016171297A1 (ko) 분산 안테나 시스템 및 이의 리모트 장치
WO2023282691A1 (en) Switching between uplink and sidelink
WO2022211578A1 (en) Maximum sensitivity degradation
WO2016108602A1 (ko) 분산 안테나 시스템의 노드 유닛
WO2019226012A1 (ko) 클럭 동기화를 수행하는 통신 노드 및 통신 시스템
WO2021045266A1 (ko) 데이터를 송수신하는 방법 및 통신 기기
WO2016108312A1 (ko) 딜레이 측정이 가능한 노드 유닛 및 이를 포함하는 분산 안테나 시스템
WO2020045828A1 (ko) 분산 안테나 시스템의 이중화
WO2022086088A1 (en) Method and apparatus for power saving in wireless communication system
WO2021167349A1 (ko) 사이드링크 통신
WO2022025736A1 (en) Method and apparatus for routing path switching in wireless communication system

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15875696

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15875696

Country of ref document: EP

Kind code of ref document: A1