JPS6038043B2 - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPS6038043B2 JPS6038043B2 JP53118816A JP11881678A JPS6038043B2 JP S6038043 B2 JPS6038043 B2 JP S6038043B2 JP 53118816 A JP53118816 A JP 53118816A JP 11881678 A JP11881678 A JP 11881678A JP S6038043 B2 JPS6038043 B2 JP S6038043B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- transistors
- sepp
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
この発明はＦＭスチレオチューナのミューティング装置
等に使用されるスイッチ回路に関するのであり、ミュー
ティング切換時に発生するいわゆるポップ音の発生を少
なくさせると共に、電源のオン・オフ時における出力端
の直流変動をゆるやかに制御することを可能にし、さら
にＳ／Ｎが大きく高調波歪率（ＴＨＤ）の少ないミュー
ティング装置を提供しようとするものである。
等に使用されるスイッチ回路に関するのであり、ミュー
ティング切換時に発生するいわゆるポップ音の発生を少
なくさせると共に、電源のオン・オフ時における出力端
の直流変動をゆるやかに制御することを可能にし、さら
にＳ／Ｎが大きく高調波歪率（ＴＨＤ）の少ないミュー
ティング装置を提供しようとするものである。
従釆のＦＭチューナのミューティング回路にはリレー等
が用いられているが、リレーは比較的高価であり、リレ
ー接点の不良等の発生も生じ易く信頼性に欠けるという
問題が有る。
が用いられているが、リレーは比較的高価であり、リレ
ー接点の不良等の発生も生じ易く信頼性に欠けるという
問題が有る。
又この様な問題点を避けるため、電子回路を用いたもの
も提案されているが、Ｓ／Ｎおよび高調波歪率を良くす
ることが困難であるため、これらを改善するため、スイ
ッチ回路自体に負帰還作用を与えることも考えることも
考えられている。しかしこの様な回路はその構成が複雑
となり、さらには電源のオン・オフ時に上記負帰還作用
が外れてしまうため、大きなポップノイズを発生させる
等の欠点を有している。この発明は電子回路を用いたミ
ューティング回路の欠点であった歪、Ｓ／Ｎ、ポップノ
イズの発生について改善できるスイッチ回路を提供する
と共に亀濠オン・オフ時のポップノイズの発出も防止で
きるようにすることを目的とするものである。
も提案されているが、Ｓ／Ｎおよび高調波歪率を良くす
ることが困難であるため、これらを改善するため、スイ
ッチ回路自体に負帰還作用を与えることも考えることも
考えられている。しかしこの様な回路はその構成が複雑
となり、さらには電源のオン・オフ時に上記負帰還作用
が外れてしまうため、大きなポップノイズを発生させる
等の欠点を有している。この発明は電子回路を用いたミ
ューティング回路の欠点であった歪、Ｓ／Ｎ、ポップノ
イズの発生について改善できるスイッチ回路を提供する
と共に亀濠オン・オフ時のポップノイズの発出も防止で
きるようにすることを目的とするものである。
以下図に基づいてこの発明の−実施例を説明する。
すなわち第１図において破線で囲まれたＳはこの発明の
スイッチ回路を示すものであり、そのうちトランジスタ
ＱＩ〜Ｑ３、抵抗Ｒ３，Ｒ２によりカレントミラー回路
を構成しており、ダイオードＤ１，Ｄ２とトランジスタ
Ｑ６，Ｑ７でシングルヱンディットプッシュプル（以下
ＳＥＰＰと称する）ボルテージホロワ回路を構成してい
る。またトランジスタＱ４，Ｑ５はカレントミラー回路
の動作／非動作を制御するスイッチングトランジスタで
ある。先ずカレントミラー回路を構成するトランジスタ
ＱＩはェミッタが抵抗Ｒ１を介して直流正電源に接続さ
れ、ベースはトランジスタＱ２のベースに共通接続され
ており、又トランジスタＱ２のェミッタは抵抗Ｒ２を介
して直流正電源に接続されている。
スイッチ回路を示すものであり、そのうちトランジスタ
ＱＩ〜Ｑ３、抵抗Ｒ３，Ｒ２によりカレントミラー回路
を構成しており、ダイオードＤ１，Ｄ２とトランジスタ
Ｑ６，Ｑ７でシングルヱンディットプッシュプル（以下
ＳＥＰＰと称する）ボルテージホロワ回路を構成してい
る。またトランジスタＱ４，Ｑ５はカレントミラー回路
の動作／非動作を制御するスイッチングトランジスタで
ある。先ずカレントミラー回路を構成するトランジスタ
ＱＩはェミッタが抵抗Ｒ１を介して直流正電源に接続さ
れ、ベースはトランジスタＱ２のベースに共通接続され
ており、又トランジスタＱ２のェミッタは抵抗Ｒ２を介
して直流正電源に接続されている。
そして上記２つのトランジスタＱ１，Ｑ２のベース接点
にはトランジスタＱのェミッタが接続され、そのトラン
ジスタＱ３のベースはトランジスタＱＩのコレクタに接
続されると共にそのコレクタはアースされている。上記
トランジスタＱＩのコレクタはトランジスタＱ４のコレ
クタが接続され、上記トランジスタＱ２のコレク外こは
後述するダイオードＤ１，Ｄ２を介してトランジスタＱ
５のコレクタが接続されており、２つのトランジスタＱ
４とＱ５のェミツタはそれぞれ抵抗Ｒ３およびＲ４を介
してアースされると共に、これらトランジスタＱ４とＱ
５のべ−スは共通接続されて制御信号入力端子ＳＩに接
続されている。つまり、スイッチングトランジスタＱ４
，Ｑ５に対してカレントミラー回路を構成するトランジ
スタＱＩは入力電源供給側トランジスタであり、トラン
ジスタＱ２はダイオードＤ１，Ｄ２にミラー電流を供給
する出力電流供給側トランジスタである。次にＳＥＰＰ
ボルテージホロワ回路はコレクタが直流正電源に接続さ
れ、ベースがトランジスタＱ２のコレクタに接続された
ＮＰＮ型トランジスタと、そのヱミッタが上記ＮＰＮ型
トランジス々のエミツタに、コレクタがアースに、さら
にベースがトランジスタＱ５のコレクタにそれぞれ接続
されたＰＮＰ型トランジスタＱ７とを含み、上記２つの
トランジスタＱ６とＱ７のベース間には上記したダイオ
ードＤ１，Ｄ２が直列接続されてバイアス回路を構成し
ている。
にはトランジスタＱのェミッタが接続され、そのトラン
ジスタＱ３のベースはトランジスタＱＩのコレクタに接
続されると共にそのコレクタはアースされている。上記
トランジスタＱＩのコレクタはトランジスタＱ４のコレ
クタが接続され、上記トランジスタＱ２のコレク外こは
後述するダイオードＤ１，Ｄ２を介してトランジスタＱ
５のコレクタが接続されており、２つのトランジスタＱ
４とＱ５のェミツタはそれぞれ抵抗Ｒ３およびＲ４を介
してアースされると共に、これらトランジスタＱ４とＱ
５のべ−スは共通接続されて制御信号入力端子ＳＩに接
続されている。つまり、スイッチングトランジスタＱ４
，Ｑ５に対してカレントミラー回路を構成するトランジ
スタＱＩは入力電源供給側トランジスタであり、トラン
ジスタＱ２はダイオードＤ１，Ｄ２にミラー電流を供給
する出力電流供給側トランジスタである。次にＳＥＰＰ
ボルテージホロワ回路はコレクタが直流正電源に接続さ
れ、ベースがトランジスタＱ２のコレクタに接続された
ＮＰＮ型トランジスタと、そのヱミッタが上記ＮＰＮ型
トランジス々のエミツタに、コレクタがアースに、さら
にベースがトランジスタＱ５のコレクタにそれぞれ接続
されたＰＮＰ型トランジスタＱ７とを含み、上記２つの
トランジスタＱ６とＱ７のベース間には上記したダイオ
ードＤ１，Ｄ２が直列接続されてバイアス回路を構成し
ている。
そして２つのトランジスタＱ６とＱ７の両ェミッタ接続
点から出力端子ＯＵＴが導出されている。トランジスタ
Ｑ８〜Ｑ１３とダイオードＤ３，○４および抵抗Ｒ５〜
Ｒ８によって構成される回路は周知のバッファアンプで
あり、トランジスタＱ８のベースが信号入力端子ＩＮと
して構成され、トランジスタＱ１２のェミツタがこのバ
ッファアンプの出力端子として構成されており、バッフ
ァアンプの出力端子は抵抗Ｒ９を介してＳＥＰＰボルテ
ージホロワ回路の入力機、すなわちダイオードＤＩとＤ
２の接続点に接続されている。
点から出力端子ＯＵＴが導出されている。トランジスタ
Ｑ８〜Ｑ１３とダイオードＤ３，○４および抵抗Ｒ５〜
Ｒ８によって構成される回路は周知のバッファアンプで
あり、トランジスタＱ８のベースが信号入力端子ＩＮと
して構成され、トランジスタＱ１２のェミツタがこのバ
ッファアンプの出力端子として構成されており、バッフ
ァアンプの出力端子は抵抗Ｒ９を介してＳＥＰＰボルテ
ージホロワ回路の入力機、すなわちダイオードＤＩとＤ
２の接続点に接続されている。
なおＲＩＯとＲＩ Ｉは直流正電源とアースとの間に直
列に接続された分圧用抵抗であり、その抵抗値はほぼ同
一に成されており、２つの低抗の接続中点とアース間に
はコンデンサＣＩが接続されてる。そして２つの抵抗Ｒ
Ｉ０，ＲＩＩの続中点には抵抗Ｒ貴２とＲ１３のそれぞ
れ一端が接続され、抵抗Ｒ１２の池端はバッファアンプ
の信号入力端子ＩＮに接続され、又抵抗Ｒ１３の他端は
ＳＥＰＰボルテージホロヮ回路の出力端子ＯＵＴに鞍続
されいる。以上の構成において制御信号入力端子ＳＩに
ミューティング制御用の直流正電圧が印加されると、ス
イッチングトランジスタＱ７とＱ５が共にオンするため
、カレントミラー回路が動作してダイオード○１，Ｄ２
およびトランジスタＱ６，Ｑ７にバイアス電流が流れ、
回路はＳＥＰＰボルテージホロワとなる。従って第１図
中Ｂ点の電位はＡ点の電位に等しくなり、入力端子ＩＮ
に印加された信号はバッファアンプを通り、ダイオード
ＤＩとＤ２の接続点に印加され、さらに信号はダイオー
ドＤＩとＤ２を通りトランジスタＱ６とＱ７により増幅
されて出力端子ＯＵＴにもたらされる。この時ダイオー
ドＤ１，Ｄ２および相補型トランジスタＱ６とＱ７によ
るＳＥＰＰ回路によって、トランジスタのベース・ェミ
ッタ間ＶＢ８の非直線性に基づく高調波歪の発生は互に
打ち合うことになるため出力には歪が発生せず、又相補
型トランジスタＱ６とＱ７は互に電源電圧の１／２を中
心としてプッシュプル動作を行なうため電圧利用率が良
く、・ 従ってダイナミックレンジを大きくとることが
可能となる。次にミューティング制御信号が発生して制
御信号入力端子ＳＩに印加される直流電圧が零になると
、スイッチングトランジスタＱ４およびＱ５は共にオフ
となり、そのためカレントミラー回路の動作は停止し、
カレントミラー回路は高ィンピ−ダンスを持つことにな
る。
列に接続された分圧用抵抗であり、その抵抗値はほぼ同
一に成されており、２つの低抗の接続中点とアース間に
はコンデンサＣＩが接続されてる。そして２つの抵抗Ｒ
Ｉ０，ＲＩＩの続中点には抵抗Ｒ貴２とＲ１３のそれぞ
れ一端が接続され、抵抗Ｒ１２の池端はバッファアンプ
の信号入力端子ＩＮに接続され、又抵抗Ｒ１３の他端は
ＳＥＰＰボルテージホロヮ回路の出力端子ＯＵＴに鞍続
されいる。以上の構成において制御信号入力端子ＳＩに
ミューティング制御用の直流正電圧が印加されると、ス
イッチングトランジスタＱ７とＱ５が共にオンするため
、カレントミラー回路が動作してダイオード○１，Ｄ２
およびトランジスタＱ６，Ｑ７にバイアス電流が流れ、
回路はＳＥＰＰボルテージホロワとなる。従って第１図
中Ｂ点の電位はＡ点の電位に等しくなり、入力端子ＩＮ
に印加された信号はバッファアンプを通り、ダイオード
ＤＩとＤ２の接続点に印加され、さらに信号はダイオー
ドＤＩとＤ２を通りトランジスタＱ６とＱ７により増幅
されて出力端子ＯＵＴにもたらされる。この時ダイオー
ドＤ１，Ｄ２および相補型トランジスタＱ６とＱ７によ
るＳＥＰＰ回路によって、トランジスタのベース・ェミ
ッタ間ＶＢ８の非直線性に基づく高調波歪の発生は互に
打ち合うことになるため出力には歪が発生せず、又相補
型トランジスタＱ６とＱ７は互に電源電圧の１／２を中
心としてプッシュプル動作を行なうため電圧利用率が良
く、・ 従ってダイナミックレンジを大きくとることが
可能となる。次にミューティング制御信号が発生して制
御信号入力端子ＳＩに印加される直流電圧が零になると
、スイッチングトランジスタＱ４およびＱ５は共にオフ
となり、そのためカレントミラー回路の動作は停止し、
カレントミラー回路は高ィンピ−ダンスを持つことにな
る。
この状態におけるＳＥＰＰボルテージホロワ回路におけ
る等価回路を第２図に示す。すなわちダイオードＤ１，
Ｄ２とトランジスタＱ６，Ｑ７によるベース・エミツタ
間の等価ダイオードが第２図のように互に逆接続になる
ため、電流の流出、流入はなく、出力はフローテイング
となる。その時の出力端子ＯＵＴの電位は抵抗Ｒ１３に
よって中点電圧に規制される。すなわちミューテイング
のオン、オフにかかわらず出力端子ＯＵＴの電位は電源
電圧の１′２に成され、従って出力端子ＯＵｈこ接続さ
れる負荷に対してポップノイズをもたらす不都合はない
。第３図は第１図に示す本発明のスイッチ回路に与える
電源電圧をオン、オフさせた時の特性を示すものである
。すなわち電源をオンさせると、電源電圧Ｖｗは第３図
のように素早く立ち上る。しかるに抵抗ＲＩＯとコンデ
ンサＣＩとの時定数によって、抵抗ＲＩＯとＲＩ１の接
続点、すなわち中点電位は第３図のようになだらかに立
ち上り、出力端子ＯＵＴの電位も抵抗１３を介して中点
電位と同様に立ち上ることになる。又電源をオフさせる
と、電源電圧Ｖｃｃ素早く低下することになるが、今度
は抵抗ＲＩＩとコンデンサＣＩとの時定数によって中点
電位はなだらかに下り、出力端子ＯＵＴの電位も同機に
低下することになる。それ放電源のオン、オフに基づく
出力端子ＯＵＴの電位の急激な変動はなく、電源のオン
、オフによってポップノイズをもたらす不都合も防止で
きる。以上の説明から明らかなとおりこの発明のスイッ
チ回路はミューティング・オフ時並びに電源オン・オフ
時のポップノイズの発生を防止でき、又回路は歪が少な
く、電圧利用率が良いためダイナミックレンジも大きく
とれ、しかも出力インピーダンスもきわめて小さくとれ
るため、次段に接続するための接続コードの特性によっ
て信号が影響されるおそれもなく、音質の劣化をきわめ
て少なくすることができる。
る等価回路を第２図に示す。すなわちダイオードＤ１，
Ｄ２とトランジスタＱ６，Ｑ７によるベース・エミツタ
間の等価ダイオードが第２図のように互に逆接続になる
ため、電流の流出、流入はなく、出力はフローテイング
となる。その時の出力端子ＯＵＴの電位は抵抗Ｒ１３に
よって中点電圧に規制される。すなわちミューテイング
のオン、オフにかかわらず出力端子ＯＵＴの電位は電源
電圧の１′２に成され、従って出力端子ＯＵｈこ接続さ
れる負荷に対してポップノイズをもたらす不都合はない
。第３図は第１図に示す本発明のスイッチ回路に与える
電源電圧をオン、オフさせた時の特性を示すものである
。すなわち電源をオンさせると、電源電圧Ｖｗは第３図
のように素早く立ち上る。しかるに抵抗ＲＩＯとコンデ
ンサＣＩとの時定数によって、抵抗ＲＩＯとＲＩ１の接
続点、すなわち中点電位は第３図のようになだらかに立
ち上り、出力端子ＯＵＴの電位も抵抗１３を介して中点
電位と同様に立ち上ることになる。又電源をオフさせる
と、電源電圧Ｖｃｃ素早く低下することになるが、今度
は抵抗ＲＩＩとコンデンサＣＩとの時定数によって中点
電位はなだらかに下り、出力端子ＯＵＴの電位も同機に
低下することになる。それ放電源のオン、オフに基づく
出力端子ＯＵＴの電位の急激な変動はなく、電源のオン
、オフによってポップノイズをもたらす不都合も防止で
きる。以上の説明から明らかなとおりこの発明のスイッ
チ回路はミューティング・オフ時並びに電源オン・オフ
時のポップノイズの発生を防止でき、又回路は歪が少な
く、電圧利用率が良いためダイナミックレンジも大きく
とれ、しかも出力インピーダンスもきわめて小さくとれ
るため、次段に接続するための接続コードの特性によっ
て信号が影響されるおそれもなく、音質の劣化をきわめ
て少なくすることができる。
第１図はこの発明の一実施例を示した結線図、第２図は
ミューテイングオフ時における第１図中の一部の等価回
路、第３図は電源オン・オフ時における回路のおける回
路の特性を示すタイミングチャートである。 ＱＩ〜Ｑ３……トランジスタ、Ｒ１，Ｒ２……抵抗、以
上カレントミラー回路、Ｄ１，Ｄ２・・・・・・ダイオ
ード、Ｑ６，Ｑ７・・・・・・トランジスタ、以上ＳＥ
ＰＰボルテージホロワ回路、Ｑ４，Ｑ５・・・・・・ス
イッチング回路、ＲＩ０，ＲＩ１，Ｒ１３……抵抗、Ｃ
Ｉ……コンデンサ。 第１図 第２図 第３図
ミューテイングオフ時における第１図中の一部の等価回
路、第３図は電源オン・オフ時における回路のおける回
路の特性を示すタイミングチャートである。 ＱＩ〜Ｑ３……トランジスタ、Ｒ１，Ｒ２……抵抗、以
上カレントミラー回路、Ｄ１，Ｄ２・・・・・・ダイオ
ード、Ｑ６，Ｑ７・・・・・・トランジスタ、以上ＳＥ
ＰＰボルテージホロワ回路、Ｑ４，Ｑ５・・・・・・ス
イッチング回路、ＲＩ０，ＲＩ１，Ｒ１３……抵抗、Ｃ
Ｉ……コンデンサ。 第１図 第２図 第３図
Claims (1)
- １ ＰＮＰトランジスタとＮＰＮトランジスタのエミツ
タを共通接続し、前記２つのトランジスタのベースに夫
々ダイオードを介して同一信号を加え、この２つのトラ
ンジスタのエミツタ共通接続点から出力を取り出すよう
にしたＳＥＰＰボルテージホロワ回路において、前記Ｎ
ＰＮ（またはＰＮＰ）トランジスタのベースにカレント
ミラー回路を構成する１対のトランジスタのうち出力電
流供給側トランジスタのコレクタを接続し、前記ＰＮＰ
（またはＮＰＮ）トランジスタのベースにベースが共通
接続された１対のスイツチングトランジスタのうち一方
のトランジスタのコレクタを接続すると共に他方のトラ
ンジスタと前記カレントミラー回路の入力電流供給側ト
ランジスタのコレクタどうしを接続し、前記ＳＥＰＰボ
ルテージホロワ回路の共通エミツタ出力と電源電圧の中
点電位との間に抵抗を接続し、この中点電位とアース間
に時定数回路を設けて成り、前記１対のスイツチングト
ランジスタのベース共通接続点に制御信号を印加してこ
のトランジスタをオフさせカレントミラー回路を不動作
としてＳＥＰＰボルテージホロワ回路のトランジスタを
オフさせてミユーテイングをかけたときにこのエミツタ
電位を前記中点電位と同一にすることを特徴とするスイ
ツチ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53118816A JPS6038043B2 (ja) | 1978-09-27 | 1978-09-27 | スイツチ回路 |
| US06/078,621 US4315221A (en) | 1978-09-27 | 1979-09-25 | Switching circuit |
| DE2939017A DE2939017C2 (de) | 1978-09-27 | 1979-09-26 | Elektronischer Schalter mit einer Gegentaktschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53118816A JPS6038043B2 (ja) | 1978-09-27 | 1978-09-27 | スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5545264A JPS5545264A (en) | 1980-03-29 |
| JPS6038043B2 true JPS6038043B2 (ja) | 1985-08-29 |
Family
ID=14745840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53118816A Expired JPS6038043B2 (ja) | 1978-09-27 | 1978-09-27 | スイツチ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4315221A (ja) |
| JP (1) | JPS6038043B2 (ja) |
| DE (1) | DE2939017C2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743617U (ja) * | 1980-08-26 | 1982-03-10 | ||
| JPS61102806A (ja) * | 1984-10-24 | 1986-05-21 | Rohm Co Ltd | 負帰還増幅回路 |
| NL8403820A (nl) * | 1984-12-17 | 1986-07-16 | Philips Nv | Schakeling voor het elimineren van stoorsignalen aan een uitgang van een elektronisch circuit bij het in- en uitschakelen van de voedingsspanning. |
| JPH0411378Y2 (ja) * | 1985-09-26 | 1992-03-23 | ||
| JPH0642637B2 (ja) * | 1988-08-12 | 1994-06-01 | 三洋電機株式会社 | 低周波電力増幅用パワーセイブ回路 |
| US5199079A (en) * | 1991-05-21 | 1993-03-30 | Thomson Consumer Electronics, Inc. | Supply voltage responsive audible transient (POP) suppression arrangement |
| EP0576770B1 (en) * | 1992-05-22 | 1999-12-22 | STMicroelectronics S.r.l. | Audio Amplifier turn-off control circuit |
| DE69413235T2 (de) | 1994-10-31 | 1999-01-28 | St Microelectronics Srl | In verschiedene Konfigurationen umschaltbarer Operationsverstärker |
| US5796303A (en) * | 1996-06-26 | 1998-08-18 | Vinn; Charles L. | Popless amplifier |
| JPH10178322A (ja) * | 1996-12-18 | 1998-06-30 | Sony Corp | 中間周波増幅回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3077545A (en) * | 1960-03-07 | 1963-02-12 | Northern Electric Co | Gates including (1) diodes and complementary transistors in bridge configuration, and (2) diodes with parallelled complementary transistors |
| JPS50153552A (ja) * | 1974-05-30 | 1975-12-10 | ||
| JPS5333496U (ja) * | 1976-08-30 | 1978-03-23 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5524284B2 (ja) * | 1972-10-04 | 1980-06-27 | ||
| US3896393A (en) * | 1973-12-26 | 1975-07-22 | Motorola Inc | Monolithic power amplifier capable of operating class a and class ab |
| US3944944A (en) * | 1974-10-24 | 1976-03-16 | Ellenbecker Daniel G | Power amplifier with distortion control |
-
1978
- 1978-09-27 JP JP53118816A patent/JPS6038043B2/ja not_active Expired
-
1979
- 1979-09-25 US US06/078,621 patent/US4315221A/en not_active Expired - Lifetime
- 1979-09-26 DE DE2939017A patent/DE2939017C2/de not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3077545A (en) * | 1960-03-07 | 1963-02-12 | Northern Electric Co | Gates including (1) diodes and complementary transistors in bridge configuration, and (2) diodes with parallelled complementary transistors |
| JPS50153552A (ja) * | 1974-05-30 | 1975-12-10 | ||
| JPS5333496U (ja) * | 1976-08-30 | 1978-03-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2939017C2 (de) | 1982-04-22 |
| DE2939017A1 (de) | 1980-04-03 |
| US4315221A (en) | 1982-02-09 |
| JPS5545264A (en) | 1980-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| JPS6038043B2 (ja) | スイツチ回路 | |
| US3914704A (en) | Feedback amplifier | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| JP2578096B2 (ja) | スイツチング装置 | |
| JPS6023528B2 (ja) | プツシユプル増幅回路 | |
| GB2037111A (en) | Signal change-over amplifier | |
| JPH0580164B2 (ja) | ||
| JPH0580162B2 (ja) | ||
| JP2816584B2 (ja) | プッシュプル出力段を含む増幅器回路 | |
| JPS632487B2 (ja) | ||
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPS6130325Y2 (ja) | ||
| JPH0115227Y2 (ja) | ||
| JPS6231523B2 (ja) | ||
| JPS6029223Y2 (ja) | 過電圧保護回路 | |
| JP3338334B2 (ja) | 増幅回路 | |
| JPS6127210Y2 (ja) | ||
| JP2834929B2 (ja) | 増幅回路 | |
| SU1569943A1 (ru) | Усилитель мощности | |
| JPS6245723B2 (ja) | ||
| JPS606133B2 (ja) | プツシユプル増幅回路 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPS6110333Y2 (ja) | ||
| JPS6314500Y2 (ja) |