JPH061801B2 - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPH061801B2 JPH061801B2 JP59270818A JP27081884A JPH061801B2 JP H061801 B2 JPH061801 B2 JP H061801B2 JP 59270818 A JP59270818 A JP 59270818A JP 27081884 A JP27081884 A JP 27081884A JP H061801 B2 JPH061801 B2 JP H061801B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- frame
- extending
- end side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置、特に大電流を流す必要のあるパ
ワーＩＣ、各種の駆動回路を構成した半導体集積回路に
用いて好適なリードフレームに関する。
ワーＩＣ、各種の駆動回路を構成した半導体集積回路に
用いて好適なリードフレームに関する。
半導体集積回路に用いられるリードフレームには各種の
形状のものがあるが、その一例が特開昭５５−１０７２
５０号公報に示されている。
形状のものがあるが、その一例が特開昭５５−１０７２
５０号公報に示されている。
ところで、通常はＩＣチップに設けられたパッドと各イ
ンナーリードとは個別にワイヤーボンディングされるの
であるが、例えばシリアル−パラレル変換ドライバー回
路、或いはパワー回路等を内蔵した半導体集積回路では
電源用、ＧＮＤ用に複数の外部接続端子を使用している
ものがある。これは、電源回路、ひいてはアースライン
に大電流が流れるためであり、抵抗を低減させるために
上記方法が採用されている。
ンナーリードとは個別にワイヤーボンディングされるの
であるが、例えばシリアル−パラレル変換ドライバー回
路、或いはパワー回路等を内蔵した半導体集積回路では
電源用、ＧＮＤ用に複数の外部接続端子を使用している
ものがある。これは、電源回路、ひいてはアースライン
に大電流が流れるためであり、抵抗を低減させるために
上記方法が採用されている。
たとえば本発明者らは、３２ビットの感熱ヘッドドライ
バーを開発しているが、その半導体チップのボンディン
グパッド構成は、出力パッドに１個の割合でＧＮＤパッ
ドが設けられている。すなわち、５６ピンのパッケージ
においてＧＮＤピンは大多数をしめてしまう。このこと
は、ビット容量が大きくなければそれだけＧＮＤピンも
多数になり、パッケージ本体も大きくなることを意味し
ている。
バーを開発しているが、その半導体チップのボンディン
グパッド構成は、出力パッドに１個の割合でＧＮＤパッ
ドが設けられている。すなわち、５６ピンのパッケージ
においてＧＮＤピンは大多数をしめてしまう。このこと
は、ビット容量が大きくなければそれだけＧＮＤピンも
多数になり、パッケージ本体も大きくなることを意味し
ている。
しかし、パッケージの技術的動向としては、小型化が実
装密度を向上させるうえで有利である。さらに、小型の
パッケージで大容量の半導体装置を実現するのが、コス
トの低減につながる。
装密度を向上させるうえで有利である。さらに、小型の
パッケージで大容量の半導体装置を実現するのが、コス
トの低減につながる。
また、半導体素子を取付けるマウント部とリードの先端
部との間にマウント部に沿って少なくとも１つの導体
（リード）を配置させ、その導体にワイヤを接続する技
術が特公昭４６−１１６０９号公報に開示されている。
しかし、その導体は端部が自由端の構成としているた
め、強度的に弱くて変形（曲がり）が生じやすく、他の
リード先端との接触が発生する。
部との間にマウント部に沿って少なくとも１つの導体
（リード）を配置させ、その導体にワイヤを接続する技
術が特公昭４６−１１６０９号公報に開示されている。
しかし、その導体は端部が自由端の構成としているた
め、強度的に弱くて変形（曲がり）が生じやすく、他の
リード先端との接触が発生する。
本発明の目的は、半導体集積回路における同一の用途に
もちいられる外部接続端子の数を削減し、信号の入出力
ピンが多ピンにできるとともに、前記外部接続端子の数
の削減にともなう機械的強度の低下を補強できるリード
フレームを提供することにある。
もちいられる外部接続端子の数を削減し、信号の入出力
ピンが多ピンにできるとともに、前記外部接続端子の数
の削減にともなう機械的強度の低下を補強できるリード
フレームを提供することにある。
本発明の他の目的は、前記目的を達成するとともに、前
記外部接続端子の数の削減にともなう機械的強度の低下
をより一層補強し、しかも放熱効果が高く、大電流を流
せるリードフレームを提供することにある。
記外部接続端子の数の削減にともなう機械的強度の低下
をより一層補強し、しかも放熱効果が高く、大電流を流
せるリードフレームを提供することにある。
本発明の他の目的は、前記目的を達成するとともに、前
記外部接続端子の数の削減にともなう機械的強度の低下
をより一層補強し、しかも入出力ピンの配列を乱すこと
がないリードフレームを提供することにある。
記外部接続端子の数の削減にともなう機械的強度の低下
をより一層補強し、しかも入出力ピンの配列を乱すこと
がないリードフレームを提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。
明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明の概要を簡単に述べれば、
下記の通りである。
下記の通りである。
(1)第１方向に延在する枠部に、この枠部の延在方向と
交差する第２方向に延在し、その端部に半導体チップの
パッドに電気的に接続されるための領域を有し、前記枠
部の延在方向に向って所定の間隔で複数本配列されるリ
ードが一体に成型されたリードフレームであって、前記
枠部に一体に成型された複数本のリードのうち、第１方
向の配列の第１リード、第２リードの夫々の間に１本又
は複数本のリードが配列されるとともに、前記第１リー
ド、第２リードの夫々が、この両者間に配列された１本
又は複数本のリードの夫々の一端側に沿って近接して延
在しかつそれらの一端側と所定の間隔で離隔される、共
通の目的に使用される第３リードと一体に連結されて成
る。
交差する第２方向に延在し、その端部に半導体チップの
パッドに電気的に接続されるための領域を有し、前記枠
部の延在方向に向って所定の間隔で複数本配列されるリ
ードが一体に成型されたリードフレームであって、前記
枠部に一体に成型された複数本のリードのうち、第１方
向の配列の第１リード、第２リードの夫々の間に１本又
は複数本のリードが配列されるとともに、前記第１リー
ド、第２リードの夫々が、この両者間に配列された１本
又は複数本のリードの夫々の一端側に沿って近接して延
在しかつそれらの一端側と所定の間隔で離隔される、共
通の目的に使用される第３リードと一体に連結されて成
る。
この構成により、前記複数本のリードのうち、第１リー
ド、第２リード及び第３リードの少ない本数のリードを
共通の目的例えば電源用リードとして使用し、残りの複
数本のリードを他の目的例えば信号用リードとして使用
したので、共通の目的として使用するリードの本数を削
減し、この削減された分、他の目的として使用するリー
ドの本数を増加できるとともに、前記共通の目的として
使用する第３リードの一端側を第１リードで支持し、他
端側を第２リードで支持する２点支持構造を採用したの
で、第３リードの支持の機械的強度を補強できる。
ド、第２リード及び第３リードの少ない本数のリードを
共通の目的例えば電源用リードとして使用し、残りの複
数本のリードを他の目的例えば信号用リードとして使用
したので、共通の目的として使用するリードの本数を削
減し、この削減された分、他の目的として使用するリー
ドの本数を増加できるとともに、前記共通の目的として
使用する第３リードの一端側を第１リードで支持し、他
端側を第２リードで支持する２点支持構造を採用したの
で、第３リードの支持の機械的強度を補強できる。
(2)前記手段(1)のリードフレームの第１リード、第２リ
ード又は第３リードのいずれかのリード幅寸法が、前記
第１リード、第２リードの夫々の間に配列された１本又
は複数本のリードのリード幅寸法に比べて太く構成され
る。
ード又は第３リードのいずれかのリード幅寸法が、前記
第１リード、第２リードの夫々の間に配列された１本又
は複数本のリードのリード幅寸法に比べて太く構成され
る。
この構成により、前記手段(1)の他に、前記共通の目的
として使用する第１リード、第２リード又は第３リード
の機械的強度をより一層補強できるとともに、第１リー
ド、第２リード又は第３リードの熱抵抗を小さくして放
熱効果が高まり、又電気抵抗を小さくして大電流が流せ
る。
として使用する第１リード、第２リード又は第３リード
の機械的強度をより一層補強できるとともに、第１リー
ド、第２リード又は第３リードの熱抵抗を小さくして放
熱効果が高まり、又電気抵抗を小さくして大電流が流せ
る。
(3)前記手段(1)のリードフレームの第３リードの一端側
又は他端側が、前記枠部の一端側に成型されたこの枠部
の延在方向と交差する方向に延在する他の枠部に一体に
成型される。
又は他端側が、前記枠部の一端側に成型されたこの枠部
の延在方向と交差する方向に延在する他の枠部に一体に
成型される。
この構成により、前記手段(1)の他に、前記共通の目的
として使用する第３リードの機械的強度を他の枠部の支
持により一層補強できるとともに、この第３リードの機
械的強度の補強が、第１リードと第２リードとの間の１
本又は複数本のリードを使用せずに、他の枠部で行われ
るので、前記１本又は複数本のリードの配列を乱すこと
がない。
として使用する第３リードの機械的強度を他の枠部の支
持により一層補強できるとともに、この第３リードの機
械的強度の補強が、第１リードと第２リードとの間の１
本又は複数本のリードを使用せずに、他の枠部で行われ
るので、前記１本又は複数本のリードの配列を乱すこと
がない。
(4)リードフレームにおいて、半導体チップが取り付け
られるべきタブで、端部が前記タブの辺に沿って近接配
列された複数本のリード、及び前記タブの辺と複数本の
リードの端部との間であって前記タブの辺に沿って配列
された他のリードを有し、前記タブ、複数本のリード及
び前記他のリードの両端が枠体に連結されて一体に成型
される。
られるべきタブで、端部が前記タブの辺に沿って近接配
列された複数本のリード、及び前記タブの辺と複数本の
リードの端部との間であって前記タブの辺に沿って配列
された他のリードを有し、前記タブ、複数本のリード及
び前記他のリードの両端が枠体に連結されて一体に成型
される。
以下、本発明を適用したリードフレームの一実施例を第
１図を参照して説明する。
１図を参照して説明する。
本実施例の特徴は、半導体集積回路におけるＧＮＤ用の
外部接続端子を削減し信号入出力ピンを増やしたことに
ある。
外部接続端子を削減し信号入出力ピンを増やしたことに
ある。
第１図に示すように、リードフレーム１００は４４ピン
の場合について示してある。同フレーム１００において
ＧＮＤ用のインナーリード２３，２９，３９は、斜線で
示すように一体に結合されている。そして、ＩＣチップ
５１のＧＮＤ用パッドから９本もの接続がなされている
にも関わらず、パッケージ（図示せず）外に設けられる
端子（アウターリード）は僅か３個でよいことになる。
の場合について示してある。同フレーム１００において
ＧＮＤ用のインナーリード２３，２９，３９は、斜線で
示すように一体に結合されている。そして、ＩＣチップ
５１のＧＮＤ用パッドから９本もの接続がなされている
にも関わらず、パッケージ（図示せず）外に設けられる
端子（アウターリード）は僅か３個でよいことになる。
すなわち、インナーリード２５，２７，３１，３３，３
５，３７が全て不要になり、その分インナーリード間が
空くことになる。したがって、実際には、上記インナー
リード２５〜３７を他の目的たとえば、信号の入出力ピ
ンに使用できる。これによりＩＣチップの集積度が上が
り１個のＩＣチップに３２ビット以上の容量が可能とな
っても、このリードフレーム１００を使用することが可
能になる。
５，３７が全て不要になり、その分インナーリード間が
空くことになる。したがって、実際には、上記インナー
リード２５〜３７を他の目的たとえば、信号の入出力ピ
ンに使用できる。これによりＩＣチップの集積度が上が
り１個のＩＣチップに３２ビット以上の容量が可能とな
っても、このリードフレーム１００を使用することが可
能になる。
上記リードフレーム１００は、タブ５２の一辺に対向す
る１つのダム５４に、このダム５４の延在方向と交差す
る方向に延在する複数本のインナーリード２８〜３９
が、所定間隔で一体に成型される。この複数本のインナ
ーリード２８〜３９のうち、配列初段側にＧＮＤ用のイ
ンナーリード２９、配列終段側にＧＮＤ用のインナーリ
ード３９の夫々が配置される。このＧＮＤ用のインナー
リード２９，３９の夫々の間に配列されるインナーリー
ド３０〜３８のＩＣチップ５１のパッドに電気的に接続
される領域の一端側に沿ってかつ所定間隔離隔し、共通
の目的つまりＧＮＤ用に使用されるインナーリードが延
在し、このインナーリードの一端側は配列初段側のＧＮ
Ｄ用のインナーリード２９に、他端側は配列終段側のＧ
ＮＤ用のインナーリード３９に夫々一体に成型される。
この共通の目的で使用されるインナーリードは、ＧＮＤ
用のインナーリード２９及び３９で支持され、２点支持
構造となるので、ダム５４に高い機械的強度で支持され
る。
る１つのダム５４に、このダム５４の延在方向と交差す
る方向に延在する複数本のインナーリード２８〜３９
が、所定間隔で一体に成型される。この複数本のインナ
ーリード２８〜３９のうち、配列初段側にＧＮＤ用のイ
ンナーリード２９、配列終段側にＧＮＤ用のインナーリ
ード３９の夫々が配置される。このＧＮＤ用のインナー
リード２９，３９の夫々の間に配列されるインナーリー
ド３０〜３８のＩＣチップ５１のパッドに電気的に接続
される領域の一端側に沿ってかつ所定間隔離隔し、共通
の目的つまりＧＮＤ用に使用されるインナーリードが延
在し、このインナーリードの一端側は配列初段側のＧＮ
Ｄ用のインナーリード２９に、他端側は配列終段側のＧ
ＮＤ用のインナーリード３９に夫々一体に成型される。
この共通の目的で使用されるインナーリードは、ＧＮＤ
用のインナーリード２９及び３９で支持され、２点支持
構造となるので、ダム５４に高い機械的強度で支持され
る。
また、インナーリード２３から３９までの間隔を均等に
し、特にＧＮＤ用のインナーリード２３，２９及び３９
の斜線部分のリード幅寸法を他のインナーリード３０等
のリード幅寸法に比べて拡げて、電気抵抗を小さくし、
更に大電流を流し得るようにしてもよい。このように、
ＧＮＤ用のインナーリード２３，２９及び３９のリード
幅寸法を拡げた場合、前述の機械的強度をより一層高め
ることができ、又熱抵抗値を小さくできるので、ＩＣチ
ップ５１から発生する熱を効率良く外部に放出できる。
し、特にＧＮＤ用のインナーリード２３，２９及び３９
の斜線部分のリード幅寸法を他のインナーリード３０等
のリード幅寸法に比べて拡げて、電気抵抗を小さくし、
更に大電流を流し得るようにしてもよい。このように、
ＧＮＤ用のインナーリード２３，２９及び３９のリード
幅寸法を拡げた場合、前述の機械的強度をより一層高め
ることができ、又熱抵抗値を小さくできるので、ＩＣチ
ップ５１から発生する熱を効率良く外部に放出できる。
また、上記共通の目的で使用され、一端側がＧＮＤ用の
インナーリード２９で支持され、他端側がＧＮＤ用のイ
ンナーリード３９で支持されたインナーリードは、その
一端側において、インナーリード２８〜３９に一体に成
型されたダム５４の一端に一体に成型された別の方向に
延在する他のダム５４に一体に成型される。つまり、こ
の共通の目的で使用されるインナーリードはＧＮＤ用の
インナーリード２３を介在して他のダム５４に一体に成
型される。したがって、上記共通の目的で使用されるイ
ンナーリードは、ＧＮＤ用のインナーリード２３，２９
及び３９の３本で支持され、３点支持構造となるので、
機械的強度をより一層高められ、しかも、３本のうちの
１本のＧＮＤ用のインナーリード２３を他のダム５４に
支持し、ＧＮＤ用のインナーリード２９と３９との間に
支持のためのリードを配置することなく、有効な領域を
潰さないので、インナーリード３０〜３８の配列を乱さ
ない。
インナーリード２９で支持され、他端側がＧＮＤ用のイ
ンナーリード３９で支持されたインナーリードは、その
一端側において、インナーリード２８〜３９に一体に成
型されたダム５４の一端に一体に成型された別の方向に
延在する他のダム５４に一体に成型される。つまり、こ
の共通の目的で使用されるインナーリードはＧＮＤ用の
インナーリード２３を介在して他のダム５４に一体に成
型される。したがって、上記共通の目的で使用されるイ
ンナーリードは、ＧＮＤ用のインナーリード２３，２９
及び３９の３本で支持され、３点支持構造となるので、
機械的強度をより一層高められ、しかも、３本のうちの
１本のＧＮＤ用のインナーリード２３を他のダム５４に
支持し、ＧＮＤ用のインナーリード２９と３９との間に
支持のためのリードを配置することなく、有効な領域を
潰さないので、インナーリード３０〜３８の配列を乱さ
ない。
さらに、ＧＮＤ用のインナーリード２３，２９，３９の
夫々がタブ５２の回りにあることにより、ＩＣチップ５
１のＧＮＤ用パッドからＧＮＤ用インナーリードまでの
距離が近くでき、金ワイヤーの使用量も低減できる。ま
た、最短距離でボンディングもでき、コストの低減も可
能となる。
夫々がタブ５２の回りにあることにより、ＩＣチップ５
１のＧＮＤ用パッドからＧＮＤ用インナーリードまでの
距離が近くでき、金ワイヤーの使用量も低減できる。ま
た、最短距離でボンディングもでき、コストの低減も可
能となる。
なお、タブ５２、タブ吊りリード５３ａ，５３ｂ、ダム
５４の夫々については当業者間において知られたもので
ある。
５４の夫々については当業者間において知られたもので
ある。
第２図は、第１図のリードフレーム１００を用いたＩＣ
パッケージの形態を示す。同図に示される如く、ＧＮＤ
ピンは２３，２９，３９の３本しかないため、他のピン
は電源用、信号入力、信号出力に有効に使用できる。
パッケージの形態を示す。同図に示される如く、ＧＮＤ
ピンは２３，２９，３９の３本しかないため、他のピン
は電源用、信号入力、信号出力に有効に使用できる。
図示はしないが、電源用ピンが多数有る場合にも本発明
は有効である。
は有効である。
(1)半導体集積回路における同一の用途にもちいられる
外部接続端子の数を削減し、信号の入出力ピンが多ピン
にできるとともに、前記外部接続端子の数の削減にとも
なう機械的強度の低下を補強できるリードフレームを提
供できる。
外部接続端子の数を削減し、信号の入出力ピンが多ピン
にできるとともに、前記外部接続端子の数の削減にとも
なう機械的強度の低下を補強できるリードフレームを提
供できる。
(2)前記効果の他に、前記外部接続端子の数の削減にと
もなう機械的強度の低下をより一層補強し、しかも放熱
効果が高く、大電流を流せるリードフレームを提供でき
る。
もなう機械的強度の低下をより一層補強し、しかも放熱
効果が高く、大電流を流せるリードフレームを提供でき
る。
(3)前記効果の他に、前記外部接続端子の数の削減にと
もなう機械的強度の低下をより一層補強し、しかも入出
力ピンの配列を乱すことがないリードフレームを提供で
きる。
もなう機械的強度の低下をより一層補強し、しかも入出
力ピンの配列を乱すことがないリードフレームを提供で
きる。
以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることは言うまでもない。
例えば、上記実施例では、ＧＮＤピンについて本発明が
適用されているが、電源回路に適用してもよい。また、
上記実施例ではＧＮＤピンを３本としたが、ワイヤーボ
ンディングが良好に行なえるようにインナーリード３
４，４４をも同一のＧＮＤ用インナーリードとして形成
してもよい。
適用されているが、電源回路に適用してもよい。また、
上記実施例ではＧＮＤピンを３本としたが、ワイヤーボ
ンディングが良好に行なえるようにインナーリード３
４，４４をも同一のＧＮＤ用インナーリードとして形成
してもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるパワーＩＣに適用
されるリードフレーム構造について説明したが、その適
用分野に限定されるものではなく、モータ駆動回路、電
力増幅回路等を内蔵するアナログ用ＩＣにも利用するこ
とができる。
明をその背景となった利用分野であるパワーＩＣに適用
されるリードフレーム構造について説明したが、その適
用分野に限定されるものではなく、モータ駆動回路、電
力増幅回路等を内蔵するアナログ用ＩＣにも利用するこ
とができる。
第１図は本発明を適用したリードフレームの一実施例を
示す平面図である。 第２図は本発明のリードフレームを使用したＩＣパッケ
ージの斜視図である。 １〜４４…インナーリード、５１…ＩＣチップ、５２…
タブ、５３ａ，５３ｂ…タブ吊りリード、５４…ダム、
１００……リードフレーム。
示す平面図である。 第２図は本発明のリードフレームを使用したＩＣパッケ
ージの斜視図である。 １〜４４…インナーリード、５１…ＩＣチップ、５２…
タブ、５３ａ，５３ｂ…タブ吊りリード、５４…ダム、
１００……リードフレーム。
Claims (4)
- 【請求項１】第１方向に延在する枠部に、この枠部の延
在方向と交差する第２方向に延在し、その端部に半導体
チップのパッドと電気的に接続するための領域を有し、
前記枠部の延在方向に向って所定の間隔で複数本配列さ
れるリードが一体に成型されたリードフレームであっ
て、前記枠部に一体に成型された複数本のリードのう
ち、第１方向の配列の第１リード、第２リードの夫々の
間に１本又は複数本のリードが配列されるとともに、前
記第１リード、第２リードの夫々が、この両者間に配列
された１本又は複数本のリードの夫々の一端側に沿って
近接して延在しかつそれらの一端側と所定の間隔で離隔
される、共通の目的に使用される第３リードと一体に連
結されて成ることを特徴とするリードフレーム。 - 【請求項２】第１方向に延在する枠部に、この枠部の延
在方向と交差する第２方向に延在し、この延在する一端
側に半導体チップのパッドに電気的に接続される領域を
有し、前記枠部の延在方向に向って所定の間隔で複数本
配列されるリードが一体に成型されるリードフレームで
あって、前記枠部に一体に成型された複数本のリードの
うち、第１方向の配列の第１リード、第２リードの夫々
の間に１本又は複数本のリードが配列されるとともに、
前記第１リード、第２リードの夫々が、この両者間に配
列された１本又は複数本のリードの夫々の一端側に沿っ
て近接して延在しかつ夫々の一端側と所定の間隔で離隔
される、共通の目的に使用される第３リードと一体に連
結されて成り、前記第１リード、第２リード又は第３リ
ードのいずれかのリード幅寸法が、前記第１リード、第
２リードの夫々の間に配列された１本又は複数本のリー
ドのリード幅寸法に比べて太く構成されたことを特徴と
するリードフレーム。 - 【請求項３】第１方向に延在する第１枠部の一端側にこ
の第１枠部の延在方向と交差する第２方向に延在する第
２枠部が一体に成型され、前記第１枠部に、この第１枠
部の延在方向と交差する第２方向に延在し、この延在す
る一端側に半導体チップのパッドに電気的に接続される
領域を有し、前記第１枠部の延在方向に向って所定の間
隔で複数本配列されるリードが一体に成型されるリード
フレームであって、前記第１枠部に一体に成型された複
数本のリードのうち、第１方向の配列の第１リード、第
２リードの夫々の間に１本又は複数本のリードが配列さ
れるとともに、前記第１リード、第２リードの夫々が、
この両者間に配列された１本又は複数本のリードの夫々
の一端側に沿って近接して延在しかつ夫々の一端側と所
定の間隔で離隔される、共通の目的に使用される第３リ
ードと一体に連結されて成り、かつ前記第３リードの一
端側又は他端側が前記第２枠部に一体に成型されたこと
を特徴とするリードフレーム。 - 【請求項４】半導体チップが取り付けられるべきタブ、
端部が前記タブの辺に沿って近接配列された複数本のリ
ード、及び前記タブの辺と複数本のリードの端部との間
であって前記タブの辺に沿って配列された他のリードを
有し、前記タブ、複数本のリード及び他のリードが枠体
に連結されて一体に成型されてなるリードフレームであ
って、前記他のリードの両端は複数本のリード間に位置
した第１リード部、第２リード部を介在して枠体に一体
に連結されて成ることを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270818A JPH061801B2 (ja) | 1984-12-24 | 1984-12-24 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270818A JPH061801B2 (ja) | 1984-12-24 | 1984-12-24 | リ−ドフレ−ム |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321979A Division JP2501382B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置の組立方法 |
| JP3321977A Division JPH0521691A (ja) | 1991-12-05 | 1991-12-05 | 半導体装置及びその組立方法 |
| JP3321978A Division JP2614681B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148854A JPS61148854A (ja) | 1986-07-07 |
| JPH061801B2 true JPH061801B2 (ja) | 1994-01-05 |
Family
ID=17491439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270818A Expired - Lifetime JPH061801B2 (ja) | 1984-12-24 | 1984-12-24 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061801B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190023425A (ko) * | 2017-08-29 | 2019-03-08 | 가톨릭관동대학교산학협력단 | 수동식 브레이크 레버 모듈 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057321Y2 (ja) * | 1986-09-30 | 1993-02-24 | ||
| JP2532041B2 (ja) * | 1987-10-05 | 1996-09-11 | 新光電気工業株式会社 | 半導体装置用リ―ドフレ―ム |
| US5072279A (en) * | 1990-10-29 | 1991-12-10 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
| US5162265A (en) * | 1990-10-29 | 1992-11-10 | Delco Electronics Corporation | Method of making an electrical interconnection having angular lead design |
| JP2917607B2 (ja) * | 1991-10-02 | 1999-07-12 | セイコーエプソン株式会社 | 半導体装置用リードフレーム |
| JP2568342Y2 (ja) * | 1992-04-16 | 1998-04-08 | 大盛工業株式会社 | 偏心回転体の駆動機構 |
| JP5130566B2 (ja) * | 2008-07-01 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593960A (ja) * | 1982-06-29 | 1984-01-10 | Toshiba Corp | 半導体装置 |
-
1984
- 1984-12-24 JP JP59270818A patent/JPH061801B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190023425A (ko) * | 2017-08-29 | 2019-03-08 | 가톨릭관동대학교산학협력단 | 수동식 브레이크 레버 모듈 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148854A (ja) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2567961B2 (ja) | 半導体装置及びリ−ドフレ−ム | |
| US5331200A (en) | Lead-on-chip inner lead bonding lead frame method and apparatus | |
| US6329710B1 (en) | Integrated circuit package electrical enhancement | |
| EP0710982A2 (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JP2983620B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007180077A (ja) | 半導体装置 | |
| US5763945A (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
| JP2501382B2 (ja) | 半導体装置の組立方法 | |
| JPH0521691A (ja) | 半導体装置及びその組立方法 | |
| JP2614681B2 (ja) | 半導体装置 | |
| JP2969301B2 (ja) | 半導体装置 | |
| JP2896223B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6141246Y2 (ja) | ||
| JP3078526B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JP2507855B2 (ja) | 半導体装置 | |
| JPH05226568A (ja) | 半導体装置 | |
| JPH0666351B2 (ja) | 半導体集積回路 | |
| JPH05121631A (ja) | リードフレーム | |
| JP2919265B2 (ja) | 半導体装置 | |
| JPS6022327A (ja) | 半導体装置 | |
| JPH03250637A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |