JP2614681B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2614681B2 JP2614681B2 JP3321978A JP32197891A JP2614681B2 JP 2614681 B2 JP2614681 B2 JP 2614681B2 JP 3321978 A JP3321978 A JP 3321978A JP 32197891 A JP32197891 A JP 32197891A JP 2614681 B2 JP2614681 B2 JP 2614681B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- semiconductor chip
- gnd
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【技術分野】本発明は、半導体装置、特に大電流を流す
必要のあるパワーＩＣ、各種の駆動回路を構成した半導
体集積回路が搭載される半導体チップのパッドとリード
とをワイヤーで電気的に接続し、これらをパッケージで
封止する半導体装置に適用して有効な技術に関する。 【０００２】 【背景技術】半導体集積回路に用いられるリードフレー
ムには各種の形状のものがあるが、その一例が特開昭５
５−１０７２５０公報に示されている。 【０００３】ところで、通常はＩＣチップに設けられた
パッドと各インナーリードとは個別にワイヤーボンディ
ングされるのであるが、例えばシリアル−パラレル変換
ドライバー回路、或いはパワー回路等を内蔵した半導体
集積回路では電源用、ＧＮＤ用に複数の外部接続端子を
使用しているものがある。これは、電源回路、ひいては
アースラインに大電流が流れるためであり、抵抗を低減
させるために上記方法が採用されている。 【０００４】たとえば本発明者らは、３２ビットの感熱
ヘッドドライバーを開発しているが、その半導体チップ
のボンディングパッド構成は、出力パッドに１個の割合
でＧＮＤパッドが設けられている。すなわち、５６ピン
のパッケージにおいてＧＮＤピンは大多数をしめてしま
う。このことは、ビット容量が大きくなればそれだけＧ
ＮＤピンも多数になり、パッケージ本体も大きくなるこ
とを意味している。 【０００５】しかし、パッケージの技術的動向として
は、小型化が実装密度を向上させるうえで有利である。
さらに、小型のパッケージで大容量の半導体装置を実現
するのが、コストの低減につながる。 【０００６】また、一方では、大容量にした場合、半導
体集積回路の回路動作に基づく発熱量が増大する。発熱
量が増大した場合には、半導体集積回路の回路動作不良
や物理的な損傷が発生する。 【０００７】本発明は上記にかんがみてなされたもので
ある。 【０００８】 【発明の目的】本発明の目的は、同一の用途に用いられ
る外部接続端子の数を削減することによって、信号の入
出力ピンが多ピンにできる半導体装置を提供することに
ある。 【０００９】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。 【００１０】 【発明の概要】本願において開示される発明の概要を簡
単に述ベれば、下記の通りである。 【００１１】すなわち、主面に複数個のパッドを有する
半導体チップと、夫々の一端がその半導体チップのパッ
ドに近接して配設された複数のリードとを有し、前記パ
ッドと前記複数リードの一端とがワイヤで電気的接続さ
れてなり、前記半導体チップ及びワイヤ及び前記複数リ
ードの一端が樹脂で封止された半導体装置において、電
源、アース等の共通の目的に使用されるリードが、前記
半導体チップと複数リードの一端との間に半導体チップ
に沿って配置され、かつ前記目的に使用されるリードと
は別の所望複数リードのインナーリードを囲むように延
在し、その複数の自由端を樹脂封止体外に露出させる。 【００１２】 【００１３】 【実施例】以下、本発明を適用したリードフレームの一
実施例を第１図を参照して説明する。 【００１４】本実施例の特徴は、半導体集積回路におけ
るＧＮＤ用の外部接続端子を削減し信号入出力ピンを増
やしたことにある。また、本実施例の特徴は、半導体集
積回路の動作で発生する熱の放熱効率を高めたことにあ
る。 【００１５】第１図に示すように、リードフレーム１０
０は４４ピンの場合について示してある。同フレーム１
００においてＧＮＤ用のインナーリード２３，２９，３
９は、斜線で示すように一体に結合されている。そし
て、ＩＣチップ５１のＧＮＤ用パッドから９本もの接続
がなされているにも関わらず、パッケージ（図示せず）
外に設けられる端子（アウターリード）は僅か３個でよ
いことになる。 【００１６】すなわち、本来、ＧＮＤ用のインナーリー
ドとして使用される、インナーリード２５，２７，３
１，３３，３５，３７が全て不要になり、その分インナ
ーリード間が空くことになる。したがって、実際には、
上記インナーリード２５〜３７を他の目的たとえば、信
号の入出力ピンに使用できる。これによりＩＣチップの
集積度が上がり１個のＩＣチップに３２ビット以上の容
量が可能となっても、このリードフレーム１００を使用
することが可能になる。 【００１７】また、インナーリード２３から３９までの
間隔を均等にし、特にＧＮＤ用のインナーリード２３、
２９及び３９の斜線部分のリード幅寸法を他のインナー
リード３０等のリード幅寸法に比べて拡げて、電気抵抗
を小さくし、更に大電流を流し得るようにしてもよい。 【００１８】また、前記ＩＣチップ５１と入出力信号用
のインナーリード２４〜２８及び３０〜３８のワイヤー
が接続される一端との間には共通の目的で使用されるイ
ンナーリードが配置される。この共通の目的で使用され
るインナーリードは前述のＧＮＤ用のインナーリード２
３、２９、３９の夫々に一体に成型され、共通の目的で
使用されるインナーリードの表面は他のインナーリード
例えば入出力信号用のインナーリード２４等の表面とほ
ぼ同一平面内において形成される。つまり、前記共通の
目的で使用されるインナーリードは、半導体チップ５
１、パッケージの一部、入出力信号用のインナーリード
２４等の夫々を含む放熱経路内に配置される導体層とし
て使用され、パッケージは通常は樹脂パッケージが使用
され、この樹脂パッケージに比べて熱伝導率が小さいの
で、放熱経路の熱抵抗を小さくできる。 【００１９】さらに、ＧＮＤ用のインナーリード２３、
２９、３９の夫々がタブ５２の回りにあることにより、
ＩＣチップ５１のＧＮＤ用パッドからＧＮＤ用インナー
リードまでの距離が近くでき、金ワイヤーの使用量も低
減できる。また、最短距離でボンディングもでき、コス
トの低減も可能となる。 【００２０】なお、タブ５２、タブ吊りリード５３ａ、
５３ｂ、ダム５４の夫々については当業者間において知
られたものである。 【００２１】第２図は、第１図のリードフレーム１００
を用いたＩＣパッケージの形態を示す。同図に示される
如く、ＧＮＤピンは２３，２９，３９の３本しかないた
め、他のピンは電源用，信号入力，信号出力に有効に使
用できる。 【００２２】図示はしないが、電源用ピンが多数有る場
合にも本発明は有効である。 【００２３】 【効果】（１）パッケージ内の半導体チップとリードと
の間の放熱経路の熱抵抗を導体層で小さくできるので、
半導体チップに搭載される回路の動作で発生する熱を導
体層、リードの夫々を通してパッケージの外部に効率良
く放出できる半導体装置を提供できる。 【００２４】（２）また、前記導体層は共通の目的で使
用されるリードを使用するので、入出力ピンを増加でき
る半導体装置を提供できる。 【００２５】以上に本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。 【００２６】例えば、上記実施例では、ＧＮＤピンにつ
いて本発明が適用されているが、電源回路に適用しても
よい。また、上記実施例ではＧＮＤピンを３本とした
が、ワイヤーボンディングが良好に行なえるようにイン
ナーリード３４，４４をも同一のＧＮＤ用インナーリー
ドとして形成してもよい。 【００２７】 【利用分野】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるリー
ドフレームに適用した場合について説明したが、それに
限定されるものではなく、モータ駆動回路，電力増幅回
路等を内蔵するアナログ用ＩＣにも利用することができ
る。そして、本発明によれば、このような大電流を流す
必要のある樹脂封止型の半導体装置であっても、信号入
出力ピンを多ピンとし、かつ熱的な問題を軽減すること
が可能となり、製品適用の拡大が図れるという効果をも
たらすことができる。
必要のあるパワーＩＣ、各種の駆動回路を構成した半導
体集積回路が搭載される半導体チップのパッドとリード
とをワイヤーで電気的に接続し、これらをパッケージで
封止する半導体装置に適用して有効な技術に関する。 【０００２】 【背景技術】半導体集積回路に用いられるリードフレー
ムには各種の形状のものがあるが、その一例が特開昭５
５−１０７２５０公報に示されている。 【０００３】ところで、通常はＩＣチップに設けられた
パッドと各インナーリードとは個別にワイヤーボンディ
ングされるのであるが、例えばシリアル−パラレル変換
ドライバー回路、或いはパワー回路等を内蔵した半導体
集積回路では電源用、ＧＮＤ用に複数の外部接続端子を
使用しているものがある。これは、電源回路、ひいては
アースラインに大電流が流れるためであり、抵抗を低減
させるために上記方法が採用されている。 【０００４】たとえば本発明者らは、３２ビットの感熱
ヘッドドライバーを開発しているが、その半導体チップ
のボンディングパッド構成は、出力パッドに１個の割合
でＧＮＤパッドが設けられている。すなわち、５６ピン
のパッケージにおいてＧＮＤピンは大多数をしめてしま
う。このことは、ビット容量が大きくなればそれだけＧ
ＮＤピンも多数になり、パッケージ本体も大きくなるこ
とを意味している。 【０００５】しかし、パッケージの技術的動向として
は、小型化が実装密度を向上させるうえで有利である。
さらに、小型のパッケージで大容量の半導体装置を実現
するのが、コストの低減につながる。 【０００６】また、一方では、大容量にした場合、半導
体集積回路の回路動作に基づく発熱量が増大する。発熱
量が増大した場合には、半導体集積回路の回路動作不良
や物理的な損傷が発生する。 【０００７】本発明は上記にかんがみてなされたもので
ある。 【０００８】 【発明の目的】本発明の目的は、同一の用途に用いられ
る外部接続端子の数を削減することによって、信号の入
出力ピンが多ピンにできる半導体装置を提供することに
ある。 【０００９】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。 【００１０】 【発明の概要】本願において開示される発明の概要を簡
単に述ベれば、下記の通りである。 【００１１】すなわち、主面に複数個のパッドを有する
半導体チップと、夫々の一端がその半導体チップのパッ
ドに近接して配設された複数のリードとを有し、前記パ
ッドと前記複数リードの一端とがワイヤで電気的接続さ
れてなり、前記半導体チップ及びワイヤ及び前記複数リ
ードの一端が樹脂で封止された半導体装置において、電
源、アース等の共通の目的に使用されるリードが、前記
半導体チップと複数リードの一端との間に半導体チップ
に沿って配置され、かつ前記目的に使用されるリードと
は別の所望複数リードのインナーリードを囲むように延
在し、その複数の自由端を樹脂封止体外に露出させる。 【００１２】 【００１３】 【実施例】以下、本発明を適用したリードフレームの一
実施例を第１図を参照して説明する。 【００１４】本実施例の特徴は、半導体集積回路におけ
るＧＮＤ用の外部接続端子を削減し信号入出力ピンを増
やしたことにある。また、本実施例の特徴は、半導体集
積回路の動作で発生する熱の放熱効率を高めたことにあ
る。 【００１５】第１図に示すように、リードフレーム１０
０は４４ピンの場合について示してある。同フレーム１
００においてＧＮＤ用のインナーリード２３，２９，３
９は、斜線で示すように一体に結合されている。そし
て、ＩＣチップ５１のＧＮＤ用パッドから９本もの接続
がなされているにも関わらず、パッケージ（図示せず）
外に設けられる端子（アウターリード）は僅か３個でよ
いことになる。 【００１６】すなわち、本来、ＧＮＤ用のインナーリー
ドとして使用される、インナーリード２５，２７，３
１，３３，３５，３７が全て不要になり、その分インナ
ーリード間が空くことになる。したがって、実際には、
上記インナーリード２５〜３７を他の目的たとえば、信
号の入出力ピンに使用できる。これによりＩＣチップの
集積度が上がり１個のＩＣチップに３２ビット以上の容
量が可能となっても、このリードフレーム１００を使用
することが可能になる。 【００１７】また、インナーリード２３から３９までの
間隔を均等にし、特にＧＮＤ用のインナーリード２３、
２９及び３９の斜線部分のリード幅寸法を他のインナー
リード３０等のリード幅寸法に比べて拡げて、電気抵抗
を小さくし、更に大電流を流し得るようにしてもよい。 【００１８】また、前記ＩＣチップ５１と入出力信号用
のインナーリード２４〜２８及び３０〜３８のワイヤー
が接続される一端との間には共通の目的で使用されるイ
ンナーリードが配置される。この共通の目的で使用され
るインナーリードは前述のＧＮＤ用のインナーリード２
３、２９、３９の夫々に一体に成型され、共通の目的で
使用されるインナーリードの表面は他のインナーリード
例えば入出力信号用のインナーリード２４等の表面とほ
ぼ同一平面内において形成される。つまり、前記共通の
目的で使用されるインナーリードは、半導体チップ５
１、パッケージの一部、入出力信号用のインナーリード
２４等の夫々を含む放熱経路内に配置される導体層とし
て使用され、パッケージは通常は樹脂パッケージが使用
され、この樹脂パッケージに比べて熱伝導率が小さいの
で、放熱経路の熱抵抗を小さくできる。 【００１９】さらに、ＧＮＤ用のインナーリード２３、
２９、３９の夫々がタブ５２の回りにあることにより、
ＩＣチップ５１のＧＮＤ用パッドからＧＮＤ用インナー
リードまでの距離が近くでき、金ワイヤーの使用量も低
減できる。また、最短距離でボンディングもでき、コス
トの低減も可能となる。 【００２０】なお、タブ５２、タブ吊りリード５３ａ、
５３ｂ、ダム５４の夫々については当業者間において知
られたものである。 【００２１】第２図は、第１図のリードフレーム１００
を用いたＩＣパッケージの形態を示す。同図に示される
如く、ＧＮＤピンは２３，２９，３９の３本しかないた
め、他のピンは電源用，信号入力，信号出力に有効に使
用できる。 【００２２】図示はしないが、電源用ピンが多数有る場
合にも本発明は有効である。 【００２３】 【効果】（１）パッケージ内の半導体チップとリードと
の間の放熱経路の熱抵抗を導体層で小さくできるので、
半導体チップに搭載される回路の動作で発生する熱を導
体層、リードの夫々を通してパッケージの外部に効率良
く放出できる半導体装置を提供できる。 【００２４】（２）また、前記導体層は共通の目的で使
用されるリードを使用するので、入出力ピンを増加でき
る半導体装置を提供できる。 【００２５】以上に本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。 【００２６】例えば、上記実施例では、ＧＮＤピンにつ
いて本発明が適用されているが、電源回路に適用しても
よい。また、上記実施例ではＧＮＤピンを３本とした
が、ワイヤーボンディングが良好に行なえるようにイン
ナーリード３４，４４をも同一のＧＮＤ用インナーリー
ドとして形成してもよい。 【００２７】 【利用分野】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるリー
ドフレームに適用した場合について説明したが、それに
限定されるものではなく、モータ駆動回路，電力増幅回
路等を内蔵するアナログ用ＩＣにも利用することができ
る。そして、本発明によれば、このような大電流を流す
必要のある樹脂封止型の半導体装置であっても、信号入
出力ピンを多ピンとし、かつ熱的な問題を軽減すること
が可能となり、製品適用の拡大が図れるという効果をも
たらすことができる。
【図面の簡単な説明】
【図１】 第１図は本発明を適用したリードフレームの
一実施例を示す平面図である。 【図２】 第２図は本発明のリードフレームを使用した
ＩＣパッケージの斜視図である。 【符号の説明】 １〜４４…インナーリード、５１…ＩＣチップ、５２…
タブ、５３ａ、５３ｂ…タブ吊りリード、５４…ダム、
１００…リードフレーム。
一実施例を示す平面図である。 【図２】 第２図は本発明のリードフレームを使用した
ＩＣパッケージの斜視図である。 【符号の説明】 １〜４４…インナーリード、５１…ＩＣチップ、５２…
タブ、５３ａ、５３ｂ…タブ吊りリード、５４…ダム、
１００…リードフレーム。
フロントページの続き
(51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｘ
Claims (1)
- (57)【特許請求の範囲】 １．主面に複数個のパッドを有する半導体チップと、夫
々の一端がその半導体チップのパッドに近接して配設さ
れた複数のリードとを有し、前記パッドと前記複数リー
ドの一端とがワイヤで電気的接続されてなり、前記半導
体チップ及びワイヤ及び前記複数リードの一端が樹脂で
封止された半導体装置において、電源、アース等の共通の目的に使用されるリードが、前
記半導体チップと複数リードの一端との間に半導体チッ
プに沿って配置され、かつ前記目的に使用されるリード
とは別の所望複数リードのインナーリードを囲むように
延在し、その複数の自由端を樹脂封止体外に露出させて
なる ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321978A JP2614681B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321978A JP2614681B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270818A Division JPH061801B2 (ja) | 1984-12-24 | 1984-12-24 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521692A JPH0521692A (ja) | 1993-01-29 |
| JP2614681B2 true JP2614681B2 (ja) | 1997-05-28 |
Family
ID=18138555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321978A Expired - Lifetime JP2614681B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2614681B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011462B2 (ja) * | 1977-01-31 | 1985-03-26 | 日本電気株式会社 | 半導体装置 |
-
1991
- 1991-12-05 JP JP3321978A patent/JP2614681B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521692A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426484B1 (en) | Circuit and method for heating an adhesive to package or rework a semiconductor die | |
| JP2992814B2 (ja) | 半導体パッケージ | |
| US6339210B1 (en) | Circuit and method for heating an adhesive to package or rework a semiconductor die | |
| US6831353B2 (en) | Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die | |
| JP2560974B2 (ja) | 半導体装置 | |
| JPH0992772A (ja) | リード・オン・チップ半導体パッケージおよびその製造方法 | |
| JP3397852B2 (ja) | チップ・オン・ボード組立体およびその製造方法 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JP2614681B2 (ja) | 半導体装置 | |
| JP2501382B2 (ja) | 半導体装置の組立方法 | |
| JP2888183B2 (ja) | 樹脂封止型半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH07312404A (ja) | 樹脂封止型半導体装置 | |
| JPH0521691A (ja) | 半導体装置及びその組立方法 | |
| JP2880878B2 (ja) | 縦型表面実装樹脂封止型半導体装置 | |
| JP2756436B2 (ja) | 半導体装置およびその製造方法 | |
| JP3356566B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP2663860B2 (ja) | 樹脂封止型半導体装置 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JP2801319B2 (ja) | 半導体装置 | |
| JP2646988B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1174302A (ja) | 樹脂封止型半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |