JPH05304219A - 半導体装置における絶縁層の形成方法 - Google Patents
半導体装置における絶縁層の形成方法Info
- Publication number
- JPH05304219A JPH05304219A JP13131892A JP13131892A JPH05304219A JP H05304219 A JPH05304219 A JP H05304219A JP 13131892 A JP13131892 A JP 13131892A JP 13131892 A JP13131892 A JP 13131892A JP H05304219 A JPH05304219 A JP H05304219A
- Authority
- JP
- Japan
- Prior art keywords
- glass coating
- film
- coating film
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体基板上の第一配線３の層上に、絶縁層
を形成し、第二配線１０を形成する際に、第一のガラス
塗布膜５をエッチバックしたときの水分の吸湿、デポ物
の付着、膜剥がれなどの問題を解決する。 【構成】 第一配線上の第一の絶縁膜４の除去を、第二
の絶縁膜６のエッチバックと同時に行うような絶縁層の
形成方法とした。
を形成し、第二配線１０を形成する際に、第一のガラス
塗布膜５をエッチバックしたときの水分の吸湿、デポ物
の付着、膜剥がれなどの問題を解決する。 【構成】 第一配線上の第一の絶縁膜４の除去を、第二
の絶縁膜６のエッチバックと同時に行うような絶縁層の
形成方法とした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特にガラス塗布膜（SOG ）を用いた層間絶縁膜の平
坦化技術に関するものである。
法、特にガラス塗布膜（SOG ）を用いた層間絶縁膜の平
坦化技術に関するものである。
【０００２】
【従来の技術】ＬＳＩ技術の急速な進展により、集積回
路の高密度化、微細化が行われており、それに伴って半
導体表面の凹凸が極めて大きくなり、接続不良や配線の
断線、ショートなどを引き起こして歩留りの低下をきた
す。そこで、この問題を解決するたるに、半導体装置の
製造に於いては、半導体基板表面を平坦化する層間絶縁
膜の平坦化が行なわれている。一般的に層間絶縁膜の平
坦化は、配線上にシリコン酸化膜をＣＶＤ法で形成し、
その上にガラス塗布膜を塗布・焼成させて凹部を埋め込
み、続いてガラス塗布膜を、凹部に埋め込んだガラス塗
布膜のみ残るように、エッチバック除去し、その上シリ
コン酸化膜をＣＶＤ法で形成して行なわれている。
路の高密度化、微細化が行われており、それに伴って半
導体表面の凹凸が極めて大きくなり、接続不良や配線の
断線、ショートなどを引き起こして歩留りの低下をきた
す。そこで、この問題を解決するたるに、半導体装置の
製造に於いては、半導体基板表面を平坦化する層間絶縁
膜の平坦化が行なわれている。一般的に層間絶縁膜の平
坦化は、配線上にシリコン酸化膜をＣＶＤ法で形成し、
その上にガラス塗布膜を塗布・焼成させて凹部を埋め込
み、続いてガラス塗布膜を、凹部に埋め込んだガラス塗
布膜のみ残るように、エッチバック除去し、その上シリ
コン酸化膜をＣＶＤ法で形成して行なわれている。
【０００３】従来技術の一実施例として、特開平２−１
７７３４７に開示された層間絶縁膜の平坦化方法を膜式
的に図２に示したが、この図２にしたがって従来技術を
説明する。 （ａ）半導体基板１全面に絶縁膜２が形成され、該絶縁
膜２上に第一配線（Al-Si 、0.9 μｍ）が選択的に形成
される。この状態では、基板表面に凹凸が発生してい
る。 （ｂ）次いで上記基板表面全面に第一の絶縁膜４（P-Si
O 、0.3 μｍ）を形成し、その上にアルキル基を含有し
たしアルキルシラノール化合物であるガラス塗布膜５
（例えば、東京応化製のOCD Type7 シリーズ）を約 0.5
μｍ塗布・焼成して、反応性イオンエッチングにより凹
部にのみガラス塗布膜が残るようにエッチバック（CH4
ガス使用）する。 （ｃ）さらにその上に、ＣＶＤ法で第二の絶縁膜６（PS
G 、0.3 μｍ）を形成した後、通常のシラノール化合物
であるガラス塗布膜７（例えば、東京応化製のOCD Type
2 シリーズ）を約を約0.25μｍに塗布・焼成する。 （ｄ）ガラス塗布膜を反応性イオンエッチングでエッチ
バック（CH4 ガス使用）する。 （ｅ）その上に、ＣＶＤ法で絶縁膜８（PSG 、0.3 μ
ｍ）を形成する。 （ｆ）その後は、層間絶縁膜４、６、８を選択的に除去
してビア９および第二配線１０を選択的に形成する。 以上のようにして、層間絶縁膜の平坦化が行なわれた半
導体装置の製造ができる。
７７３４７に開示された層間絶縁膜の平坦化方法を膜式
的に図２に示したが、この図２にしたがって従来技術を
説明する。 （ａ）半導体基板１全面に絶縁膜２が形成され、該絶縁
膜２上に第一配線（Al-Si 、0.9 μｍ）が選択的に形成
される。この状態では、基板表面に凹凸が発生してい
る。 （ｂ）次いで上記基板表面全面に第一の絶縁膜４（P-Si
O 、0.3 μｍ）を形成し、その上にアルキル基を含有し
たしアルキルシラノール化合物であるガラス塗布膜５
（例えば、東京応化製のOCD Type7 シリーズ）を約 0.5
μｍ塗布・焼成して、反応性イオンエッチングにより凹
部にのみガラス塗布膜が残るようにエッチバック（CH4
ガス使用）する。 （ｃ）さらにその上に、ＣＶＤ法で第二の絶縁膜６（PS
G 、0.3 μｍ）を形成した後、通常のシラノール化合物
であるガラス塗布膜７（例えば、東京応化製のOCD Type
2 シリーズ）を約を約0.25μｍに塗布・焼成する。 （ｄ）ガラス塗布膜を反応性イオンエッチングでエッチ
バック（CH4 ガス使用）する。 （ｅ）その上に、ＣＶＤ法で絶縁膜８（PSG 、0.3 μ
ｍ）を形成する。 （ｆ）その後は、層間絶縁膜４、６、８を選択的に除去
してビア９および第二配線１０を選択的に形成する。 以上のようにして、層間絶縁膜の平坦化が行なわれた半
導体装置の製造ができる。
【０００４】
【発明が解決しようとする課題】従来技術では、ガラス
塗布膜をエッチバックしているが、エッチバックをしな
いとビア形成時にビアの内部側壁にこのガラス塗布膜が
露出する。この露出したガラス塗布膜からO2、H2O 等の
残留ガスが第二配線を形成するときに発生し、このガス
と配線金属が反応して金属酸化膜が形成され、第一配線
と第二配線とのビアでの接触抵抗が増加し、導通が不安
定になるという問題がある。しかしながら、従来技術の
うえにガラス塗布膜をエッチバックすると、エッチバッ
ク後に残っているガラス塗布膜が水分を吸湿しやすくな
ったり、またエッチバックによるデポ物が付着し、その
上に絶縁膜を形成し難くなったり、形成後でもこの絶縁
膜との密着性が悪くなるという問題がある。また、エッ
チバックすることにより表面の凹凸が悪くなるので、平
坦化を難しくしているという問題がある。本発明は、ビ
ア形成時にビアの内部側壁に上記ガラス塗布膜が露出す
ることもなく、半導体装置に残ってるガラス塗布膜の水
分の吸湿やデポ物の付着が起こらないような半導体装置
の絶縁膜の形成方法を提供するためになされたものであ
る。
塗布膜をエッチバックしているが、エッチバックをしな
いとビア形成時にビアの内部側壁にこのガラス塗布膜が
露出する。この露出したガラス塗布膜からO2、H2O 等の
残留ガスが第二配線を形成するときに発生し、このガス
と配線金属が反応して金属酸化膜が形成され、第一配線
と第二配線とのビアでの接触抵抗が増加し、導通が不安
定になるという問題がある。しかしながら、従来技術の
うえにガラス塗布膜をエッチバックすると、エッチバッ
ク後に残っているガラス塗布膜が水分を吸湿しやすくな
ったり、またエッチバックによるデポ物が付着し、その
上に絶縁膜を形成し難くなったり、形成後でもこの絶縁
膜との密着性が悪くなるという問題がある。また、エッ
チバックすることにより表面の凹凸が悪くなるので、平
坦化を難しくしているという問題がある。本発明は、ビ
ア形成時にビアの内部側壁に上記ガラス塗布膜が露出す
ることもなく、半導体装置に残ってるガラス塗布膜の水
分の吸湿やデポ物の付着が起こらないような半導体装置
の絶縁膜の形成方法を提供するためになされたものであ
る。
【０００５】
【課題を解決するための手段】本発明は、半導体基板上
に形成される第一配線層の上に、層間絶縁層を形成し、
その上に第二配線層を、順次設ける半導体装置の製造方
法において、上記層間絶縁層の形成工程が、（１）上記
第一配線層により凹凸ができている半導体基板上に、第
一の絶縁膜を形成し、その上に表面が平坦となるように
第一のガラス塗布膜を形成する工程、（２）第一のガラ
ス塗布膜の上に第二の絶縁膜を形成し、その上に表面が
平坦となるように第二のガラス塗布膜を形成する工程、
（３）全面エッチバックして、第一配線層上部の第二の
ガラス塗布膜、第二の絶縁膜、そして第一のガラス塗布
膜の順に除去し、第一の絶縁膜のみを残す工程、（４）
第三の絶縁膜を形成する工程、からなることを特徴とす
る半導体装置における絶縁層の形成方法である。
に形成される第一配線層の上に、層間絶縁層を形成し、
その上に第二配線層を、順次設ける半導体装置の製造方
法において、上記層間絶縁層の形成工程が、（１）上記
第一配線層により凹凸ができている半導体基板上に、第
一の絶縁膜を形成し、その上に表面が平坦となるように
第一のガラス塗布膜を形成する工程、（２）第一のガラ
ス塗布膜の上に第二の絶縁膜を形成し、その上に表面が
平坦となるように第二のガラス塗布膜を形成する工程、
（３）全面エッチバックして、第一配線層上部の第二の
ガラス塗布膜、第二の絶縁膜、そして第一のガラス塗布
膜の順に除去し、第一の絶縁膜のみを残す工程、（４）
第三の絶縁膜を形成する工程、からなることを特徴とす
る半導体装置における絶縁層の形成方法である。
【０００６】
【作用】本発明によれば、第一配線により凹凸ができて
いる半導体基板上に、第一の絶縁膜を形成し、その上に
表面が平坦となるように第一のガラス塗布膜を形成し、
エッチバックせずに第二の絶縁膜を形成しているので、
エッチバックするよりもより平坦性を良くすることがで
き、またガラス塗布膜への水分の吸湿やデポ物の付着と
いったエッチバックに付随した問題が起こらないので、
膜剥がれ等の信頼性上の問題をなくすことができ、信頼
性を向上させることができる。次いで、その上に表面が
平坦となるように第二のガラス塗布膜を形成し、全面エ
ッチバックして、第一配線上の第二のガラス塗布膜、第
二の絶縁膜そして第一のガラス塗布膜の順に除去する様
にしたので、その後に行なうビア形成時にビアの内部側
壁にこのガラス塗布膜が露出しなくなり、第二配線を形
成するときに、ビア側壁から残留ガスの発生が起こらな
いのでビアの接触抵抗を安定させることができる。
いる半導体基板上に、第一の絶縁膜を形成し、その上に
表面が平坦となるように第一のガラス塗布膜を形成し、
エッチバックせずに第二の絶縁膜を形成しているので、
エッチバックするよりもより平坦性を良くすることがで
き、またガラス塗布膜への水分の吸湿やデポ物の付着と
いったエッチバックに付随した問題が起こらないので、
膜剥がれ等の信頼性上の問題をなくすことができ、信頼
性を向上させることができる。次いで、その上に表面が
平坦となるように第二のガラス塗布膜を形成し、全面エ
ッチバックして、第一配線上の第二のガラス塗布膜、第
二の絶縁膜そして第一のガラス塗布膜の順に除去する様
にしたので、その後に行なうビア形成時にビアの内部側
壁にこのガラス塗布膜が露出しなくなり、第二配線を形
成するときに、ビア側壁から残留ガスの発生が起こらな
いのでビアの接触抵抗を安定させることができる。
【０００７】
【実施例】本発明の一実施例である半導体装置の製造方
法を模式的に図１に示し、この図面にもとづいて実施例
しを説明する。本実施例は多層配線について示している
が、本発明は多層配線の場合に限定するものでなく、他
の場合でも何ら制約を受けない。 （ａ）半導体基板１の全面に絶縁膜２（例：BPSG膜、約
0.6 〜0.8 μｍ）をＣＶＤ法で形成し、該絶縁膜２上に
第一配線３（例：Al-Si-Cu膜、約0.6 〜1.0 μｍ）を選
択的に形成する。第一配線は多層構造配線（例：TiN/Al
-Si-Cu/TiN）等でもよい。この状態では、基板表面に第
一配線により凹凸が発生していることになる。 （ｂ）次いで、上記基板表面全面に絶縁膜４（例：P-Si
O 、約0.3 〜0.8 μｍ）をＣＶＤで法形成し、その上に
アルキル基を含有したアルキルシラノール化合物である
ガラス塗布膜５（例: 東京応化製のOCD Type7 シリー
ズ）を約0.5 〜0.9μｍ（平面上）に塗布・焼成して埋
め込みを行なう。絶縁膜はどのようなＣＶＤ膜でもよい
が、プラズマＣＶＤ膜がより適している。ガラス塗布膜
は通常のシラノール化合物（例：東京応化製のOCD Type
2 シリーズ）でも良いが、膜クラックや平坦性などの問
題を考えると、アルキルシラノール化合物がより適して
いる。
法を模式的に図１に示し、この図面にもとづいて実施例
しを説明する。本実施例は多層配線について示している
が、本発明は多層配線の場合に限定するものでなく、他
の場合でも何ら制約を受けない。 （ａ）半導体基板１の全面に絶縁膜２（例：BPSG膜、約
0.6 〜0.8 μｍ）をＣＶＤ法で形成し、該絶縁膜２上に
第一配線３（例：Al-Si-Cu膜、約0.6 〜1.0 μｍ）を選
択的に形成する。第一配線は多層構造配線（例：TiN/Al
-Si-Cu/TiN）等でもよい。この状態では、基板表面に第
一配線により凹凸が発生していることになる。 （ｂ）次いで、上記基板表面全面に絶縁膜４（例：P-Si
O 、約0.3 〜0.8 μｍ）をＣＶＤで法形成し、その上に
アルキル基を含有したアルキルシラノール化合物である
ガラス塗布膜５（例: 東京応化製のOCD Type7 シリー
ズ）を約0.5 〜0.9μｍ（平面上）に塗布・焼成して埋
め込みを行なう。絶縁膜はどのようなＣＶＤ膜でもよい
が、プラズマＣＶＤ膜がより適している。ガラス塗布膜
は通常のシラノール化合物（例：東京応化製のOCD Type
2 シリーズ）でも良いが、膜クラックや平坦性などの問
題を考えると、アルキルシラノール化合物がより適して
いる。
【０００８】（ｃ）さらにその上に、ＣＶＤ法で絶縁膜
６（例：P-SiO 、約0.2 〜0.8 μｍ）を形成した後、通
常のシラノール化合物あるいはアルキルシラノール化合
物であるガラス塗布膜７を約0.2 〜0.3 μｍに塗布・焼
成して埋め込む。 （ｄ）反応性イオンエッチングでエッチバック（CHF3+C
2F6 ガス使用）する。エッチバックにより、平坦化と同
時に第一配線上のガラス塗布膜７、絶縁膜６、ガラス塗
布膜５と順に除去するが、絶縁膜４は残す。この時、CH
F3ガスとC2F6ガスの混合比を適当に設定して必要な絶縁
膜とガラス塗布膜の選択比を決め、平坦になるようにエ
ッチバックしてガラス塗布膜７を完全に除去することが
望ましい。絶縁膜はどのようなＣＶＤ膜でもよいが、プ
ラズマＣＶＤ膜がより適している。 （ｅ）その上に、ＣＶＤ法で絶縁膜８（例：P-SiO 約0.
2 〜0.3 μｍ）を形成する。 （ｆ）その後は、層間絶縁膜４、６、８を選択的に除去
してビア９および第二配線１０を選択的に形成する。 以上のように層間絶縁膜の平坦化が行なわれた半導体装
置の製造ができる。以上、本発明の実施例について具体
的に説明したが、本発明は前記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更、応用
が可能であることは言うまでもない。
６（例：P-SiO 、約0.2 〜0.8 μｍ）を形成した後、通
常のシラノール化合物あるいはアルキルシラノール化合
物であるガラス塗布膜７を約0.2 〜0.3 μｍに塗布・焼
成して埋め込む。 （ｄ）反応性イオンエッチングでエッチバック（CHF3+C
2F6 ガス使用）する。エッチバックにより、平坦化と同
時に第一配線上のガラス塗布膜７、絶縁膜６、ガラス塗
布膜５と順に除去するが、絶縁膜４は残す。この時、CH
F3ガスとC2F6ガスの混合比を適当に設定して必要な絶縁
膜とガラス塗布膜の選択比を決め、平坦になるようにエ
ッチバックしてガラス塗布膜７を完全に除去することが
望ましい。絶縁膜はどのようなＣＶＤ膜でもよいが、プ
ラズマＣＶＤ膜がより適している。 （ｅ）その上に、ＣＶＤ法で絶縁膜８（例：P-SiO 約0.
2 〜0.3 μｍ）を形成する。 （ｆ）その後は、層間絶縁膜４、６、８を選択的に除去
してビア９および第二配線１０を選択的に形成する。 以上のように層間絶縁膜の平坦化が行なわれた半導体装
置の製造ができる。以上、本発明の実施例について具体
的に説明したが、本発明は前記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更、応用
が可能であることは言うまでもない。
【０００９】
【発明の効果】このように本発明を用いることにより、
配線上の第一のガラス塗布膜の除去が第二のガラス塗布
膜のエッチバック時に行なえるようになり、第一のガラ
ス塗布膜をエッチバックしなくても、ビア形成時にビア
の内部側壁にこのガラス塗布膜が露出することがなく、
配線信頼性を確保することができる。さらに、半導体装
置に残るガラス塗布膜はエッチバックされてないので、
水分の吸湿やデポ物の存在がなく信頼性が向上する。ま
た、エッチバックをしないことでより平坦化でき、エッ
チバック工程を１回減らすことができる。
配線上の第一のガラス塗布膜の除去が第二のガラス塗布
膜のエッチバック時に行なえるようになり、第一のガラ
ス塗布膜をエッチバックしなくても、ビア形成時にビア
の内部側壁にこのガラス塗布膜が露出することがなく、
配線信頼性を確保することができる。さらに、半導体装
置に残るガラス塗布膜はエッチバックされてないので、
水分の吸湿やデポ物の存在がなく信頼性が向上する。ま
た、エッチバックをしないことでより平坦化でき、エッ
チバック工程を１回減らすことができる。
【図１】本発明の絶縁膜の形成方法を示す模式図。
【図２】従来の絶縁膜の形成方法を示す模式図。
１ 半導体基板 ２ 絶縁膜 ３ 第一の配線 ４ 第一の絶縁膜 ５ 第一のガラス塗布膜 ６ 第二の絶縁膜 ７ 第二のガラス塗布膜 ８ 第三の絶縁膜 ９ ビア １０ 第二の配線。
Claims (1)
- 【請求項１】 半導体基板上に形成される第一配線層の
上に、層間絶縁層を形成し、その上に第二配線層を順次
設ける半導体装置の製造方法において、上記層間絶縁層
の形成工程が、 （１）上記第一配線層により凹凸ができている半導体基
板上に、第一の絶縁膜を形成し、その上に表面が平坦と
なるように第一のガラス塗布膜を形成する工程、 （２）第一のガラス塗布膜の上に第二の絶縁膜を形成
し、その上に表面が平坦となるように第二のガラス塗布
膜を形成する工程、 （３）全面エッチバックして、第一配線層上部の第二の
ガラス塗布膜、第二の絶縁膜、そして第一のガラス塗布
膜の順に除去し、第一の絶縁膜のみを残す工程、 （４）第三の絶縁膜を形成する工程、 からなることを特徴とする半導体装置における絶縁層の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13131892A JPH05304219A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置における絶縁層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13131892A JPH05304219A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置における絶縁層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304219A true JPH05304219A (ja) | 1993-11-16 |
Family
ID=15055150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13131892A Pending JPH05304219A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置における絶縁層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05304219A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2717306A1 (fr) * | 1994-03-11 | 1995-09-15 | Paoli Maryse | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant. |
| EP0673062B1 (fr) * | 1994-03-11 | 2002-09-11 | France Telecom | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes quasi-planes |
-
1992
- 1992-04-27 JP JP13131892A patent/JPH05304219A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2717306A1 (fr) * | 1994-03-11 | 1995-09-15 | Paoli Maryse | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant. |
| EP0673061A1 (fr) * | 1994-03-11 | 1995-09-20 | France Telecom | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant |
| US5641704A (en) * | 1994-03-11 | 1997-06-24 | France Telecom | Method of isolating active areas of a semiconductor substrate by shallow trenches and narrow trenches |
| EP0673062B1 (fr) * | 1994-03-11 | 2002-09-11 | France Telecom | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes quasi-planes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308101B1 (ko) | 반도체장치와그의제조방법 | |
| KR100337580B1 (ko) | 반도체장치및그제조방법 | |
| US4789648A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| KR100223507B1 (ko) | 반도체 장치 제조 방법 | |
| JPH1131745A (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| US6319844B1 (en) | Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JP3729731B2 (ja) | 半導体素子の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH08181146A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 | |
| JP2003218116A (ja) | 半導体装置及びその製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| KR100427539B1 (ko) | 반도체소자의다중금속층형성방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| JPH088249A (ja) | 層間絶縁膜の形成方法 | |
| JPH0831930A (ja) | 半導体装置の製造方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JPH01135044A (ja) | 半導体装置 |