JPH11214513A - 集積回路の配線構造と配線形成法 - Google Patents

集積回路の配線構造と配線形成法

Info

Publication number
JPH11214513A
JPH11214513A JP2385798A JP2385798A JPH11214513A JP H11214513 A JPH11214513 A JP H11214513A JP 2385798 A JP2385798 A JP 2385798A JP 2385798 A JP2385798 A JP 2385798A JP H11214513 A JPH11214513 A JP H11214513A
Authority
JP
Japan
Prior art keywords
layer
insulating film
forming
plug
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2385798A
Other languages
English (en)
Inventor
Tetsuhiro Uto
哲弘 宇都
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2385798A priority Critical patent/JPH11214513A/ja
Publication of JPH11214513A publication Critical patent/JPH11214513A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 接続部の抵抗が低く且つ製造容易な配線構造
を提供する。 【解決手段】 基板10上に被接続部を覆って第1の絶
縁膜16を形成した後、絶縁膜16に被接続部に対応し
た接続孔を形成する。バリア層、Al系金属層及び反射
防止層を順次に堆積した後、これらの積層をパターニン
グして接続孔から突出するAl系金属主体のプラグ24
を形成する。絶縁膜16及びプラグ24を覆って第2の
絶縁膜26を形成した後、絶縁膜26をプラグ24が露
呈するまでエッチバックする。Al合金層28a及び反
射防止層30aを順次に堆積した後、これらの積層をパ
ターニングしてプラグ24につながる配線層32を形成
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、LSI等の集積
回路の配線構造及び配線形成法に関し、特に第1の絶縁
膜に設けた接続孔から突出するようにAl(アルミニウ
ム)系金属主体のプラグを形成すると共に第2の絶縁膜
を介してプラグにつながるように配線層を形成すること
により接続部の抵抗が低く且つ製造容易な配線構造を実
現したものである。この明細書において、Al系金属と
は、Al又はAl合金を意味する。
【0002】
【従来の技術】従来、LSI等の集積回路の配線形成法
としては、図10〜12又は図13〜15に示すものが
知られている。
【0003】図10の工程では、例えばシリコンからな
る半導体基板1の表面にシリコンオキサイド等のフィー
ルド絶縁膜2を選択酸化法により形成した後、絶縁膜2
の素子孔に対応して不純物ドープ領域3をイオン注入法
等により形成する。そして、CVD(ケミカル・ベーパ
ー・デポジション)法等により基板上面にシリコンオキ
サイド等の絶縁膜4を形成し、絶縁膜4には、ホトリソ
グラフィ及びドライエッチング処理により不純物ドープ
領域3の一部に達する接続孔4aを形成する。この後、
TiN/Ti(Tiが下層)積層等のバリア層5を介し
てスパッタ法によりAl合金層6を形成する。
【0004】次に、図11の工程では、熱処理によりA
l合金層6を流動化させて接続孔4aをAl合金層6で
埋め、Al合金層6の平坦性を改善する。図11に示す
ようなAl合金層6を得るための別の方法としては、A
l合金をスパッタする際に基板を加熱する方法あるいは
図10の状態から基板を加熱しつつスパッタを続行する
方法などがある。
【0005】次に、図12の工程では、ホトリソグラフ
ィ及びドライエッチング処理によりバリア層5及びAl
合金層6の積層をパターニングしてバリア層5の残存部
5aとAl合金層6の残存部6aとを含む配線層6Aを
形成する。配線層6Aは、接続孔4aを介して不純物ド
ープ領域3に接続される。
【0006】図13〜15において、図10〜12と同
様の部分には同様の符号を付して詳細な説明を省略す
る。図13の工程では、基板上面にTiN/Ti積層等
の密着層7を介してブランケットCVD法によりW(タ
ングステン)層8を形成する。W層8は、接続孔4aを
埋めるように形成される。
【0007】次に、図14の工程では、絶縁膜4が露呈
するまでW層8をエッチバックして接続孔4a内にW層
8の一部を残存させることによりW層8の残存部からな
るプラグ8aを形成する。
【0008】この後、図15の工程では、基板上面にA
l合金等の配線材層を被着する。そして、密着層7と被
着した配線材層との積層を所望の配線パターンに従って
パターニングすることにより密着層7の残存部7aと配
線材層の残存部9aとを含む配線層9を形成する。配線
層9は、プラグ8aと、接続孔4a内の残存密着層7b
とを介して不純物ドープ領域3に接続される。
【0009】
【発明が解決しようとする課題】上記した図10〜12
の方法によると、配線の微細化に伴い接続孔のアスペク
ト比(深さDと直径Rとの比D/R)が大きくなると、
接続孔を寸法精度よく形成するのが困難になる。また、
バリア層5を形成する際に通常のスパッタ法を用いる
と、アスペクト比が大きい接続孔の底部までスパッタ原
子が届かず、ボトムカバレッジが低下する。そこで、コ
リメートスパッタ法、ロングスロースパッタ法等のボト
ムカバレッジ良好なスパッタ法を用いることも提案され
ているが、これらのスパッタ法は、成膜速度が遅く、ス
ループットの低下を招く。
【0010】Al系金属をスパッタ中又はスパッタ後に
加熱して流動化させる処理にあっては、接続孔のアスペ
クト比がある程度大きくなると、十分な埋込みを期待す
ることができない。
【0011】従って、図10〜12の方法には、高アス
ペクト比の接続孔を有する配線構造を歩留りよく形成す
るのが容易でないという問題点がある。
【0012】一方、図13〜15の方法によると、密着
層7を形成する際にバリア層5に関して前述したと同様
の問題がある。すなわち、通常のスパッタ法を用いてア
スペクト比が大きく接続孔に密着層を形成すると、ボト
ムカバレッジが低下する。
【0013】その上、プラグ材料としてのWは、Al系
合金に比べて抵抗率が大きいため、Wプラグからなる接
続部の抵抗が増大する。
【0014】従って、図13〜15の方法には、低抵抗
の接続部を有する配線構造を歩留りよく形成するのが容
易でないという問題点がある。
【0015】この発明の目的は、低抵抗の接続部を有
し、容易に製造することができる新規な配線構造を提供
することにある。
【0016】この発明の他の目的は、低抵抗の接続部を
有する配線構造を歩留りよく形成することができる新規
な配線形成法を提供することにある。
【0017】
【課題を解決するための手段】この発明に係る集積回路
の配線構造は、一方の主面に被接続部を有する基板と、
前記一方の主面を覆って形成された第1の絶縁膜であっ
て、前記被接続部に達する接続孔が形成されたものと、
前記接続孔を埋め且つ前記接続孔から突出するAl系金
属主体の導電性のプラグであって、前記接続孔の底部で
前記被接続部に接続されたものと、前記プラグの頂部を
露呈するように前記第1の絶縁膜を覆って形成された第
2の絶縁膜と、この第2の絶縁膜の上に形成され、前記
プラグに接続された配線層とを備えたものである。
【0018】この発明に係る集積回路の配線構造によれ
ば、第2の絶縁膜の上に形成された配線層は、第1及び
第2の絶縁膜の積層を貫通するAl系金属主体の導電性
のプラグを介して基板の被接続部に接続される。Al又
はAl合金等のAl系金属は、Wに比べて抵抗率が小さ
いので、プラグからなる接続部の抵抗が低減される。ま
た、配線層の下地となる絶縁膜が接続孔及びプラグを設
けた第1の絶縁膜に第2の絶縁膜を重ねた構成を有する
ので、第1の絶縁膜としては薄いものを用いることがで
き、接続孔やプラグの形成が容易となる。
【0019】この発明に係る配線形成法は、基板の一方
の主面に被接続部を覆って第1の絶縁膜を形成する工程
と、前記被接続部に達する接続孔を前記第1の絶縁膜に
形成する工程と、Al系金属層を主体とする導電材層を
前記接続孔の底部で前記被接続部に接続され且つ前記接
続孔を埋めるように前記第1の絶縁膜を覆って形成する
工程と、前記導電材層をパターニングして前記導電材層
の一部を前記接続孔から突出する形で残存させることに
より前記導電材層の残存部からなる導電性のプラグを形
成する工程と、前記プラグ及び前記第1の絶縁膜を覆っ
て第2の絶縁膜を形成する工程と、前記プラグの頂部が
露呈するまで前記第2の絶縁膜を薄くして前記第2の絶
縁膜を前記第1の絶縁膜に重なる部分で残存させる工程
と、前記第2の絶縁膜の残存部の上に前記プラグに接続
されるように配線層を形成する工程とを含むものであ
る。
【0020】この発明に係る配線形成法によれば、第1
の絶縁膜として薄いものを用いることができるので、第
1の絶縁膜には、アスペクト比が小さい接続孔を形成す
ることができる。従って、接続孔を寸法精度よく形成す
るのが容易になると共に、Al系金属で接続孔を十分に
埋めるのが容易になる。
【0021】Al系金属層を主体とする導電材層を形成
する工程においては、Al系金属層を形成する前に接続
孔及び第1の絶縁膜を覆って導電性のバリア層を形成し
てもよい。バリア層を形成する際には、接続孔のアスペ
クト比が小さいので、コリメートスパッタ法等の特殊な
スパッタ法を用いる必要はなく、通常のスパッタ法で良
好なボトムカバレッジが得られる。
【0022】導電材層を形成する工程では、Al系金属
層を形成中又は形成後に加熱して流動化させてもよい。
このようにすると、Al系金属層の平坦性が改善される
ので、導電材層をパターニングする際にパターニング精
度が向上する。また、Al系金属層を形成した後Al系
金属層を覆って導電性の反射防止層を形成してもよい。
このようにすると、導電材層をパターニングする際にパ
ターニング精度が向上する。
【0023】導電材層をパターニングして導電性のプラ
グを形成する際には、第1の絶縁膜が基板保護膜及びエ
ッチングストッパとして役立つので、スムーズにパター
ニングを行なうことができる。導電性のプラグとして
は、Al系金属を主体とする低抵抗のプラグが得られ
る。
【0024】
【発明の実施の形態】図1〜9は、この発明の一実施形
態に係る配線形成法を示すもので、各々の図に対応する
工程(1)〜(9)を順次に説明する。
【0025】(1)例えばシリコンからなる半導体基板
10の表面にシリコンオキサイド等のフィールド絶縁膜
12を選択酸化法等により形成する。そして、絶縁膜1
2の素子孔に対応して不純物ドープ領域14をイオン注
入法等により形成する。
【0026】次に、不純物ドープ領域14及び絶縁膜1
2を覆ってシリコンオキサイド等の絶縁膜16をCVD
法等により形成する。絶縁膜16は、図7の絶縁膜26
と共に配線下地膜を構成すると共に図5のプラグ形成工
程ではドライエッチングから基板表面を保護するもの
で、通常の1/2程度の厚さでよく、例えば100〜4
00nmの厚さにすることができる。
【0027】(2)周知のホトリソグラフィ及びドライ
エッチング処理により不純物ドープ領域14の一部に達
する接続孔16aを絶縁膜16に形成する。絶縁膜16
が薄いので、接続孔16aのアスペクト比が小さくな
り、接続孔16aを寸法精度よく形成することができ
る。
【0028】(3)スパッタ法により接続孔16aの内
面及び絶縁膜16を覆ってバリア層18を形成する。バ
リア層18としては、例えば10〜20nmの厚さのT
i層に50〜100nmの厚さのTiN(又はTiO
N)層を重ねた積層を形成することができる。
【0029】接続孔16aのアスペクト比が小さいの
で、スパッタ法としては、コリメートスパッタ法、ロン
グスロースパッタ法等の特殊のスパッタ法を用いる必要
がなく、通常のスパッタ法を用いて良好なボトムカバレ
ッジを有するバリア層18を形成することができる。ま
た、通常のスパッタ法は、コリメートスパッタ法やロン
グスロースパッタ法に比べて成膜速度が速いので、スル
ープットが向上する。
【0030】次に、スパッタ法によりバリア層18を覆
ってAl合金層20を常温で形成する。Al合金層20
としては、例えば300〜400nmの厚さのAl−C
u又はAl−Si−Cu合金層を形成することができ
る。このとき、Al合金層20には、接続孔16aに対
応して凹部20aが形成される。
【0031】(4)熱処理(リフロー処理)によりAl
合金層20を流動化させて接続孔16aを埋め(凹部2
0aをなくし)、Al合金層20の平坦性を改善する。
図4に示したようなAl合金層20を得るには、基板を
加熱しながらスパッタする方法、常温でのスパッタに続
いて基板を加熱しながらスパッタする方法(コールド−
ホットスパッタ法)等を用いてもよい。
【0032】次に、スパッタ法によりAl合金層20を
覆って導電性の反射防止層22を形成する。反射防止層
22としては、例えば50〜200nmの厚さのTiN
(又はTiON)層を形成することができる。
【0033】(5)ホトリソグラフィ及びドライエッチ
ング処理によりバリア層18とAl合金層20と反射防
止層22との積層からなる導電材層をパターニングして
導電材層の一部を接続孔16aに対応して残存させるこ
とにより導電材層の残存部からなる導電性のプラグ24
を形成する。このとき、絶縁膜16がエッチングストッ
パとして作用するので、基板表面は、エッチングから保
護される。
【0034】ホトリソグラフィ処理の際には、Al合金
層20の平坦性が改善されており、しかも反射防止層2
2がAl合金層20からの光反射を抑制するので、エッ
チングマスクとしてのレジスト層を寸法精度よく形成す
ることができ、層18,20,22を含む導電材層のパ
ターニング精度が向上する。従って、プラグ24として
は、微細パターンのプラグを容易に形成することができ
る。
【0035】導電性のプラグ24は、接続孔16aから
突出する形に形成され、接続孔16aの底部で不純物ド
ープ領域14に接続される。プラグ24は、バリア層1
8の残存部18aとAl合金層20の残存部20aと反
射防止層22の残存部22aとを含むもので、Al合金
を主体とする低抵抗のものである。
【0036】(6)プラグ24及び絶縁膜16を覆って
絶縁膜26を形成する。絶縁膜26としては、単層又は
積層のいずれでもよいが、平坦性良好に形成するのが好
ましい。一例として、水素シルセスキオキサン樹脂膜を
回転塗布法により300〜400nmの厚さで平坦状に
形成した後、プレセラミック化及びセラミック化のため
の熱処理を行なうことによりセラミック状のシリコンオ
キサイド膜を形成することができる。このシリコンオキ
サイド膜の上には、必要に応じてCVD法によりシリコ
ンオキサイド膜等を形成してもよい。
【0037】絶縁膜26を形成する他の方法としては、
CVD法によりBPSG(ボロン・リン・ケイ酸ガラ
ス)膜を形成した後、BPSG膜上にSOG(スピンオ
ンガラス)膜を回転塗布法により平坦状に形成する方法
を用いてもよい。この場合、SOG膜上には、必要に応
じてCVD法によりシリコンオキサイド膜又はPSG
(リン・ケイ酸ガラス)膜等を形成してもよい。
【0038】(7)エッチバック処理により絶縁膜26
をプラグ24の頂部が露呈するまで平坦状に除去し、絶
縁膜26を絶縁膜16に重なる部分で残存させる。絶縁
膜26を平坦状に除去する方法としては、CMP(化学
機械研磨)処理を用いてもよく、あるいは等速エッチバ
ック処理を用いてもよい。等速エッチバック処理では、
例えばCVD法により非平坦状に形成されたBPSG等
の絶縁膜26の上にレジスト層を回転塗布法により平坦
状に形成し、レジスト層と絶縁膜26とでエッチレート
が等しくなる条件でレジスト層及び絶縁膜26の積層を
エッチバックする。
【0039】(8)プラグ24及び絶縁膜26を覆って
Al−Cu等のAl合金層28をスパッタ法により形成
する。そして、Al合金層28を覆って反射防止層30
を形成する。反射防止層30は、前述の反射防止層22
と同様に形成することができる。
【0040】(9)ホトリソグラフィ及びドライエッチ
ング処理によりAl合金層28及び反射防止層30の積
層からなる配線材層をパターニングして配線材層の一部
をプラグ24に接続されるように残存させることにより
配線材層の残存部からなる配線層32を形成する。配線
層32は、Al合金層28の残存部28aと反射防止層
30の残存部30aとを含むもので、Al合金を主体と
する低抵抗のものである。
【0041】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、Al合金層20,28に代えてAl層を用
いてもよい。また、この発明の配線構造及び配線形成法
は、上記した実施形態で示したようにシリコン等の半導
体からなる被接続部に直接的に接続される配線に限ら
ず、かような配線に接続される上層配線にも適用可能で
ある。この場合、上層配線のプラグ(プラグ24に対
応)は、下層配線の一部(被接続部)に接続される。
【0042】
【発明の効果】以上のように、この発明によれば、配線
下地膜を第1の絶縁膜に第2の絶縁膜を重ねた積層で構
成すると共に、該積層を貫通するAl系金属主体の導電
性のプラグを介して第2の絶縁膜の上の配線層を基板の
被接続部に接続するようにしたので、接続部の抵抗が低
く且つ製造容易な配線構造を実現することができる。
【0043】また、この発明の配線形成法によれば、第
1の絶縁膜にアスペクト比が小さい接続孔を形成すると
共に、該接続孔を埋めるようにAl系金属層を主体とす
る導電材層を形成し、該導電材層をパターニングして導
電性のプラグを形成するようにしたので、接続孔の形成
や接続孔の埋込みを簡単に行なえると共に導電材層のパ
ターニングをスムーズに行なうことができ、低抵抗のプ
ラグ(接続部)を有する配線構造を歩留りよく形成する
ことができる。低抵抗のプラグは、導電材層の厚さを増
大することで容易に高さを増大できるから、高アスペク
ト比の接続孔を形成したのと等価の配線構造を簡単に形
成可能である。
【0044】その上、Al系金属層を主体とする導電材
層を形成する際にAl系金属層の下層として導電性のバ
リア層を通常のスパッタ法で形成可能であり、スループ
ットが向上する。通常のスパッタ装置を改造してコリメ
ートスパッタ装置又はロングスロースパッタ装置にした
り、タングステンCVD装置を設置したりすると、新た
な投資が必要となるが、この発明によれば、0.65μ
m程度のプロセスで使用してきたスパッタ装置を用いて
0.35μm程度の微細配線プロセスを実現可能であ
る。
【0045】さらに、第1の絶縁膜の上に接続孔を覆っ
て導電材層を形成する際に、Al系金属層を加熱し、流
動化させて平坦性を改善したり、Al系金属層の上に反
射防止層を形成したりすると、導電材層をパターニング
する際にパターニング精度が向上し、微細パターンのプ
ラグを容易に形成することができる。
【図面の簡単な説明】
【図1】 この発明の一実施形態に係る配線形成法にお
ける絶縁膜形成工程を示す基板断面図である。
【図2】 図1の工程に続く接続孔形成工程を示す基板
断面図である。
【図3】 図2の工程に続く導電材層形成工程を示す基
板断面図である。
【図4】 図3の工程に続くAl合金リフロー工程及び
反射防止層形成工程を示す基板断面図である。
【図5】 図4の工程に続くプラグ形成工程を示す基板
断面図である。
【図6】 図5の工程に続く絶縁膜形成工程を示す基板
断面図である。
【図7】 図6の工程に続くエッチバック工程を示す基
板断面図である。
【図8】 図7の工程に続く配線材層形成工程を示す基
板断面図である。
【図9】 図8の工程に続く配線パターニング工程を示
す基板断面図である。
【図10】 従来の一例に係る配線形成法におけるAl
合金層形成工程を示す基板断面図である。
【図11】 図10の工程に続くAl合金リフロー工程
を示す基板断面図である。
【図12】 図11の工程に続く配線パターニング工程
を示す基板断面図である。
【図13】 従来の他の例に係る配線形成法におけるW
層形成工程を示す基板断面図である。
【図14】 図13の工程に続くエッチバック工程を示
す基板断面図である。
【図15】 図14の工程に続く配線層形成工程を示す
基板断面図である。
【符号の説明】
10:半導体基板、12,16,26:絶縁膜、14:
不純物ドープ領域、18:バリア層、20,28:Al
合金層、22,30:反射防止層、24:プラグ、3
2:配線層。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】一方の主面に被接続部を有する基板と、 前記一方の主面を覆って形成された第1の絶縁膜であっ
    て、前記被接続部に達する接続孔が形成されたものと、 前記接続孔を埋め且つ前記接続孔から突出するAl系金
    属主体の導電性のプラグであって、前記接続孔の底部で
    前記被接続部に接続されたものと、 前記プラグの頂部を露呈するように前記第1の絶縁膜を
    覆って形成された第2の絶縁膜と、 この第2の絶縁膜の上に形成され、前記プラグに接続さ
    れた配線層とを備えた集積回路の配線構造。
  2. 【請求項2】基板の一方の主面に被接続部を覆って第1
    の絶縁膜を形成する工程と、 前記被接続部に達する接続孔を前記第1の絶縁膜に形成
    する工程と、 Al系金属層を主体とする導電材層を前記接続孔の底部
    で前記被接続部に接続され且つ前記接続孔を埋めるよう
    に前記第1の絶縁膜を覆って形成する工程と、 前記導電材層をパターニングして前記導電材層の一部を
    前記接続孔から突出する形で残存させることにより前記
    導電材層の残存部からなる導電性のプラグを形成する工
    程と、 前記プラグ及び前記第1の絶縁膜を覆って第2の絶縁膜
    を形成する工程と、 前記プラグの頂部が露呈するまで前記第2の絶縁膜を薄
    くして前記第2の絶縁膜を前記第1の絶縁膜に重なる部
    分で残存させる工程と、 前記第2の絶縁膜の残存部の上に前記プラグに接続され
    るように配線層を形成する工程とを含む配線形成法。
  3. 【請求項3】 前記導電材層を形成する工程では、前記
    Al系金属層を形成する前に前記接続孔の内面及び前記
    第1の絶縁膜を覆って導電性のバリア層を形成し、この
    バリア層と前記Al系金属層とを含む積層を前記導電材
    層とする請求項2記載の配線形成法。
  4. 【請求項4】 前記導電材層を形成する工程では、前記
    Al系金属層の形成中又は形成後に前記Al系金属層の
    平坦性を改善すべく前記Al系金属層を加熱して流動化
    させる請求項2又は3記載の配線形成法。
  5. 【請求項5】 前記導電材層を形成する工程では、前記
    Al系金属層を形成した後前記Al系金属層を覆って導
    電性の反射防止層を形成し、前記Al系金属層と前記反
    射防止層とを含む積層を前記導電材層とする請求項2記
    載の配線形成法。
JP2385798A 1998-01-21 1998-01-21 集積回路の配線構造と配線形成法 Pending JPH11214513A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2385798A JPH11214513A (ja) 1998-01-21 1998-01-21 集積回路の配線構造と配線形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2385798A JPH11214513A (ja) 1998-01-21 1998-01-21 集積回路の配線構造と配線形成法

Publications (1)

Publication Number Publication Date
JPH11214513A true JPH11214513A (ja) 1999-08-06

Family

ID=12122116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2385798A Pending JPH11214513A (ja) 1998-01-21 1998-01-21 集積回路の配線構造と配線形成法

Country Status (1)

Country Link
JP (1) JPH11214513A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323719B1 (ko) * 1999-12-28 2002-02-19 박종섭 반도체소자의 금속배선 및 그 제조방법
JP2012004312A (ja) * 2010-06-16 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323719B1 (ko) * 1999-12-28 2002-02-19 박종섭 반도체소자의 금속배선 및 그 제조방법
JP2012004312A (ja) * 2010-06-16 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Similar Documents

Publication Publication Date Title
US5834365A (en) Method of forming a bonding pad
JP3182608B2 (ja) 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法
JP2943805B1 (ja) 半導体装置及びその製造方法
US6492260B1 (en) Method of fabricating damascene metal wiring
JPH09135005A (ja) 半導体装置の配線形成方法
JPH11330231A (ja) 金属被覆構造
US5688718A (en) Method of CVD TiN barrier layer integration
US6987057B2 (en) Method making bonding pad
JP2001135723A (ja) 半導体装置及びその製造方法
US6884713B2 (en) Method for forming metal line of semiconductor device
JPH11214513A (ja) 集積回路の配線構造と配線形成法
JP3309907B2 (ja) 半導体装置及びその製造方法
US7314813B2 (en) Methods of forming planarized multilevel metallization in an integrated circuit
US20050136645A1 (en) Semiconductor device and fabrication method thereof
JPH11340228A (ja) Al合金配線を有する半導体装置
JPH10209276A (ja) 配線形成方法
JP3745460B2 (ja) 半導体装置の配線形成方法
JP2004335721A (ja) 半導体装置の製造方法及び半導体装置
JPH08139190A (ja) 半導体装置の製造方法
JP3267281B2 (ja) 半導体装置の製造方法
JPH02186634A (ja) 集積回路装置の製造方法
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
JPH06112265A (ja) 半導体装置のボンディングパッド構造およびその形成方法
JPH0786209A (ja) 半導体装置の製造方法
JP2723560B2 (ja) 半導体装置の製造方法