JP2734881B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2734881B2 JP2734881B2 JP13645192A JP13645192A JP2734881B2 JP 2734881 B2 JP2734881 B2 JP 2734881B2 JP 13645192 A JP13645192 A JP 13645192A JP 13645192 A JP13645192 A JP 13645192A JP 2734881 B2 JP2734881 B2 JP 2734881B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- wiring
- silicon oxide
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層の金属配線の形成方法に関する。
関し、特に多層の金属配線の形成方法に関する。
【０００２】
【従来の技術】従来、多層の金属配線を形成する場合の
層間絶縁膜は、金属配線上にシリコン酸化膜を成長さ
せ、次に塗布膜（例えばシリカフイルム）を形成して段
差を平坦化した後、塗布膜をエッチングして平坦部の塗
布膜を除去し、次に再びシリコン酸化膜を成長させると
いう方法が用いられていた。以下図４を用いて説明す
る。
層間絶縁膜は、金属配線上にシリコン酸化膜を成長さ
せ、次に塗布膜（例えばシリカフイルム）を形成して段
差を平坦化した後、塗布膜をエッチングして平坦部の塗
布膜を除去し、次に再びシリコン酸化膜を成長させると
いう方法が用いられていた。以下図４を用いて説明す
る。
【０００３】まず図４（ａ）に示す様に、シリコン基板
１上に第１の絶縁膜として例えばシリコン酸化膜２を約
５００ｎｍ成長させ、次に金属配線としてＡｌ配線１１
を所定の形状に形成する。次にこのＡｌ配線１１上に第
２の絶縁膜としてシリコン酸化膜５を約５００ｎｍ成長
させ、次にシリカフイルム４を約３００ｎｍの厚さに塗
布し、段差をなだらかにする。
１上に第１の絶縁膜として例えばシリコン酸化膜２を約
５００ｎｍ成長させ、次に金属配線としてＡｌ配線１１
を所定の形状に形成する。次にこのＡｌ配線１１上に第
２の絶縁膜としてシリコン酸化膜５を約５００ｎｍ成長
させ、次にシリカフイルム４を約３００ｎｍの厚さに塗
布し、段差をなだらかにする。
【０００４】次に図４（ｂ）に示す様に、シリコン基板
表面をエッチバックし、Ａｌ配線１１の上部及び平坦部
のシリカフイルム４をエッチング除去する。この時シリ
カフイルム４は細いＡｌ配線上では薄く、大面積のＡｌ
配線上では平坦部と同じ膜厚だけ形成されているため、
エッチバックした後には、細いＡｌ配線上のシリコン酸
化膜５の膜厚は薄くなるのに対し、大面積のＡｌ配線上
のシリコン酸化膜５の膜厚は厚くなる。
表面をエッチバックし、Ａｌ配線１１の上部及び平坦部
のシリカフイルム４をエッチング除去する。この時シリ
カフイルム４は細いＡｌ配線上では薄く、大面積のＡｌ
配線上では平坦部と同じ膜厚だけ形成されているため、
エッチバックした後には、細いＡｌ配線上のシリコン酸
化膜５の膜厚は薄くなるのに対し、大面積のＡｌ配線上
のシリコン酸化膜５の膜厚は厚くなる。
【０００５】次に図４（ｃ）に示す様に、第３の絶縁膜
としてシリコン酸化膜１０を約５００ｎｍ成長させる。
これによって、上下のＡｌ配線間の層間絶縁膜が形成さ
れる。次に所定の位置にスルーホール１２を形成する。
この時、上で説明した様に、Ａｌ配線６上のシリコン酸
化膜５の膜厚が場所によって異なるため、スルーホール
１２の深さは場所によって異なることになる。
としてシリコン酸化膜１０を約５００ｎｍ成長させる。
これによって、上下のＡｌ配線間の層間絶縁膜が形成さ
れる。次に所定の位置にスルーホール１２を形成する。
この時、上で説明した様に、Ａｌ配線６上のシリコン酸
化膜５の膜厚が場所によって異なるため、スルーホール
１２の深さは場所によって異なることになる。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法では、図４（ｃ）に示した様に、所定の位置
にスルーホールを形成した場合、Ａｌ配線１１上のシリ
コン酸化膜５の膜厚が場所によって異なるため、スルー
ホール１２の深さは場所によって異なることになる。も
し上層の金属配線をスパッタ法で形成した場合には、ス
ルーホールを形成する場所によって金属配線のステップ
カバレッヂが異なる事になり、ステップカバレッヂの悪
い所ではエレクトロマイグレーションによる断線不良が
発生する。またスルーホール部に選択的に金属を成長さ
せる場合、浅いスルーホールは完全に金属で埋まった状
態でも、深いスルーホール部では完全に金属が埋め込ま
れていないため段差が残っており、上層の金属配線のス
テップカバレッヂを悪化させる。
の製造方法では、図４（ｃ）に示した様に、所定の位置
にスルーホールを形成した場合、Ａｌ配線１１上のシリ
コン酸化膜５の膜厚が場所によって異なるため、スルー
ホール１２の深さは場所によって異なることになる。も
し上層の金属配線をスパッタ法で形成した場合には、ス
ルーホールを形成する場所によって金属配線のステップ
カバレッヂが異なる事になり、ステップカバレッヂの悪
い所ではエレクトロマイグレーションによる断線不良が
発生する。またスルーホール部に選択的に金属を成長さ
せる場合、浅いスルーホールは完全に金属で埋まった状
態でも、深いスルーホール部では完全に金属が埋め込ま
れていないため段差が残っており、上層の金属配線のス
テップカバレッヂを悪化させる。
【０００７】さらに、従来の半導体装置の製造方法で多
層金属配線を形成した場合、図５に示す様に、金属配線
１１Ａ〜１１Ｃが重なって存在する所と、金属配線が全
く存在しない所との高低差Ｈが非常に大きくなってしま
う。このため、さらに上層の配線を形成する時にＨの値
が縮小投影露光装置の焦点深度の許容値を越えてしま
い、微細なフォトレジストパターンが形成できなくなる
という不具合を生じる。
層金属配線を形成した場合、図５に示す様に、金属配線
１１Ａ〜１１Ｃが重なって存在する所と、金属配線が全
く存在しない所との高低差Ｈが非常に大きくなってしま
う。このため、さらに上層の配線を形成する時にＨの値
が縮小投影露光装置の焦点深度の許容値を越えてしま
い、微細なフォトレジストパターンが形成できなくなる
という不具合を生じる。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に第１の絶縁膜とアルミニウム
膜とシリカフイルムと第２の絶縁膜を順次形成する工程
と、前記第２の絶縁膜及び前記シリカフイルムとをパタ
ーニングし、配線形成領域の前記アルミニウム膜を露出
させる工程と、露出した前記アルミニウム膜上に選択的
に金属膜を成長させたのち熱処理を施し前記第２の絶縁
膜下の前記アルミニウム膜を酸化し絶縁膜とする工程と
を含むものである。
造方法は、半導体基板上に第１の絶縁膜とアルミニウム
膜とシリカフイルムと第２の絶縁膜を順次形成する工程
と、前記第２の絶縁膜及び前記シリカフイルムとをパタ
ーニングし、配線形成領域の前記アルミニウム膜を露出
させる工程と、露出した前記アルミニウム膜上に選択的
に金属膜を成長させたのち熱処理を施し前記第２の絶縁
膜下の前記アルミニウム膜を酸化し絶縁膜とする工程と
を含むものである。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ）は本発明の第１の実施例を説明
するための工程順に示した半導体チップの断面図であ
る。
る。図１（ａ）〜（ｃ）は本発明の第１の実施例を説明
するための工程順に示した半導体チップの断面図であ
る。
【００１０】まず、図１（ａ）に示す様に、シリコン基
板１上に第１の絶縁膜としてシリコン酸化膜２を約５０
０ｎｍ成長させる。次に厚さ約３０〜５０ｎｍのＡｌ膜
３を成長させ、その上部にシリカフイルム４を約５０〜
１５０ｎｍの厚さに形成する。次に第２の絶縁膜として
シリコン酸化膜５を約７００ｎｍ成長させる。
板１上に第１の絶縁膜としてシリコン酸化膜２を約５０
０ｎｍ成長させる。次に厚さ約３０〜５０ｎｍのＡｌ膜
３を成長させ、その上部にシリカフイルム４を約５０〜
１５０ｎｍの厚さに形成する。次に第２の絶縁膜として
シリコン酸化膜５を約７００ｎｍ成長させる。
【００１１】次に図１（ｂ）に示す様に、所定の領域の
シリコン酸化膜５とシリカフイルム４を異方性エッチン
グにより除去し、Ａｌ膜３を露出させる。
シリコン酸化膜５とシリカフイルム４を異方性エッチン
グにより除去し、Ａｌ膜３を露出させる。
【００１２】次に図１（ｃ）に示す様に、露出したＡｌ
膜３上に低圧（ＬＰ）ＣＶＤ法により選択的に金属膜、
例えばＡｌ膜６をシリコン酸化膜５の上部と同じ高さま
で成長させる。次に、４００〜５００℃の熱処理を施
し、シリカフイルム４中の水分とＡｌ膜３とを反応さ
せ、シリカフイルム４下のＡｌ膜を絶縁物としてのＡｌ
2Ｏ3 膜７とする。
膜３上に低圧（ＬＰ）ＣＶＤ法により選択的に金属膜、
例えばＡｌ膜６をシリコン酸化膜５の上部と同じ高さま
で成長させる。次に、４００〜５００℃の熱処理を施
し、シリカフイルム４中の水分とＡｌ膜３とを反応さ
せ、シリカフイルム４下のＡｌ膜を絶縁物としてのＡｌ
2Ｏ3 膜７とする。
【００１３】上の説明では選択的に金属膜を成長させる
方法として、Ａｌ膜６の選択成長の場合について述べた
が、第２の実施例として例えば、図２に示す様に、先ず
第１の高融点金属膜としてＷ膜８をＬＰＣＶＤ法により
選択成長させた後、次にＡｌ膜６Ａを成長させ、次に再
び第２の高融点金属膜としてＷ膜９を選択成長させ、配
線を積層膜として形成することもできる。また図１
（ｃ）に於いて、金属膜を成長する方法として、電解メ
ッキ法により金メッキ膜または銅メッキ膜を第２の絶縁
膜としてのシリコン酸化膜５の高さまで埋め込むことも
できる。
方法として、Ａｌ膜６の選択成長の場合について述べた
が、第２の実施例として例えば、図２に示す様に、先ず
第１の高融点金属膜としてＷ膜８をＬＰＣＶＤ法により
選択成長させた後、次にＡｌ膜６Ａを成長させ、次に再
び第２の高融点金属膜としてＷ膜９を選択成長させ、配
線を積層膜として形成することもできる。また図１
（ｃ）に於いて、金属膜を成長する方法として、電解メ
ッキ法により金メッキ膜または銅メッキ膜を第２の絶縁
膜としてのシリコン酸化膜５の高さまで埋め込むことも
できる。
【００１４】図３に本発明の半導体装置の製造方法を多
層金属配線に適用した場合の断面図を示す。図２に示し
た第２の実施例と同様にシリコン基板１上にシリコン酸
化膜２を介してＷ膜８とＡｌ膜６ＡとＷ膜９とからなる
第１層目の金属配線を形成する。次で第３の絶縁膜とし
てシリコン酸化膜１０を６００ｎｍの厚さに成長させた
後、スルーホールを形成し、スルーホール中に第３の高
融点金属として例えばＷ膜１３を成長させてスルーホー
ルを埋め込む。次に第１層目の金属配線を形成したのと
同じ方法で第２層目の金属配線を形成する。
層金属配線に適用した場合の断面図を示す。図２に示し
た第２の実施例と同様にシリコン基板１上にシリコン酸
化膜２を介してＷ膜８とＡｌ膜６ＡとＷ膜９とからなる
第１層目の金属配線を形成する。次で第３の絶縁膜とし
てシリコン酸化膜１０を６００ｎｍの厚さに成長させた
後、スルーホールを形成し、スルーホール中に第３の高
融点金属として例えばＷ膜１３を成長させてスルーホー
ルを埋め込む。次に第１層目の金属配線を形成したのと
同じ方法で第２層目の金属配線を形成する。
【００１５】尚、上記実施例においては絶縁膜としてシ
リコン酸化膜を形成した場合について説明したが、ＰＳ
Ｇ膜や窒化膜であってもよく、また高融点金属膜として
Ｗの代りにＴｉやＭｏ等を用いてもよい。
リコン酸化膜を形成した場合について説明したが、ＰＳ
Ｇ膜や窒化膜であってもよく、また高融点金属膜として
Ｗの代りにＴｉやＭｏ等を用いてもよい。
【００１６】
【発明の効果】以上、説明した様に本発明は、第２の絶
縁膜及びシリカフイルム膜をエッチング除去した所に、
その膜厚分だけの金属膜を選択成長させるため、金属配
線が存在する所と存在しない所とで高低差が生じること
はない。また金属配線の幅が異なっても高低差は全く生
じない。従って、下層の金属配線上に第３の絶縁膜を形
成して、スルーホールを形成する場合、スルーホールの
深さはすべて一定となり、スルーホール部の高融点金属
の埋め込み及び上層の金属配線のステップカバレッヂを
安定化させることができる効果がある。
縁膜及びシリカフイルム膜をエッチング除去した所に、
その膜厚分だけの金属膜を選択成長させるため、金属配
線が存在する所と存在しない所とで高低差が生じること
はない。また金属配線の幅が異なっても高低差は全く生
じない。従って、下層の金属配線上に第３の絶縁膜を形
成して、スルーホールを形成する場合、スルーホールの
深さはすべて一定となり、スルーホール部の高融点金属
の埋め込み及び上層の金属配線のステップカバレッヂを
安定化させることができる効果がある。
【００１７】さらに、多層配線を形成する場合でも全く
高低差が形成されないため、縮小投影露光装置の焦点深
度が問題となることはない。
高低差が形成されないため、縮小投影露光装置の焦点深
度が問題となることはない。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】本発明の適用例を説明するための半導体チップ
の断面図。
の断面図。
【図４】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
【図５】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ シリコン基板 ２ シリコン酸化膜 ３，３Ａ Ａｌ膜 ４ シリカフイルム ５，５Ａ〜５Ｃ シリコン酸化膜 ７ Ａｌ2 Ｏ3 膜 ８，９ Ｗ膜 １０，１０Ａ〜１０Ｃ シリコン酸化膜 １１，１１Ａ〜１１Ｃ Ａｌ配線 １２ スルーホール １３ Ｗ膜
Claims (3)
- 【請求項１】 半導体基板上に第１の絶縁膜とアルミニ
ウム膜とシリカフイルムと第２の絶縁膜を順次形成する
工程と、前記第２の絶縁膜及び前記シリカフイルムとを
パターニングし、配線形成領域の前記アルミニウム膜を
露出させる工程と、露出した前記アルミニウム膜上に選
択的に金属膜を成長させたのち熱処理を施し前記第２の
絶縁膜下の前記アルミニウム膜を酸化し絶縁膜とする工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 金属膜は高融点金属又は高融点金属とア
ルミニウム膜との積層膜である請求項１記載の半導体装
置の製造方法。 - 【請求項３】 金属膜は金メッキ膜または銅メッキ膜で
ある請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13645192A JP2734881B2 (ja) | 1992-05-28 | 1992-05-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13645192A JP2734881B2 (ja) | 1992-05-28 | 1992-05-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669209A JPH0669209A (ja) | 1994-03-11 |
| JP2734881B2 true JP2734881B2 (ja) | 1998-04-02 |
Family
ID=15175422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13645192A Expired - Fee Related JP2734881B2 (ja) | 1992-05-28 | 1992-05-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734881B2 (ja) |
-
1992
- 1992-05-28 JP JP13645192A patent/JP2734881B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669209A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0897283A (ja) | 半導体装置の製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2570953B2 (ja) | 半導体装置の製造方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JP3039447B2 (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPH06342790A (ja) | 半導体装置の製造方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPH065711A (ja) | 半導体装置の製造方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPH1197536A (ja) | 半導体装置の製造方法 | |
| JPH0513599A (ja) | 半導体装置の配線形成方法 | |
| JPH05326504A (ja) | 半導体装置の製造方法 | |
| JPH0661356A (ja) | 半導体素子の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |
|
| LAPS | Cancellation because of no payment of annual fees |