JPH06112207A - 半田バンプを持つ集積回路チップ及びその製造方法 - Google Patents
半田バンプを持つ集積回路チップ及びその製造方法Info
- Publication number
- JPH06112207A JPH06112207A JP25811092A JP25811092A JPH06112207A JP H06112207 A JPH06112207 A JP H06112207A JP 25811092 A JP25811092 A JP 25811092A JP 25811092 A JP25811092 A JP 25811092A JP H06112207 A JPH06112207 A JP H06112207A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder bump
- bump
- chip
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】 チップ１上のパッドメタル２にカバー膜３を
形成し、次いで、バリアメタル４，５をスパッタ法又は
メッキ法等により形成する。その後、メッキ法等により
半田層を形成した後、ウェットバックすることにより、
背の高い半球状の半田バンプ６を形成する。そして、こ
の半田バンプ６上に、表面処理を施した後、電解メッキ
法、無電解メッキ法又はスパッタ法等により、被覆Ａｕ
層７を形成する。 【効果】 半田バンプ６は球状又は半球状をなしている
ので、十分に高く信頼性が優れた接続を行うことができ
る。また、この被覆Ａｕ層７により半田バンプ表面の酸
化を防止できる。その結果、不活性雰囲気又は還元雰囲
気中によるリフローでの接続が可能となり、フラックス
不要のプロセスを実施できるので、プロセスも簡略化す
る。更に、フラックス残渣の影響を受けない良好な接続
が可能となる。
形成し、次いで、バリアメタル４，５をスパッタ法又は
メッキ法等により形成する。その後、メッキ法等により
半田層を形成した後、ウェットバックすることにより、
背の高い半球状の半田バンプ６を形成する。そして、こ
の半田バンプ６上に、表面処理を施した後、電解メッキ
法、無電解メッキ法又はスパッタ法等により、被覆Ａｕ
層７を形成する。 【効果】 半田バンプ６は球状又は半球状をなしている
ので、十分に高く信頼性が優れた接続を行うことができ
る。また、この被覆Ａｕ層７により半田バンプ表面の酸
化を防止できる。その結果、不活性雰囲気又は還元雰囲
気中によるリフローでの接続が可能となり、フラックス
不要のプロセスを実施できるので、プロセスも簡略化す
る。更に、フラックス残渣の影響を受けない良好な接続
が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置の実
装技術において、集積回路チップに設ける半田バンプの
構造を改善した半田バンプを持つ集積回路チップ及びそ
の製造方法に関する。
装技術において、集積回路チップに設ける半田バンプの
構造を改善した半田バンプを持つ集積回路チップ及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来の半田バンプは、図２に示すよう
に、チップ１上のパッドメタル２にカバー膜３を形成
し、次いでバリアメタル４，５をスパッタ技術及びメッ
キ技術等により形成する。半田バンプ６はメッキ法によ
り形成した後、ウェットバックすることにより半球状と
なる。その後、形成した半田バンプ６と基板８とを接続
する際に、半田バンプ６の表面酸化膜を防止するため、
バンプ６の表面にフラックス９を塗布し、リフローして
チップ１と基板８とを接続する。この接続後、フラック
スの洗浄及び除去を行う。
に、チップ１上のパッドメタル２にカバー膜３を形成
し、次いでバリアメタル４，５をスパッタ技術及びメッ
キ技術等により形成する。半田バンプ６はメッキ法によ
り形成した後、ウェットバックすることにより半球状と
なる。その後、形成した半田バンプ６と基板８とを接続
する際に、半田バンプ６の表面酸化膜を防止するため、
バンプ６の表面にフラックス９を塗布し、リフローして
チップ１と基板８とを接続する。この接続後、フラック
スの洗浄及び除去を行う。
【０００３】しかしながら、高密度化に伴う狭ピッチ化
のために、また脱フロン化の背景の下で洗浄力に劣る洗
浄液を使用せざるを得ないために、フラックス９が洗浄
されにくく、残渣が残る等の問題点がある。このよう
に、半田バンプの表面は常に酸化されてしまう構造とな
っている。
のために、また脱フロン化の背景の下で洗浄力に劣る洗
浄液を使用せざるを得ないために、フラックス９が洗浄
されにくく、残渣が残る等の問題点がある。このよう
に、半田バンプの表面は常に酸化されてしまう構造とな
っている。
【０００４】この従来の半田バンプ構造を使用したピッ
チと基板との接続法では、半田バンプ表面の酸化膜除去
のため、フラックスを使用する必要がある。従って、フ
ラックス残渣による腐食及び導通不良等が歩留まりに悪
影響を与え、信頼性を低下させるという問題点がある。
チと基板との接続法では、半田バンプ表面の酸化膜除去
のため、フラックスを使用する必要がある。従って、フ
ラックス残渣による腐食及び導通不良等が歩留まりに悪
影響を与え、信頼性を低下させるという問題点がある。
【０００５】そこで、図３に示すように、半田バンプの
表面にＡｕ製膜を被覆した半導体チップの実装方法が提
案されている（特開平２−２５３６２６）。この方法に
おいては、ウエハＷの表面上に信号取り出し電極１０及
びバイアス電極１１を設け、ウエハＷの片面をガラス製
の絶縁膜１４により被覆した後、各信号取り出し電極１
０上にＣｕ製ピラー１２及び半田バンプ１３を形成して
おく。次いで、化学エッチングにより半田バンプ１３の
表面の酸化物を除去した後、無電解Ａｕメッキ法により
Ａｕ製膜１５を形成する。
表面にＡｕ製膜を被覆した半導体チップの実装方法が提
案されている（特開平２−２５３６２６）。この方法に
おいては、ウエハＷの表面上に信号取り出し電極１０及
びバイアス電極１１を設け、ウエハＷの片面をガラス製
の絶縁膜１４により被覆した後、各信号取り出し電極１
０上にＣｕ製ピラー１２及び半田バンプ１３を形成して
おく。次いで、化学エッチングにより半田バンプ１３の
表面の酸化物を除去した後、無電解Ａｕメッキ法により
Ａｕ製膜１５を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
図３に示す半田バンプ１３はＡｕ製膜１５を形成してい
るものの、その高さが十分でなく、狭ピッチ間接続に信
頼性を欠いているという難点がある。
図３に示す半田バンプ１３はＡｕ製膜１５を形成してい
るものの、その高さが十分でなく、狭ピッチ間接続に信
頼性を欠いているという難点がある。
【０００７】一般に半田バンプによる接続の寿命Ｎf
と、半田バンプの高さとの間には、下記数式１に示す関
係があり、半田バンプの高さを増すことで寿命を延ばす
ことができる。
と、半田バンプの高さとの間には、下記数式１に示す関
係があり、半田バンプの高さを増すことで寿命を延ばす
ことができる。
【０００８】
【数１】 Ｎf＝Ａ／γn 但し、ｎは下記数式２により与えられる。
【０００９】
【数２】 γn＝△α・ｌ・△Ｔ／Ｈ 但し、Ａ；半田材料等により決まる定数 Δα；チップと基板との熱膨張係数差 ｌ；チップ中心から最外周半田バンプまでの距離 △Ｔ；温度サイクル試験の温度差 Ｈ；半田バンプ高さ ｎ；定数 この数式１に示すように、半田バンプの高さＨが大きい
程、γnが小さくなり、寿命Ｎfが長くなる。しかし、図
３に示す従来の半田バンプ１３は高さが低いので、接続
の寿命Ｎfが短い。
程、γnが小さくなり、寿命Ｎfが長くなる。しかし、図
３に示す従来の半田バンプ１３は高さが低いので、接続
の寿命Ｎfが短い。
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、狭ピッチ間接続の信頼性が高いと共に、接
続の寿命が長く、しかも半田バンプの酸化を防止するこ
とができる半田バンプを持つ集積回路チップ及びその製
造方法を提供することを目的とする。
のであって、狭ピッチ間接続の信頼性が高いと共に、接
続の寿命が長く、しかも半田バンプの酸化を防止するこ
とができる半田バンプを持つ集積回路チップ及びその製
造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る半田バンプ
を持つ集積回路チップは、接続用メタルパッドを設けた
基板に、半田バンプを前記パッドに位置合わせして接続
される半田バンプを持つ集積回路チップにおいて、その
表面に半田層のウェットバックにより形成した実質的に
半球状をなす半田バンプと、この半田バンプを被覆する
Ａｕ層とを有することを特徴とする。
を持つ集積回路チップは、接続用メタルパッドを設けた
基板に、半田バンプを前記パッドに位置合わせして接続
される半田バンプを持つ集積回路チップにおいて、その
表面に半田層のウェットバックにより形成した実質的に
半球状をなす半田バンプと、この半田バンプを被覆する
Ａｕ層とを有することを特徴とする。
【００１２】本発明に係る半田バンプを有する集積回路
チップの製造方法は、接続用メタルパッドを設けた基板
に、半田バンプを前記パッドに位置合わせして接続され
る半田バンプを持つ集積回路チップの製造方法におい
て、前記半田バンプを半田層のウェットバックにより形
成した後に、前記半田バンプの表面をＡｕで被覆するこ
とを特徴とする。
チップの製造方法は、接続用メタルパッドを設けた基板
に、半田バンプを前記パッドに位置合わせして接続され
る半田バンプを持つ集積回路チップの製造方法におい
て、前記半田バンプを半田層のウェットバックにより形
成した後に、前記半田バンプの表面をＡｕで被覆するこ
とを特徴とする。
【００１３】
【作用】本発明においては、チップ上に形成した半田層
をウェットバックすることにより、半球状の半田チップ
を形成し、その後この半田チップをＡｕ層で被覆するか
ら、チップ表面からの高さが十分に高いＡｕ被覆半田バ
ンプを得ることができる。このため、信頼性が高い接続
を得ることができる。
をウェットバックすることにより、半球状の半田チップ
を形成し、その後この半田チップをＡｕ層で被覆するか
ら、チップ表面からの高さが十分に高いＡｕ被覆半田バ
ンプを得ることができる。このため、信頼性が高い接続
を得ることができる。
【００１４】
【実施例】次に、本発明の実施例について添付の図面を
参照して具体的に説明する。
参照して具体的に説明する。
【００１５】図１（ａ）、（ｂ）は本発明の実施例に係
る半田バンプを持つ集積回路チップの構造と、チップと
基板との接続直前の状態を示す断面図である。Ｓｉ集積
回路を形成したチップ１上にＡｌ又はＡｕ等によるパッ
ドメタル２とカバー膜３とを形成し、次いで、Ｃｒ、Ｎ
ｉ、Ｃｕ、Ｔｉ等のバリアメタル４，５をスパッタ法又
はメッキ法等により形成する。
る半田バンプを持つ集積回路チップの構造と、チップと
基板との接続直前の状態を示す断面図である。Ｓｉ集積
回路を形成したチップ１上にＡｌ又はＡｕ等によるパッ
ドメタル２とカバー膜３とを形成し、次いで、Ｃｒ、Ｎ
ｉ、Ｃｕ、Ｔｉ等のバリアメタル４，５をスパッタ法又
はメッキ法等により形成する。
【００１６】その後、半田バンプ６を形成する。具体的
には、先ず、例えばＰｂ−Ｓｎ系メッキ液による電解メ
ッキ法により、Ｐｂ−Ｓｎ合金膜（半田層）を厚さ10〜
50μｍに形成し、その後、不活性ガス中で200℃〜400℃
の温度に加熱してＰｂ−Ｓｎ膜を溶触させ、ウェットバ
ックする。これにより、半球状又は球状の半田バンプ６
が形成され、半田バンプ６の高さは100 μｍ以上にな
る。
には、先ず、例えばＰｂ−Ｓｎ系メッキ液による電解メ
ッキ法により、Ｐｂ−Ｓｎ合金膜（半田層）を厚さ10〜
50μｍに形成し、その後、不活性ガス中で200℃〜400℃
の温度に加熱してＰｂ−Ｓｎ膜を溶触させ、ウェットバ
ックする。これにより、半球状又は球状の半田バンプ６
が形成され、半田バンプ６の高さは100 μｍ以上にな
る。
【００１７】このようにして形成した半田バンプ６の上
に、酸化物膜を除去する表面処理を施した後、電解メッ
キ法、無電解メッキ法又はスパッタ法等により被覆Ａｕ
層７を形成する。ここで、被覆Ａｕ層７の厚さは例えば
0.1〜2μｍとし、Ａｕ層７の量は重量％で半田バンプ６
の10重量％以下になるように形成する。
に、酸化物膜を除去する表面処理を施した後、電解メッ
キ法、無電解メッキ法又はスパッタ法等により被覆Ａｕ
層７を形成する。ここで、被覆Ａｕ層７の厚さは例えば
0.1〜2μｍとし、Ａｕ層７の量は重量％で半田バンプ６
の10重量％以下になるように形成する。
【００１８】最後に、Ｎ2及びＡｒ等の不活性雰囲気又
はＣＯ及びＨ2等の還元性雰囲気中で、半田バンプ６を
基板８のパッドに接続して、半田バンプの接続を完了す
る。
はＣＯ及びＨ2等の還元性雰囲気中で、半田バンプ６を
基板８のパッドに接続して、半田バンプの接続を完了す
る。
【００１９】本実施例においては、Ｐｂ−Ｓｎ層をウェ
ットバックして半球状又は球状の半田バンプ６を得た後
に、被覆Ａｕ層７を形成するので、半田バンプ６の高さ
を十分高くすることができる。例えば、従来方法では10
〜30μｍだった半田バンプの高さを、本実施例の場合
は、100μｍ以上にすることができる。
ットバックして半球状又は球状の半田バンプ６を得た後
に、被覆Ａｕ層７を形成するので、半田バンプ６の高さ
を十分高くすることができる。例えば、従来方法では10
〜30μｍだった半田バンプの高さを、本実施例の場合
は、100μｍ以上にすることができる。
【００２０】
【発明の効果】以上説明したように本発明によれば、半
田層をウェットバック後に得た半球状又は球状の半田バ
ンプに対してＡｕ層を被覆するので、十分に高い半田バ
ンプを得ることができ、半田バンプ表面の酸化を防止で
きると共に、Ｎ2及びＡｒ等の不活性雰囲気又はＨ2及び
ＣＯ等の還元性雰囲気中での半田バンプ接続が可能とな
る。このため、本発明のチップは、基板との間で、高信
頼性で且つ寿命が長い接続を行うことができる。
田層をウェットバック後に得た半球状又は球状の半田バ
ンプに対してＡｕ層を被覆するので、十分に高い半田バ
ンプを得ることができ、半田バンプ表面の酸化を防止で
きると共に、Ｎ2及びＡｒ等の不活性雰囲気又はＨ2及び
ＣＯ等の還元性雰囲気中での半田バンプ接続が可能とな
る。このため、本発明のチップは、基板との間で、高信
頼性で且つ寿命が長い接続を行うことができる。
【００２１】なお、フラックス不要のプロセスが可能と
なり、フラックス洗浄・乾燥等の工程が省略できるた
め、プロセス全体の簡略化もできる。また、フラックス
残渣の影響を受けないから、狭ピッチ間の信頼性の高い
接続を実施できる。
なり、フラックス洗浄・乾燥等の工程が省略できるた
め、プロセス全体の簡略化もできる。また、フラックス
残渣の影響を受けないから、狭ピッチ間の信頼性の高い
接続を実施できる。
【図１】本発明の実施例を示す図で、（ａ）は半田バン
プを持つ半導体チップの断面構造を示し、（ｂ）は半田
バンプと基板との接続直前の状態を示す。
プを持つ半導体チップの断面構造を示し、（ｂ）は半田
バンプと基板との接続直前の状態を示す。
【図２】従来のフラックスを使用した半田バンプ接続方
法を示す図で、（ａ）は半田バンプを持つ半導体チップ
の断面構造を示し、（ｂ）は半田バンプと基板との接続
直前の状態を示す。
法を示す図で、（ａ）は半田バンプを持つ半導体チップ
の断面構造を示し、（ｂ）は半田バンプと基板との接続
直前の状態を示す。
【図３】従来の半田バンプにＡｕを被覆した半導体チッ
プを示す図である。
プを示す図である。
１；ＩＣチップ ２；パッドメタル ３；カバー膜 ４，５；バリアメタル ６，１３；半田バンプ ７；被覆Ａｕ層 ８；基板 ９；フラックス １０；信号取り出し電極 １１；バイアス電極 １２；Ｃｕ製ピラー １４；絶縁膜 １５；Ａｕ製膜
Claims (3)
- 【請求項１】 接続用メタルパッドを設けた基板に、半
田バンプを前記パッドに位置合わせして接続される半田
バンプを持つ集積回路チップにおいて、その表面に半田
層のウェットバックにより形成した実質的に半球状をな
す半田バンプと、この半田バンプを被覆するＡｕ層とを
有することを特徴とする半田バンプを持つ集積回路チッ
プ。 - 【請求項２】 接続用メタルパッドを設けた基板に、半
田バンプを前記パッドに位置合わせして接続される半田
バンプを持つ集積回路チップの製造方法において、前記
半田バンプをウェットバックにより形成した後に、前記
半田バンプの表面をＡｕで被覆することを特徴とする半
田バンプを持つ集積回路チップの製造方法。 - 【請求項３】 前記半田バンプは不活性雰囲気又は還元
性雰囲気下で、前記パッドに接続されることを特徴とす
る請求項２に記載の半田バンプを持つ集積回路チップの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25811092A JPH06112207A (ja) | 1992-09-28 | 1992-09-28 | 半田バンプを持つ集積回路チップ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25811092A JPH06112207A (ja) | 1992-09-28 | 1992-09-28 | 半田バンプを持つ集積回路チップ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112207A true JPH06112207A (ja) | 1994-04-22 |
Family
ID=17315644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25811092A Pending JPH06112207A (ja) | 1992-09-28 | 1992-09-28 | 半田バンプを持つ集積回路チップ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112207A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804882A (en) * | 1995-05-22 | 1998-09-08 | Hitachi Chemical Company, Ltd. | Semiconductor device having a semiconductor chip electrically connected to a wiring substrate |
| US6133633A (en) * | 1996-10-31 | 2000-10-17 | International Business Machines Corporation | Method for building interconnect structures by injection molded solder and structures built |
| KR101138861B1 (ko) * | 2003-10-01 | 2012-05-14 | 삼성전자주식회사 | 발광소자의 본딩 구조체 및 이를 이용한 본딩방법 |
-
1992
- 1992-09-28 JP JP25811092A patent/JPH06112207A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804882A (en) * | 1995-05-22 | 1998-09-08 | Hitachi Chemical Company, Ltd. | Semiconductor device having a semiconductor chip electrically connected to a wiring substrate |
| US6133633A (en) * | 1996-10-31 | 2000-10-17 | International Business Machines Corporation | Method for building interconnect structures by injection molded solder and structures built |
| KR101138861B1 (ko) * | 2003-10-01 | 2012-05-14 | 삼성전자주식회사 | 발광소자의 본딩 구조체 및 이를 이용한 본딩방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437452B2 (en) | Bumpless flip chip assembly with strips-in-via and plating | |
| KR0166967B1 (ko) | 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법 | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JP2003338516A (ja) | 半導体装置およびその製造方法 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP2643097B2 (ja) | 金属コンタクト形成方法 | |
| JPH06112207A (ja) | 半田バンプを持つ集積回路チップ及びその製造方法 | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| JP2001244289A (ja) | 半導体装置およびその製造方法 | |
| WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JP4038985B2 (ja) | 半導体装置用テープキャリア | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JPH0864633A (ja) | 半導体素子及び半導体装置 | |
| KR100726059B1 (ko) | 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성 | |
| JP2839513B2 (ja) | バンプの形成方法 | |
| JPH0469427B2 (ja) | ||
| JPH05243338A (ja) | Ｔａｂテープ及び半導体素子の実装方法 | |
| TW507337B (en) | Method of forming high flip chip solder bump | |
| JP2002076046A (ja) | 半導体装置の製造方法 |