JP4038985B2 - 半導体装置用テープキャリア - Google Patents
半導体装置用テープキャリア Download PDFInfo
- Publication number
- JP4038985B2 JP4038985B2 JP2000404666A JP2000404666A JP4038985B2 JP 4038985 B2 JP4038985 B2 JP 4038985B2 JP 2000404666 A JP2000404666 A JP 2000404666A JP 2000404666 A JP2000404666 A JP 2000404666A JP 4038985 B2 JP4038985 B2 JP 4038985B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating layer
- copper
- tape carrier
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、精密電子部品であるテープキャリア、特に半導体素子搭載用配線テープを作成するのに適した半導体装置用テープキャリアの構造に関するものである。
【０００２】
【従来の技術】
従来の半導体装置用テープキャリアの構造は、図３に示すように、ポリイミド樹脂フィルム１に接着剤層８を介して貼り合わせた銅箔３から成る導体パターン上に、その銅リードに安定した接合性を与えるべく無電解錫めっき層５を形成するか、下地層として銅めっき層４を施した上に無電解錫めっき層５を形成する構造である。
【０００３】
このテープキャリアの半導体素子（ＩＣチップ）への実装作業は、例えば、テープキャリアに設けたデバイスホール内に位置するように半導体素子を配置し、その半導体素子の電極と、上記導体パターンの一部としてデバイスホールに突出したインナーリード先端とを上下に位置合わせした後、両者をボンディングツールにより圧着する。
【０００４】
半導体素子の電極には金バンプが形成されており、加熱された状態で銅リードに圧着されると、錫めっきが溶融し、金−錫合金が形成されて電極とインナーリードが接合される。
【０００５】
【発明が解決しようとする課題】
ところで、最近、実装技術の高密度化、微細ピッチ化、軽量化の観点から、図４に示すように、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を施した後、電解法により銅箔３を形成した材料が開発され、テープ材の薄型化が達成されるようになってきた。具体的には、密着性向上のため、フィルムと銅層との間にＮｉ層をスパッタリングした２層ＴＡＢテープである。
【０００６】
この２層ＴＡＢテープに銅箔の導体パターンを形成する場合、該銅箔の上にレジストマスクを形成した後、銅箔及びニッケルスパッタ層を同時にエッチングするのが一般である。このエッチングは銅箔から溶解していくため、銅箔の下に位置するニッケルスパッタ層のエッチングが必然的に遅れることになる。このエッチングの遅れを原因として、図４に示すように、ニッケルスパッタ層は、銅箔からなる導体パターンの側面からはみ出した状態となる。
【０００７】
さらに、該導体パターンの上に無電解錫めっきを施すと、リードの側面のニッケルスパッタ層２と銅箔３の界面において、錫の異常析出が出現し、隣接するリードに接触し短絡を生じる場合があることが判った。
【０００８】
その理由として、一般に無電解錫めっきは銅との置換で析出するが、この場合ニッケルスパッタ層２があるため、銅とニッケルの界面で析出時に電位差が生じ、異常な反応を引き起こすためと思われる。またこの部分に発生した錫めっきは、インナーリードボンディング時に錫が溶融せず、金−錫接合が不十分となり、接合不良を引き起こす場合もあった。
【０００９】
そこで、本発明の目的は、上記課題を解決し、リード側面における錫の過剰析出を防止するとともに、高い信頼性を有する無電解錫めっきを施した半導体装置用テープキャリアを提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体装置用テープキャリアは、ポリイミド樹脂フィルム上にニッケルスパッタ層を介して施された銅箔の導体パターン上に下地層として銅めっき層を形成し、これにより前記導体パターンのリード側面に残存しているニッケルスパッタ層および前記導体パターンを前記銅めっき層で被覆し、前記銅めっき層の上層に無電解錫めっき層を形成したことを特徴とする（請求項１）。
【００１１】
本発明は、リード側面のニッケルスパッタ層と銅の界面で発生する過剰な無電解錫めっきを防止する方法として、図１の如く、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して施された銅箔３の導体パターン上に、下地層として銅めっき層４を形成し、その銅下地層の上層に無電解錫めっき層５を形成するものである。このように、下地に銅めっき層を設けることで、リード側面に残存しているニッケルスパッタ層を被覆し、錫の異常反応を抑制することが可能である。
【００１２】
なお、前記銅めっき層４は電解法または無電解法により設けることができる（請求項２）。
【００１３】
本発明において、前記銅めっき層の厚さは０．１μｍ以上であれば、リード側面における錫の異常析出を防止するのに十分である（請求項３）。
【００１４】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００１５】
図１に示すように、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して施された銅箔３の導体パターン上に、下地層として電解法または無電解法により銅めっき層４を形成し、その銅めっき層４の上層に無電解錫めっき層５を形成して、半導体装置用テープキャリアを構成する。
【００１６】
このテープキャリアを半導体素子搭載用配線テープとして用いる実装形態の一例を、図２に示す。図中、３ａ、３ｂはインナーリードであり、本半導体装置用テープキャリアにおける銅箔３の導体パターンの一部として形成される。そのインナーリード３ａ、３ｂの先端上方には、半導体素子（ＩＣチップ）６が配置される。半導体素子６の下面には素子電極が形成されており、インナーリード３ａ、３ｂの先端と上下に位置合わせされた後、両者をボンディングツールにより圧着する。半導体素子の電極には金バンプ７が形成されており、加熱された状態で銅リードに圧着されると、錫めっきが溶融し、金−錫合金が形成されて素子電極とインナーリードが接合される。
【００１７】
既に述べたように、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して施された銅箔３の導体パターン（図４の構造）上に、無電解錫めっき層５を形成しただけでは、ニッケルスパッタ層２と無電解錫めっき層５との電位差が大きいことから、リード側面のニッケルスパッタ層２と銅箔３の界面に、錫の異常析出（過剰な錫めっき）が発生する。
【００１８】
しかし、上記のように、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して施された銅箔３の導体パターン上に、下地層として銅めっき層４を形成し、その銅めっき層４の上層に無電解錫めっき層５を形成すると、リード側面に残存しているニッケルスパッタ層２が下地の銅めっき層４で被覆されるため、錫の異常反応を抑制することができる。
【００１９】
【実施例】
＜実施例１＞
まず、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して電解銅めっきにより銅箔３を形成したテープキャリアに、所定のレジストを塗布して乾燥させた後に、所定の配線リードパターンを有するフォトマスクを通して露光、現像させた後、エッチングを行うことにより、リードパターンを作製した。その後、銅表面を脱脂、酸洗により清浄化させ、電気めっき法により銅めっき層４を約０μｍ（未処理）、０．１μｍ、０．２μｍ、０．５μｍ、１μｍ、２μｍと施したものを用意した。その後、これらのものの銅めっき層４上に、無電解錫めっき層５を０．５μｍ施し、水洗、湯洗、乾燥後、１３０℃×９０分の加熱処理を行った。
【００２０】
ここで銅めっき液にはＣｕＣＮ６０ｇ／ｌ、ＫＣＮ１００ｇ／ｌ、ロッセル塩２０ｇ／ｌの組成のものを用い、電流密度２Ａ／ｄｍ2 、液温４０℃、処理時間０ｓ、７ｓ、１４ｓ、３５ｓ、７０ｓ、１４０ｓで処理した。また、無電解錫めっきには石原薬品製５８０Ｍを用い、液温７０℃、処理時間３分４０秒で処理した。
【００２１】
このようにして作製した半導体装置用テープキャリアを、走査型電子顕微鏡（ＳＥＭ）によりリード側面の観察を行い、異常析出の有無を確認すると共に、析出部の長さを測定した。
【００２２】
これらの結果（シアン化銅めっき条件と錫めっき異常析出性）を表１に示す。異常析出有無の判定は、リード全面に異常析出無し：○、リード一部有り：△、リード全面異常析出有り：×とした。
【００２３】
【表１】
【００２４】
表１の結果より、銅めっき層４の厚さが少なくとも０．１μｍ以上であれば、リード側面に錫の異常析出は発生しない。
【００２５】
これは、無電解錫めっき層５を形成する場合、下地層として銅めっき層４を施すことで、ニッケルスパッタ層２が銅めっき層４により被覆され、無電解錫めっき層５の形成時にリード側面に発生する異常析出を防止するためである。これにより錫めっきの溶融不良によるインナリードボンディング時の接合不良を低減させることが可能である。
【００２６】
＜実施例２＞
銅めっき液に硫酸銅めっき液を用いて銅めっき層４を形成し、実施例１と同様に、その上に無電解錫めっき層５を形成した場合について、異常析出性を評価した。銅めっき層４の銅めっき液組成には硫酸銅２４０ｇ／ｌ、硫酸５０ｍｌ／ｌ、を用い、電流密度２Ａ／ｄｍ2 、液温２５℃、処理時間０ｓ、１４ｓ、２８ｓ、７０ｓ、１４０ｓ、２８０ｓで処理した。このように作製したＴＡＢテープ材の異常析出性評価結果（硫酸銅めっき条件と異常析出性）を表２に示す。
【００２７】
【表２】
【００２８】
表２の結果より、実施例１と同様に、銅めっき層４の銅めっき厚さが少なくとも０．１μｍ以上であれば、リード側面に錫の異常析出は発生しない。
【００２９】
【発明の効果】
以上説明したように本発明によれば、ポリイミド樹脂フィルム１上にニッケルスパッタ層を介して施された銅箔の導体パターン上に、下地層として銅めっき層を形成し、その銅めっき層の上層に無電解錫めっき層を形成するため、リード側面に残存しているニッケルスパッタ層が下地の銅めっき層で被覆され、錫の異常反応が抑制される。これにより錫めっきの溶融不良によるインナリードボンディング時の接合不良を低減させることが可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置用テープキャリアの構造を示す断面図である。
【図２】本発明の半導体装置用テープキャリアにＩＣチップを搭載して半導体装置を構成した組立図である。
【図３】従来の半導体装置用テープキャリアの構成を示す断面図である。
【図４】従来の半導体装置用テープキャリアの他の構成を示す断面図である。
【符号の説明】
１ ポリイミド樹脂フィルム
２ ニッケルスパッタ層
３ 銅箔
３ａ、３ｂ インナーリード
４ 銅めっき層
５ 無電解錫めっき層
６ 半導体素子
７ 金バンプ
８ 接着剤層
【発明の属する技術分野】
本発明は、精密電子部品であるテープキャリア、特に半導体素子搭載用配線テープを作成するのに適した半導体装置用テープキャリアの構造に関するものである。
【０００２】
【従来の技術】
従来の半導体装置用テープキャリアの構造は、図３に示すように、ポリイミド樹脂フィルム１に接着剤層８を介して貼り合わせた銅箔３から成る導体パターン上に、その銅リードに安定した接合性を与えるべく無電解錫めっき層５を形成するか、下地層として銅めっき層４を施した上に無電解錫めっき層５を形成する構造である。
【０００３】
このテープキャリアの半導体素子（ＩＣチップ）への実装作業は、例えば、テープキャリアに設けたデバイスホール内に位置するように半導体素子を配置し、その半導体素子の電極と、上記導体パターンの一部としてデバイスホールに突出したインナーリード先端とを上下に位置合わせした後、両者をボンディングツールにより圧着する。
【０００４】
半導体素子の電極には金バンプが形成されており、加熱された状態で銅リードに圧着されると、錫めっきが溶融し、金−錫合金が形成されて電極とインナーリードが接合される。
【０００５】
【発明が解決しようとする課題】
ところで、最近、実装技術の高密度化、微細ピッチ化、軽量化の観点から、図４に示すように、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を施した後、電解法により銅箔３を形成した材料が開発され、テープ材の薄型化が達成されるようになってきた。具体的には、密着性向上のため、フィルムと銅層との間にＮｉ層をスパッタリングした２層ＴＡＢテープである。
【０００６】
この２層ＴＡＢテープに銅箔の導体パターンを形成する場合、該銅箔の上にレジストマスクを形成した後、銅箔及びニッケルスパッタ層を同時にエッチングするのが一般である。このエッチングは銅箔から溶解していくため、銅箔の下に位置するニッケルスパッタ層のエッチングが必然的に遅れることになる。このエッチングの遅れを原因として、図４に示すように、ニッケルスパッタ層は、銅箔からなる導体パターンの側面からはみ出した状態となる。
【０００７】
さらに、該導体パターンの上に無電解錫めっきを施すと、リードの側面のニッケルスパッタ層２と銅箔３の界面において、錫の異常析出が出現し、隣接するリードに接触し短絡を生じる場合があることが判った。
【０００８】
その理由として、一般に無電解錫めっきは銅との置換で析出するが、この場合ニッケルスパッタ層２があるため、銅とニッケルの界面で析出時に電位差が生じ、異常な反応を引き起こすためと思われる。またこの部分に発生した錫めっきは、インナーリードボンディング時に錫が溶融せず、金−錫接合が不十分となり、接合不良を引き起こす場合もあった。
【０００９】
そこで、本発明の目的は、上記課題を解決し、リード側面における錫の過剰析出を防止するとともに、高い信頼性を有する無電解錫めっきを施した半導体装置用テープキャリアを提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体装置用テープキャリアは、ポリイミド樹脂フィルム上にニッケルスパッタ層を介して施された銅箔の導体パターン上に下地層として銅めっき層を形成し、これにより前記導体パターンのリード側面に残存しているニッケルスパッタ層および前記導体パターンを前記銅めっき層で被覆し、前記銅めっき層の上層に無電解錫めっき層を形成したことを特徴とする（請求項１）。
【００１１】
本発明は、リード側面のニッケルスパッタ層と銅の界面で発生する過剰な無電解錫めっきを防止する方法として、図１の如く、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して施された銅箔３の導体パターン上に、下地層として銅めっき層４を形成し、その銅下地層の上層に無電解錫めっき層５を形成するものである。このように、下地に銅めっき層を設けることで、リード側面に残存しているニッケルスパッタ層を被覆し、錫の異常反応を抑制することが可能である。
【００１２】
なお、前記銅めっき層４は電解法または無電解法により設けることができる（請求項２）。
【００１３】
本発明において、前記銅めっき層の厚さは０．１μｍ以上であれば、リード側面における錫の異常析出を防止するのに十分である（請求項３）。
【００１４】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００１５】
図１に示すように、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して施された銅箔３の導体パターン上に、下地層として電解法または無電解法により銅めっき層４を形成し、その銅めっき層４の上層に無電解錫めっき層５を形成して、半導体装置用テープキャリアを構成する。
【００１６】
このテープキャリアを半導体素子搭載用配線テープとして用いる実装形態の一例を、図２に示す。図中、３ａ、３ｂはインナーリードであり、本半導体装置用テープキャリアにおける銅箔３の導体パターンの一部として形成される。そのインナーリード３ａ、３ｂの先端上方には、半導体素子（ＩＣチップ）６が配置される。半導体素子６の下面には素子電極が形成されており、インナーリード３ａ、３ｂの先端と上下に位置合わせされた後、両者をボンディングツールにより圧着する。半導体素子の電極には金バンプ７が形成されており、加熱された状態で銅リードに圧着されると、錫めっきが溶融し、金−錫合金が形成されて素子電極とインナーリードが接合される。
【００１７】
既に述べたように、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して施された銅箔３の導体パターン（図４の構造）上に、無電解錫めっき層５を形成しただけでは、ニッケルスパッタ層２と無電解錫めっき層５との電位差が大きいことから、リード側面のニッケルスパッタ層２と銅箔３の界面に、錫の異常析出（過剰な錫めっき）が発生する。
【００１８】
しかし、上記のように、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して施された銅箔３の導体パターン上に、下地層として銅めっき層４を形成し、その銅めっき層４の上層に無電解錫めっき層５を形成すると、リード側面に残存しているニッケルスパッタ層２が下地の銅めっき層４で被覆されるため、錫の異常反応を抑制することができる。
【００１９】
【実施例】
＜実施例１＞
まず、ポリイミド樹脂フィルム１上にニッケルスパッタ層２を介して電解銅めっきにより銅箔３を形成したテープキャリアに、所定のレジストを塗布して乾燥させた後に、所定の配線リードパターンを有するフォトマスクを通して露光、現像させた後、エッチングを行うことにより、リードパターンを作製した。その後、銅表面を脱脂、酸洗により清浄化させ、電気めっき法により銅めっき層４を約０μｍ（未処理）、０．１μｍ、０．２μｍ、０．５μｍ、１μｍ、２μｍと施したものを用意した。その後、これらのものの銅めっき層４上に、無電解錫めっき層５を０．５μｍ施し、水洗、湯洗、乾燥後、１３０℃×９０分の加熱処理を行った。
【００２０】
ここで銅めっき液にはＣｕＣＮ６０ｇ／ｌ、ＫＣＮ１００ｇ／ｌ、ロッセル塩２０ｇ／ｌの組成のものを用い、電流密度２Ａ／ｄｍ2 、液温４０℃、処理時間０ｓ、７ｓ、１４ｓ、３５ｓ、７０ｓ、１４０ｓで処理した。また、無電解錫めっきには石原薬品製５８０Ｍを用い、液温７０℃、処理時間３分４０秒で処理した。
【００２１】
このようにして作製した半導体装置用テープキャリアを、走査型電子顕微鏡（ＳＥＭ）によりリード側面の観察を行い、異常析出の有無を確認すると共に、析出部の長さを測定した。
【００２２】
これらの結果（シアン化銅めっき条件と錫めっき異常析出性）を表１に示す。異常析出有無の判定は、リード全面に異常析出無し：○、リード一部有り：△、リード全面異常析出有り：×とした。
【００２３】
【表１】
表１の結果より、銅めっき層４の厚さが少なくとも０．１μｍ以上であれば、リード側面に錫の異常析出は発生しない。
【００２５】
これは、無電解錫めっき層５を形成する場合、下地層として銅めっき層４を施すことで、ニッケルスパッタ層２が銅めっき層４により被覆され、無電解錫めっき層５の形成時にリード側面に発生する異常析出を防止するためである。これにより錫めっきの溶融不良によるインナリードボンディング時の接合不良を低減させることが可能である。
【００２６】
＜実施例２＞
銅めっき液に硫酸銅めっき液を用いて銅めっき層４を形成し、実施例１と同様に、その上に無電解錫めっき層５を形成した場合について、異常析出性を評価した。銅めっき層４の銅めっき液組成には硫酸銅２４０ｇ／ｌ、硫酸５０ｍｌ／ｌ、を用い、電流密度２Ａ／ｄｍ2 、液温２５℃、処理時間０ｓ、１４ｓ、２８ｓ、７０ｓ、１４０ｓ、２８０ｓで処理した。このように作製したＴＡＢテープ材の異常析出性評価結果（硫酸銅めっき条件と異常析出性）を表２に示す。
【００２７】
【表２】
表２の結果より、実施例１と同様に、銅めっき層４の銅めっき厚さが少なくとも０．１μｍ以上であれば、リード側面に錫の異常析出は発生しない。
【００２９】
【発明の効果】
以上説明したように本発明によれば、ポリイミド樹脂フィルム１上にニッケルスパッタ層を介して施された銅箔の導体パターン上に、下地層として銅めっき層を形成し、その銅めっき層の上層に無電解錫めっき層を形成するため、リード側面に残存しているニッケルスパッタ層が下地の銅めっき層で被覆され、錫の異常反応が抑制される。これにより錫めっきの溶融不良によるインナリードボンディング時の接合不良を低減させることが可能である。
【図面の簡単な説明】
【図１】本発明の半導体装置用テープキャリアの構造を示す断面図である。
【図２】本発明の半導体装置用テープキャリアにＩＣチップを搭載して半導体装置を構成した組立図である。
【図３】従来の半導体装置用テープキャリアの構成を示す断面図である。
【図４】従来の半導体装置用テープキャリアの他の構成を示す断面図である。
【符号の説明】
１ ポリイミド樹脂フィルム
２ ニッケルスパッタ層
３ 銅箔
３ａ、３ｂ インナーリード
４ 銅めっき層
５ 無電解錫めっき層
６ 半導体素子
７ 金バンプ
８ 接着剤層
Claims (3)
- ポリイミド樹脂フィルム上にニッケルスパッタ層を介して施された銅箔の導体パターン上に下地層として銅めっき層を形成し、これにより前記導体パターンのリード側面に残存しているニッケルスパッタ層および前記導体パターンを前記銅めっき層で被覆し、前記銅めっき層の上層に無電解錫めっき層を形成したことを特徴とする半導体装置用テープキャリア。
- 前記銅めっき層は電解法または無電解法により設けたことを特徴とする請求項１記載の半導体装置用テープキャリア。
- 前記銅めっき層の厚さが０．１μｍ以上であることを特徴とする請求項１又は２記載の半導体装置用テープキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000404666A JP4038985B2 (ja) | 2000-12-28 | 2000-12-28 | 半導体装置用テープキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000404666A JP4038985B2 (ja) | 2000-12-28 | 2000-12-28 | 半導体装置用テープキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203875A JP2002203875A (ja) | 2002-07-19 |
| JP4038985B2 true JP4038985B2 (ja) | 2008-01-30 |
Family
ID=18868589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000404666A Expired - Fee Related JP4038985B2 (ja) | 2000-12-28 | 2000-12-28 | 半導体装置用テープキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4038985B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104894537A (zh) * | 2015-07-01 | 2015-09-09 | 常德鑫鸿金属材料有限公司 | 一种单面导电的聚酰亚胺复合材料及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101341159B1 (ko) | 2011-09-16 | 2013-12-13 | 서울시립대학교 산학협력단 | 고반사율을 갖는 ｌｅｄ 리드프레임 도금 방법 |
-
2000
- 2000-12-28 JP JP2000404666A patent/JP4038985B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104894537A (zh) * | 2015-07-01 | 2015-09-09 | 常德鑫鸿金属材料有限公司 | 一种单面导电的聚酰亚胺复合材料及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002203875A (ja) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098126B2 (en) | Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints | |
| JP5808402B2 (ja) | はんだ合金堆積物を基板上に形成する方法 | |
| US8871631B2 (en) | Method to form solder deposits on substrates | |
| TW201121376A (en) | Circuit wiring board incorporating heat resistant substrate | |
| US6686660B2 (en) | Semiconductor device | |
| US20100139963A1 (en) | Interconnect substrate, method of manufacturing interconnect substrate and semiconductor device | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| KR100705637B1 (ko) | 플렉시블 배선 기재 및 그 제조 방법 | |
| EP2180770A1 (en) | Method to form solder deposits on substrates | |
| JP4038985B2 (ja) | 半導体装置用テープキャリア | |
| JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
| JP3860028B2 (ja) | 半導体装置 | |
| JP3813497B2 (ja) | バンプ形成方法および半導体装置の実装構造体 | |
| JP7382170B2 (ja) | 半導体装置 | |
| EP2244285A1 (en) | Method to form solder deposits on substrates | |
| KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| EP1322146A1 (en) | Method of electroplating solder bumps on an organic circuit board | |
| JPH0574778A (ja) | バンプおよびその形成方法 | |
| KR100726059B1 (ko) | 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성 | |
| JP3642034B2 (ja) | 半導体装置用テープキャリア及びその製造方法 | |
| JP2001352005A (ja) | 配線基板および半導体装置 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JP2004289052A (ja) | 配線基板及びその製造方法 | |
| JP2002280422A (ja) | 半導体装置用テープキャリア | |
| JP5013183B2 (ja) | 半導体装置用テープキャリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060120 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |