JPH05243338A - Ｔａｂテープ及び半導体素子の実装方法 - Google Patents
Ｔａｂテープ及び半導体素子の実装方法Info
- Publication number
- JPH05243338A JPH05243338A JP4022846A JP2284692A JPH05243338A JP H05243338 A JPH05243338 A JP H05243338A JP 4022846 A JP4022846 A JP 4022846A JP 2284692 A JP2284692 A JP 2284692A JP H05243338 A JPH05243338 A JP H05243338A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor element
- plating
- metal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＴＡＢテープと半導体素子とをメ
ッキ接合するに際し、ＴＡＢテープの絶縁フィルム側に
リードと接合する接続用金属を突設し、これと半導体素
子電極と直接接触せしめることにより、均一且つ、安定
した多ピン向きの半導体素子の実装方法を提供すること
を目的とする。 【構成】 絶縁フィルム上にリード配線を有するＴＡＢ
テープにおいて、前記絶縁フィルムの半導体素子上電極
に対応する位置に、ビアホールを設けてリード表面を露
出させ、このビヤホール内にリードと接合させた接続用
金属を突設したＴＡＢテープであり、この接続用金属と
半導体素子の電極とを近接若しくは接触させた状態で固
定し、これらをメッキで接続することを特徴とする半導
体素子の実装方法である。
ッキ接合するに際し、ＴＡＢテープの絶縁フィルム側に
リードと接合する接続用金属を突設し、これと半導体素
子電極と直接接触せしめることにより、均一且つ、安定
した多ピン向きの半導体素子の実装方法を提供すること
を目的とする。 【構成】 絶縁フィルム上にリード配線を有するＴＡＢ
テープにおいて、前記絶縁フィルムの半導体素子上電極
に対応する位置に、ビアホールを設けてリード表面を露
出させ、このビヤホール内にリードと接合させた接続用
金属を突設したＴＡＢテープであり、この接続用金属と
半導体素子の電極とを近接若しくは接触させた状態で固
定し、これらをメッキで接続することを特徴とする半導
体素子の実装方法である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子上の電極と
メッキ法により接続しやすくしたＴＡＢテープ及び及び
これを用いた半導体素子の実装方法に関するものであ
る。
メッキ法により接続しやすくしたＴＡＢテープ及び及び
これを用いた半導体素子の実装方法に関するものであ
る。
【０００２】
【従来の技術】半導体素子の実装において、半導体素子
上の電極と、リードフレーム若しくはＴＡＢ（Tape Aut
omate Bonding)テープのリードとを接続する方法とし
て、Ａｕ，Ａｌなどの金属細線を用いて電極−リード間
を架橋接合するワイヤーボンディングや、素子上に設け
た電極バンプにリードを直接接続するＴＡＢテープ接合
及びフェイスダウンボンディングなどがある。前者の方
法では、金属細線の接合に際し、キャピラリー先端での
熱圧着や超音波振動による物理的負荷を付与するため、
時としてこれらが原因となって、作業上或いは半導体素
子特性に影響を及ぼしたり、また、架橋細線の隣接間隔
を狭くすると細線間に接触か起きることがあるために設
置間隔が制約され、特に近時のような多ピン化の要請に
対応することが厳しくなるという問題を有している。後
者の場合には、電極（若しくは）リードに設けた多数の
バンプと一括接続（圧着）するのであるが、接合温度が
高く上記と同様な問題が残るほか、バンプ数が多くなる
程接続を安定して行うことが難しくなる。一方、バンプ
は通常高純度のＡｕを電極にメッキするなどの方法で作
られ、硬度を下げてリードとの圧着接合を良好にするた
めに、ほぼ２５０〜３００℃で熱処理されるが、この熱
処理中にＡｕと電極（Ａｌ）との拡散によって、Ａｕ−
Ａｌ界面の劣化を起こすことがあり、これを防止するた
めに、ＴｉＷ等の拡散防止金属薄膜を両金属間に介在さ
せるという複雑な手段を講じなければならない。
上の電極と、リードフレーム若しくはＴＡＢ（Tape Aut
omate Bonding)テープのリードとを接続する方法とし
て、Ａｕ，Ａｌなどの金属細線を用いて電極−リード間
を架橋接合するワイヤーボンディングや、素子上に設け
た電極バンプにリードを直接接続するＴＡＢテープ接合
及びフェイスダウンボンディングなどがある。前者の方
法では、金属細線の接合に際し、キャピラリー先端での
熱圧着や超音波振動による物理的負荷を付与するため、
時としてこれらが原因となって、作業上或いは半導体素
子特性に影響を及ぼしたり、また、架橋細線の隣接間隔
を狭くすると細線間に接触か起きることがあるために設
置間隔が制約され、特に近時のような多ピン化の要請に
対応することが厳しくなるという問題を有している。後
者の場合には、電極（若しくは）リードに設けた多数の
バンプと一括接続（圧着）するのであるが、接合温度が
高く上記と同様な問題が残るほか、バンプ数が多くなる
程接続を安定して行うことが難しくなる。一方、バンプ
は通常高純度のＡｕを電極にメッキするなどの方法で作
られ、硬度を下げてリードとの圧着接合を良好にするた
めに、ほぼ２５０〜３００℃で熱処理されるが、この熱
処理中にＡｕと電極（Ａｌ）との拡散によって、Ａｕ−
Ａｌ界面の劣化を起こすことがあり、これを防止するた
めに、ＴｉＷ等の拡散防止金属薄膜を両金属間に介在さ
せるという複雑な手段を講じなければならない。
【０００３】この様な細線を用いたり、熱付与によって
起こる問題点を解消するために、最近では半導体素子の
電極とリードとをメッキ金属で接合する方法が提案され
ている。例えば、特公昭５７−５００５６号公報には、
半導体素子上に形成された電極と、リード用配線の端部
とを近接配置し、電極−リード間隙をメッキ法により接
続することを開示している。また特開平２−６６９５３
号公報では、表面に基盤電極を有する回路基盤と、表面
に突起状電極を有する半導体素子を下向きにし、両者間
に所定の空間を設定して樹脂層で接着し、前記基盤電極
と、突起電極とをメッキ法で接続する半導体素子の実装
構造が示されている。
起こる問題点を解消するために、最近では半導体素子の
電極とリードとをメッキ金属で接合する方法が提案され
ている。例えば、特公昭５７−５００５６号公報には、
半導体素子上に形成された電極と、リード用配線の端部
とを近接配置し、電極−リード間隙をメッキ法により接
続することを開示している。また特開平２−６６９５３
号公報では、表面に基盤電極を有する回路基盤と、表面
に突起状電極を有する半導体素子を下向きにし、両者間
に所定の空間を設定して樹脂層で接着し、前記基盤電極
と、突起電極とをメッキ法で接続する半導体素子の実装
構造が示されている。
【０００４】
【発明が解決しようとする課題】上述のように半導体素
子の電極とリードとをメッキ金属で接合する技術は、既
に知られているが、従来のこの種の方法では、前記電極
とリード（或いは電極）との間隔をすべて均一に設定す
ることは困難であり、従って、接合するメッキ金属が必
ずしも均等に付着するとは限らず、不足部分を補うため
にメッキ時間を長くしなければならない。すなわち相対
的に付着するメッキ量が多くなり、そのため隣接するリ
ードの許容間隔に制約をきたし、多ピン構造の半導体の
実装には不向きとなる。仮に、間隙を均一に設定したと
しても、メッキ金属は、当初電極の表面およびリード表
面に夫々付着し、両面より次第に発達して接合（架橋）
するため、この間隙を埋めるためにかなりの時間を有す
ると共に、夫々の面からの付着量が必ずしも一定にはな
らず、前記と同様の問題を含んでいる。
子の電極とリードとをメッキ金属で接合する技術は、既
に知られているが、従来のこの種の方法では、前記電極
とリード（或いは電極）との間隔をすべて均一に設定す
ることは困難であり、従って、接合するメッキ金属が必
ずしも均等に付着するとは限らず、不足部分を補うため
にメッキ時間を長くしなければならない。すなわち相対
的に付着するメッキ量が多くなり、そのため隣接するリ
ードの許容間隔に制約をきたし、多ピン構造の半導体の
実装には不向きとなる。仮に、間隙を均一に設定したと
しても、メッキ金属は、当初電極の表面およびリード表
面に夫々付着し、両面より次第に発達して接合（架橋）
するため、この間隙を埋めるためにかなりの時間を有す
ると共に、夫々の面からの付着量が必ずしも一定にはな
らず、前記と同様の問題を含んでいる。
【０００５】本発明は、この様な従来における問題点を
なくするものであって、ＴＡＢテープと半導体素子とを
メッキ接合するに際し、ＴＡＢテープの絶縁フィルム側
にリードと接合する接続用金属を突設し、これと半導体
素子電極と直接接触せしめることにより、均一且つ、安
定した多ピン向きの半導体素子の実装方法を提供するこ
とを目的とする。
なくするものであって、ＴＡＢテープと半導体素子とを
メッキ接合するに際し、ＴＡＢテープの絶縁フィルム側
にリードと接合する接続用金属を突設し、これと半導体
素子電極と直接接触せしめることにより、均一且つ、安
定した多ピン向きの半導体素子の実装方法を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、以下の構成を要旨とする。即ち、(1)絶縁
フィルム上にリード配線を有するＴＡＢテープにおい
て、前記絶縁フィルムの半導体素子上電極に対応する位
置に、ビアホールを設けてリード表面を露出させ、この
ビヤホール内にリードと接合させた接続用金属を突設し
たことを特徴とするＴＡＢテープであり、このＴＡＢテ
ープにおける接続用金属がメッキ法で形成され、ビヤホ
ールの外側まで突出していること、及び接続用金属が４
５０℃以下の低融点金属で構成されていてもよい。ま
た、(2)絶縁フィルム上にリード配線を有するＴＡＢテ
ープにおいて、前記絶縁フィルムの半導体素子上電極に
対応する位置に、ビアホールを設けてリード表面を露出
させ、このビヤホール内にリードと接合させた接続用金
属を突設し、この接続用金属と半導体素子の電極とを近
接若しくは接触させた状態で固定し、これらをメッキで
接続することを特徴とする半導体素子の実装方法であ
る。この結果、接続用金属は、絶縁フィルムを穿孔して
形成したビアホールに沿って安定して突設され、そして
該突設金属と半導体素子の電極とが直接に接触するた
め、メッキ接合ではメッキ金属の過剰な付着を無くし、
短時間の効率良い接続ができる。
に本発明は、以下の構成を要旨とする。即ち、(1)絶縁
フィルム上にリード配線を有するＴＡＢテープにおい
て、前記絶縁フィルムの半導体素子上電極に対応する位
置に、ビアホールを設けてリード表面を露出させ、この
ビヤホール内にリードと接合させた接続用金属を突設し
たことを特徴とするＴＡＢテープであり、このＴＡＢテ
ープにおける接続用金属がメッキ法で形成され、ビヤホ
ールの外側まで突出していること、及び接続用金属が４
５０℃以下の低融点金属で構成されていてもよい。ま
た、(2)絶縁フィルム上にリード配線を有するＴＡＢテ
ープにおいて、前記絶縁フィルムの半導体素子上電極に
対応する位置に、ビアホールを設けてリード表面を露出
させ、このビヤホール内にリードと接合させた接続用金
属を突設し、この接続用金属と半導体素子の電極とを近
接若しくは接触させた状態で固定し、これらをメッキで
接続することを特徴とする半導体素子の実装方法であ
る。この結果、接続用金属は、絶縁フィルムを穿孔して
形成したビアホールに沿って安定して突設され、そして
該突設金属と半導体素子の電極とが直接に接触するた
め、メッキ接合ではメッキ金属の過剰な付着を無くし、
短時間の効率良い接続ができる。
【０００７】通常ＴＡＢテープのインナーリードはフリ
ーの状態であるが、この方法を用いるとリードをポリイ
ミドで支持することができ、インナーリードの曲り等を
防ぐことができる。
ーの状態であるが、この方法を用いるとリードをポリイ
ミドで支持することができ、インナーリードの曲り等を
防ぐことができる。
【０００８】以下に本発明を詳細に説明する。図１は本
発明ＴＡＢテープの制作概略を示す図である。即ち
（ａ）図はＴＡＢテープにおけるインナーリード部分を
示し、ポリイミド等の有機絶縁フィルム１上に配線され
るリード２の先端部分３におけるフィルム１を除去して
ビアホール４を形成し、該ホール内にリード１面を露出
５せしめる。このビアホール４は、半導体素子上にある
電極と対応する位置に設ける。
発明ＴＡＢテープの制作概略を示す図である。即ち
（ａ）図はＴＡＢテープにおけるインナーリード部分を
示し、ポリイミド等の有機絶縁フィルム１上に配線され
るリード２の先端部分３におけるフィルム１を除去して
ビアホール４を形成し、該ホール内にリード１面を露出
５せしめる。このビアホール４は、半導体素子上にある
電極と対応する位置に設ける。
【０００９】ＴＡＢテープへのビアホールの形成方法
は、３層ＴＡＢの場合は絶縁フィルムにデバイスホール
等の穴明け加工をする場合に、半導体素子上にある電極
と対応する位置の絶縁フィルムにビアホールの穴をパン
チング等で開けておく。また、２層ＴＡＢの場合、リー
ド配線および絶縁フィルムのパターンをフォトリソグラ
フィーで作成する工程で、絶縁フィルム加工用のレジス
トパターンにビアホール加工用のパターンを加え、絶縁
フィルムを加工する工程でエッチングによりビアホール
を形成する。
は、３層ＴＡＢの場合は絶縁フィルムにデバイスホール
等の穴明け加工をする場合に、半導体素子上にある電極
と対応する位置の絶縁フィルムにビアホールの穴をパン
チング等で開けておく。また、２層ＴＡＢの場合、リー
ド配線および絶縁フィルムのパターンをフォトリソグラ
フィーで作成する工程で、絶縁フィルム加工用のレジス
トパターンにビアホール加工用のパターンを加え、絶縁
フィルムを加工する工程でエッチングによりビアホール
を形成する。
【００１０】次いでビアホール４を設けたＴＡＢテープ
をメッキ浴中に浸漬するか、ＴＡＢテープの下面（絶縁
フィルム面）のみにメッキ浴噴流を当てる等の方法によ
って、（ｂ）図に示すように、ビアホール内リード露出
面５にメッキし、メッキ金属を付着堆積させてビアホー
ル４内を充填した接続用金属６を突出形成する。例えば
浸漬メッキによるときは、ＴＡＢテープのリード配線が
されている面をメッキ用の配線を接続する部分を除い
て、絶縁性の塗料でコーティングし、ＴＡＢテープにリ
ードを接続してメッキ浴に浸漬し、Ｐｔ板等を陽極とし
て、ＴＡＢテープを陰極としてメッキを行えば、ビアホ
ール内リード露出面に接続用金属を成長させることがで
きる。このビアホールに充填されるメッキ接続用金属６
は、少なくともビアホール高さに堆積させることが必要
であり、むしろそれより高くなるように、即ちフィルム
１の表面より僅かに突出させることが好ましい。メッキ
金属はＣｕ，Ａｕ，Ｓｎ等その他導電物質であれば良く
特に限定しない。このメッキに際してはリードの露出面
以外の部分は絶縁物質で被覆してあるため、浸漬メッキ
の場合でもメッキ金属の付着はない。
をメッキ浴中に浸漬するか、ＴＡＢテープの下面（絶縁
フィルム面）のみにメッキ浴噴流を当てる等の方法によ
って、（ｂ）図に示すように、ビアホール内リード露出
面５にメッキし、メッキ金属を付着堆積させてビアホー
ル４内を充填した接続用金属６を突出形成する。例えば
浸漬メッキによるときは、ＴＡＢテープのリード配線が
されている面をメッキ用の配線を接続する部分を除い
て、絶縁性の塗料でコーティングし、ＴＡＢテープにリ
ードを接続してメッキ浴に浸漬し、Ｐｔ板等を陽極とし
て、ＴＡＢテープを陰極としてメッキを行えば、ビアホ
ール内リード露出面に接続用金属を成長させることがで
きる。このビアホールに充填されるメッキ接続用金属６
は、少なくともビアホール高さに堆積させることが必要
であり、むしろそれより高くなるように、即ちフィルム
１の表面より僅かに突出させることが好ましい。メッキ
金属はＣｕ，Ａｕ，Ｓｎ等その他導電物質であれば良く
特に限定しない。このメッキに際してはリードの露出面
以外の部分は絶縁物質で被覆してあるため、浸漬メッキ
の場合でもメッキ金属の付着はない。
【００１１】図２（ａ）は前記図１（ｂ）における接続
用金属６を溶融し、これを凝固してボール状７に成形し
たものである。ボール状にするためには、Ｓｎやその合
金のように低溶融点金属を用いるのが好ましく、例えば
Ｓｎであれば２５０℃に加熱して溶融し、冷却すば容易
にその形状が得られる。
用金属６を溶融し、これを凝固してボール状７に成形し
たものである。ボール状にするためには、Ｓｎやその合
金のように低溶融点金属を用いるのが好ましく、例えば
Ｓｎであれば２５０℃に加熱して溶融し、冷却すば容易
にその形状が得られる。
【００１２】この様に形成したＴＡＢテープのリード１
は、図３に示すように、その先端部分に設けた接続用金
属６を、半導体素子８上に設けた電極９の位置に配置す
ると共に電極６表面に近接若しくは接触して固定せしめ
て、この状態でメッキ浴中に浸漬するか、噴射メッキ液
中に置くことによって、接続用金属６と電極９表面とを
メッキ金属１０で接続する。ボール状接続用金属７を用
いる場合は図示していないが、図３と同様の方法で半導
体素子の電極とメッキで接続するが、軟質金属からなる
ボール状接続用金属７では変形が容易であるため、電極
と位置合わせをする際に僅かな力での圧接で、各リード
のボール高さに不揃いがあってもこれを一定にすること
ができる。メッキ接合する金属は、接続用金属と同材質
若しくは他の導電材料、例えばＣｕ，Ｎｉ，Ａｕ，Ｓｎ
及びその合金や半田を用いることができ、これらが所定
の接合強度となるような付着量とする。
は、図３に示すように、その先端部分に設けた接続用金
属６を、半導体素子８上に設けた電極９の位置に配置す
ると共に電極６表面に近接若しくは接触して固定せしめ
て、この状態でメッキ浴中に浸漬するか、噴射メッキ液
中に置くことによって、接続用金属６と電極９表面とを
メッキ金属１０で接続する。ボール状接続用金属７を用
いる場合は図示していないが、図３と同様の方法で半導
体素子の電極とメッキで接続するが、軟質金属からなる
ボール状接続用金属７では変形が容易であるため、電極
と位置合わせをする際に僅かな力での圧接で、各リード
のボール高さに不揃いがあってもこれを一定にすること
ができる。メッキ接合する金属は、接続用金属と同材質
若しくは他の導電材料、例えばＣｕ，Ｎｉ，Ａｕ，Ｓｎ
及びその合金や半田を用いることができ、これらが所定
の接合強度となるような付着量とする。
【００１３】
【実施例】ビアホール内に銅をメッキで成長させ接続用
金属とする方法を以下に示す。ＴＡＢテープは、リード
幅が７０μｍ、リード厚さが３５μｍ、ピッチが１４０
μｍでリード数が２００、外周にリードのショートパタ
ーンがある２層ＴＡＢを用いた。ビアホールはこのＴＡ
Ｂテープを製造する際に、リード配線および絶縁フィル
ムのパターンをフォトリソグラフィーで作成する工程
で、絶縁フイルム加工用のレジストパターンにビアホー
ル加工用のパターンを加え、絶縁フィルムを加工する工
程でエッチングにより直径１００μｍのビアホールを形
成した。次に、ＴＡＢテープの銅リード部分をメッキの
際のリードを接続する部分を除いて、絶縁塗料で数μｍ
被覆する。被覆する材料は例えば油性の塗料があげられ
るが、メッキ溶液中で絶縁が保たれる材料であればどの
ような材料を使用しても構わない。
金属とする方法を以下に示す。ＴＡＢテープは、リード
幅が７０μｍ、リード厚さが３５μｍ、ピッチが１４０
μｍでリード数が２００、外周にリードのショートパタ
ーンがある２層ＴＡＢを用いた。ビアホールはこのＴＡ
Ｂテープを製造する際に、リード配線および絶縁フィル
ムのパターンをフォトリソグラフィーで作成する工程
で、絶縁フイルム加工用のレジストパターンにビアホー
ル加工用のパターンを加え、絶縁フィルムを加工する工
程でエッチングにより直径１００μｍのビアホールを形
成した。次に、ＴＡＢテープの銅リード部分をメッキの
際のリードを接続する部分を除いて、絶縁塗料で数μｍ
被覆する。被覆する材料は例えば油性の塗料があげられ
るが、メッキ溶液中で絶縁が保たれる材料であればどの
ような材料を使用しても構わない。
【００１４】メッキ槽中に陰極となるＴＡＢテープをテ
フロン製の支持フレームで保持し、陽極は白金の板およ
びワイヤーを用い、これらを定電源装置に接続し、室温
でメッキを行う。メッキ液は、ＣｕＳＯ4 （７５ｇ／
ｌ）、Ｈ2 ＳＯ4 （１８０ｇ／ｌ）および有機系の添加
剤を含む水溶液で、電流密度は３Ａ／dm2 、メッキ時間
は約１時間で、ビアホール内に図１（ｂ）に示すように
銅を析出させた。この後、水洗を行い付着しているメッ
キ液を除去する。このＴＡＢテープを用いてＩＣチップ
の電極パッドとのメッキ接続を行う。まず、ＴＡＢテー
プのリード先端部に半導体チップの電極とが互いに近接
あるいは接触させるように配置し、図３のように固定す
る。次に、リード先端部と半導体チップの電極との接続
メッキを行う。メッキ条件は次の通りである。メッキ液
は、ＣｕＳＯ4 （２００ｇ／ｌ）およびＨ2 ＳＯ4 （５
０ｇ／ｌ）の水溶液で、メッキ電流は０．６mA、メッキ
時間は３０〜５０分で、メッキ接合後に水洗を行い付着
しているメッキ液を除去する。メッキ接合後に、メッキ
時の絶縁被覆は有機溶剤等で除去することは可能であ
る。
フロン製の支持フレームで保持し、陽極は白金の板およ
びワイヤーを用い、これらを定電源装置に接続し、室温
でメッキを行う。メッキ液は、ＣｕＳＯ4 （７５ｇ／
ｌ）、Ｈ2 ＳＯ4 （１８０ｇ／ｌ）および有機系の添加
剤を含む水溶液で、電流密度は３Ａ／dm2 、メッキ時間
は約１時間で、ビアホール内に図１（ｂ）に示すように
銅を析出させた。この後、水洗を行い付着しているメッ
キ液を除去する。このＴＡＢテープを用いてＩＣチップ
の電極パッドとのメッキ接続を行う。まず、ＴＡＢテー
プのリード先端部に半導体チップの電極とが互いに近接
あるいは接触させるように配置し、図３のように固定す
る。次に、リード先端部と半導体チップの電極との接続
メッキを行う。メッキ条件は次の通りである。メッキ液
は、ＣｕＳＯ4 （２００ｇ／ｌ）およびＨ2 ＳＯ4 （５
０ｇ／ｌ）の水溶液で、メッキ電流は０．６mA、メッキ
時間は３０〜５０分で、メッキ接合後に水洗を行い付着
しているメッキ液を除去する。メッキ接合後に、メッキ
時の絶縁被覆は有機溶剤等で除去することは可能であ
る。
【００１５】接合強度は接合部から２００μｍ離れた位
置でリードを引き上げ、破断するときの荷重を測定（プ
ルテスト）した。プル強度の平均は３０ｇで、全て電気
的に接続されていることを確認した。
置でリードを引き上げ、破断するときの荷重を測定（プ
ルテスト）した。プル強度の平均は３０ｇで、全て電気
的に接続されていることを確認した。
【００１６】
【発明の効果】以上のように、本発明によればＴＡＢリ
ードの先端部分の絶縁フィルムに設けたビアホール内に
接続用金属を突出させ、この接続用金属を電極と接触す
ることにより、短時間の効率の良いメッキ接合が可能と
なり、しかも安定した接合が得られ、極めて信頼性の高
い多ピン向きの半導体装置を提供できる。
ードの先端部分の絶縁フィルムに設けたビアホール内に
接続用金属を突出させ、この接続用金属を電極と接触す
ることにより、短時間の効率の良いメッキ接合が可能と
なり、しかも安定した接合が得られ、極めて信頼性の高
い多ピン向きの半導体装置を提供できる。
【図１】（ａ），（ｂ）は本発明ＴＡＢのリード部を成
形する一例を示す概略図である。
形する一例を示す概略図である。
【図２】本発明ＴＡＢのリード部を成形する他の例を示
す概略図である。
す概略図である。
【図３】本発明の半導体素子実装法の一例を示す概略図
である。
である。
１：有機絶縁フィルム ２：リード ３：リード先端部分 ４：ビアホール ５：リード露出面 ６：メッキ接続用金属 ７：ボール状接続用金属 ８：半導体素子 ９：電極 １０：メッキ金属
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大野 恭秀 神奈川県川崎市中原区井田1618番地 新日 本製鐵株式会社先端技術研究所内 (72)発明者 藤津 隆夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 工藤 好正 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 清水 真也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内
Claims (4)
- 【請求項１】 絶縁フィルム上にリード配線を有するＴ
ＡＢテープにおいて、前記絶縁フィルムの半導体素子上
電極に対応する位置に、ビアホールを設けてリード表面
を露出させ、このビヤホール内にリードと接合させた接
続用金属を突設したことを特徴とするＴＡＢテープ。 - 【請求項２】 接続用金属がメッキ法で形成され、ビヤ
ホールの外側まで突出していることを特徴とする請求項
１記載のＴＡＢテープ。 - 【請求項３】 接続用金属が４５０℃以下の低融点金属
であることを特徴とする請求項１或いは２記載のＴＡＢ
テープ。 - 【請求項４】 絶縁フィルム上にリード配線を有するＴ
ＡＢテープにおいて、前記絶縁フィルムの半導体素子上
電極に対応する位置に、ビアホールを設けてリード表面
を露出させ、このビヤホール内にリードと接合させた接
続用金属を突設し、この接続用金属と半導体素子の電極
とを近接若しくは接触させた状態で固定し、これらをメ
ッキで接続することを特徴とする半導体素子の実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022846A JPH05243338A (ja) | 1992-02-07 | 1992-02-07 | Ｔａｂテープ及び半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022846A JPH05243338A (ja) | 1992-02-07 | 1992-02-07 | Ｔａｂテープ及び半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243338A true JPH05243338A (ja) | 1993-09-21 |
Family
ID=12094081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4022846A Pending JPH05243338A (ja) | 1992-02-07 | 1992-02-07 | Ｔａｂテープ及び半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243338A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321157A (ja) * | 1994-05-25 | 1995-12-08 | Nec Corp | フレキシブルフィルム及びこれを有する半導体装置 |
| US6192579B1 (en) | 1997-12-16 | 2001-02-27 | Shinko Electric Industries Co., Ltd. | Tape carrier and manufacturing method therefor |
-
1992
- 1992-02-07 JP JP4022846A patent/JPH05243338A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07321157A (ja) * | 1994-05-25 | 1995-12-08 | Nec Corp | フレキシブルフィルム及びこれを有する半導体装置 |
| US5905303A (en) * | 1994-05-25 | 1999-05-18 | Nec Corporation | Method for manufacturing bump leaded film carrier type semiconductor device |
| US6192579B1 (en) | 1997-12-16 | 2001-02-27 | Shinko Electric Industries Co., Ltd. | Tape carrier and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6653170B1 (en) | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit | |
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US6550666B2 (en) | Method for forming a flip chip on leadframe semiconductor package | |
| US7245006B2 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| KR100644977B1 (ko) | 회로 장치의 제조 방법 | |
| KR20020096968A (ko) | 회로 장치의 제조 방법 | |
| KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
| JP3297177B2 (ja) | 半導体装置の製造方法 | |
| WO2004056162A1 (ja) | フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法 | |
| JPH05243338A (ja) | Ｔａｂテープ及び半導体素子の実装方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JP2001358168A (ja) | 半導体装置およびその製造方法 | |
| JP2868943B2 (ja) | 半導体素子電極とリードとの接続構造および実装方法 | |
| JP3311376B2 (ja) | バンプ形成方法 | |
| JP2736247B2 (ja) | 半導体装置の製造方法 | |
| JPH1117309A (ja) | 電子部品の接続機構、これを用いた電子回路基板、接続機構の製造方法 | |
| JP2777345B2 (ja) | 半導体装置 | |
| KR970005714B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3053935B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05198617A (ja) | 半導体素子の実装方法 | |
| JPH05267306A (ja) | 半導体装置の製造方法 | |
| JP2002057240A (ja) | 電子部品実装用フィルムキャリアテープ | |
| JP2603100B2 (ja) | 電子部品塔載用基板の製造方法 | |
| JPH05259166A (ja) | デンドライトバンプ及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011017 |