JP2839513B2 - バンプの形成方法 - Google Patents
バンプの形成方法Info
- Publication number
- JP2839513B2 JP2839513B2 JP63263156A JP26315688A JP2839513B2 JP 2839513 B2 JP2839513 B2 JP 2839513B2 JP 63263156 A JP63263156 A JP 63263156A JP 26315688 A JP26315688 A JP 26315688A JP 2839513 B2 JP2839513 B2 JP 2839513B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- bump
- electrode
- nickel plating
- palladium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Wire Bonding (AREA)
- Chemically Coating (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、バンプの形成方法の改良に関するものであ
る。
る。
（従来の技術） 現在、電子機器の小形化に伴い、IC、LSI等の半導体
チップは高密度、高集積化が進められている。また、半
導体素子の実装の面からみても電極ピッチ間の縮小化、
I/O数の増大といった傾向にある。更に、電卓やICカー
ドにみられるカード化に対応する薄型化が要求されてい
る。
チップは高密度、高集積化が進められている。また、半
導体素子の実装の面からみても電極ピッチ間の縮小化、
I/O数の増大といった傾向にある。更に、電卓やICカー
ドにみられるカード化に対応する薄型化が要求されてい
る。
ところで、半導体素子のAl電極から外部端子へ電極リ
ードを取出す方法としてはワイヤボンディング方式が知
られている。ワイヤボンディング方式は、25〜30μｍφ
のAu（又はAl、Cu）の極細線を１本づつ熱圧着又は超音
波により順次接続する方法である。現在、自動ワイヤボ
ンダの普及により省力化、信頼性、量産性が達成されて
いるものの、半導体素子の高集積化に伴う多ピン化、狭
ピッチ化、更に薄型実装化に対応できない問題があっ
た。
ードを取出す方法としてはワイヤボンディング方式が知
られている。ワイヤボンディング方式は、25〜30μｍφ
のAu（又はAl、Cu）の極細線を１本づつ熱圧着又は超音
波により順次接続する方法である。現在、自動ワイヤボ
ンダの普及により省力化、信頼性、量産性が達成されて
いるものの、半導体素子の高集積化に伴う多ピン化、狭
ピッチ化、更に薄型実装化に対応できない問題があっ
た。
これに対し、TAB方式やフリップチップ方式などのワ
イヤレスボンディング方式は一括接合、位置合せ精度か
らくる信頼性、実装の薄型化、自動化の面からも今後の
半導体素子の実装技術の主流となることが予想される。
ワイヤレスボンディング方式では、一般に半導体素子の
アルミニウム電極上にバンプと呼ばれる金属突起物が形
成される。かかるバンプは、従来、以下に説明する第５
図（Ａ）〜（Ｄ）の工程により形成されている。
イヤレスボンディング方式は一括接合、位置合せ精度か
らくる信頼性、実装の薄型化、自動化の面からも今後の
半導体素子の実装技術の主流となることが予想される。
ワイヤレスボンディング方式では、一般に半導体素子の
アルミニウム電極上にバンプと呼ばれる金属突起物が形
成される。かかるバンプは、従来、以下に説明する第５
図（Ａ）〜（Ｄ）の工程により形成されている。
まず、半導体ウェハ１上にAl電極２を形成した後、全
面にSiO1やSi3N4などのパッシベーション膜３を形成
し、更に該パッシベーション膜３を選択的にエッチング
除去して前記Al電極２の大部分を露出させる（第５図
（Ａ）図示）。
面にSiO1やSi3N4などのパッシベーション膜３を形成
し、更に該パッシベーション膜３を選択的にエッチング
除去して前記Al電極２の大部分を露出させる（第５図
（Ａ）図示）。
次いで、同図（Ｂ）に示すようにパッシベーション膜
３を含むウェハ１全面に蒸着又はスパッタリングにより
下地金属膜４を形成する。つづいて、写真蝕刻法により
前記Al電極２に対応する前記下地金属膜４を露出させる
ための開口部を有するレジストパターン５を形成した
後、下地金属膜４を陰極として電気めっきを施し、露出
する下地金属膜４部分を含む周囲に金属突起物６を選択
的に形成する（同図（Ｃ）図示）。この後、レジストパ
ターン５を除去し、更に金属突起物６をマスクとして露
出する下地金属膜４を除去してバンプを形成する（同図
（Ｄ）図示）。
３を含むウェハ１全面に蒸着又はスパッタリングにより
下地金属膜４を形成する。つづいて、写真蝕刻法により
前記Al電極２に対応する前記下地金属膜４を露出させる
ための開口部を有するレジストパターン５を形成した
後、下地金属膜４を陰極として電気めっきを施し、露出
する下地金属膜４部分を含む周囲に金属突起物６を選択
的に形成する（同図（Ｃ）図示）。この後、レジストパ
ターン５を除去し、更に金属突起物６をマスクとして露
出する下地金属膜４を除去してバンプを形成する（同図
（Ｄ）図示）。
しかしながら、上述した従来のバンプの形成方法にあ
っては次のような問題があった。即ち、バンプの形成に
際しては下地金属膜の形成、写真蝕刻法によるレジスト
パターンの形成、電気めっき後のレジストパターンの除
去、下地金属膜のエッチングという極めて多くの工程を
必要とするため、コストの点で問題がある。しかも、こ
れらの工程は通常の半導体素子の製造工程で取り扱う物
質と異なるものを多く使用するため、半導体素子への汚
染の問題が生じる。また、上記方法はウェハ状態でのバ
ンプ形成であるため、ウェハからダイシングした半導体
素子を対象としてバンプを形成することができない。こ
のため、ウェハに形成された不良半導体素子上にもバン
プを形成してしまう問題や、ダイシング等により分離さ
れた半導体素子状態で出荷されたものをアセンブリの時
にバンプを形成して最終の半導体装置として作り上げる
ことができず、汎用性が悪いという問題があった。
っては次のような問題があった。即ち、バンプの形成に
際しては下地金属膜の形成、写真蝕刻法によるレジスト
パターンの形成、電気めっき後のレジストパターンの除
去、下地金属膜のエッチングという極めて多くの工程を
必要とするため、コストの点で問題がある。しかも、こ
れらの工程は通常の半導体素子の製造工程で取り扱う物
質と異なるものを多く使用するため、半導体素子への汚
染の問題が生じる。また、上記方法はウェハ状態でのバ
ンプ形成であるため、ウェハからダイシングした半導体
素子を対象としてバンプを形成することができない。こ
のため、ウェハに形成された不良半導体素子上にもバン
プを形成してしまう問題や、ダイシング等により分離さ
れた半導体素子状態で出荷されたものをアセンブリの時
にバンプを形成して最終の半導体装置として作り上げる
ことができず、汎用性が悪いという問題があった。
このようなことから、ダイシング後の半導体素子に対
してパラジウム活性化を併用した無電解ニッケルめっき
法によりバンプを形成することが試みられている。この
方法は、半導体素子をパラジウム溶液に浸漬してAl電極
表面にパラジウムを析出、活性化した後、無電解ニッケ
ルめっき液中に浸漬して半導体素子にニッケルめっき膜
からなるバンプを形成するものである。しかしながら、
かかる方法ではパラジウムを析出する工程においてAl電
極以外の素子表面（例えばパッシベーション膜）上にも
パラジウムが析出して活性化されるため、その後の無電
解ニッケルめっきに際してAl電極のみならずパッシベー
ション膜上にもニッケルめっき膜が析出される。その結
果、パッシベーション膜上に析出されたニッケルめっき
膜によりバンプ間が電気的に短絡する問題があった。特
に、半導体素子の高密度化に伴ってバンプ間隔が縮小さ
れると、前記バンプ間の短絡発生頻度が高くなり、歩留
りの低下等の原因となる。
してパラジウム活性化を併用した無電解ニッケルめっき
法によりバンプを形成することが試みられている。この
方法は、半導体素子をパラジウム溶液に浸漬してAl電極
表面にパラジウムを析出、活性化した後、無電解ニッケ
ルめっき液中に浸漬して半導体素子にニッケルめっき膜
からなるバンプを形成するものである。しかしながら、
かかる方法ではパラジウムを析出する工程においてAl電
極以外の素子表面（例えばパッシベーション膜）上にも
パラジウムが析出して活性化されるため、その後の無電
解ニッケルめっきに際してAl電極のみならずパッシベー
ション膜上にもニッケルめっき膜が析出される。その結
果、パッシベーション膜上に析出されたニッケルめっき
膜によりバンプ間が電気的に短絡する問題があった。特
に、半導体素子の高密度化に伴ってバンプ間隔が縮小さ
れると、前記バンプ間の短絡発生頻度が高くなり、歩留
りの低下等の原因となる。
（発明が解決しようとする問題点） 本発明は、上記従来の課題を解決するためになされた
もので、極めて簡単な操作で半導体素子のアルミニウム
電極上のみにバンプの一部もしくは全部を構成するニッ
ケルめっき膜を選択的にかつ安定的に析出し得るバンプ
の形成方法を提供しようとするものである。
もので、極めて簡単な操作で半導体素子のアルミニウム
電極上のみにバンプの一部もしくは全部を構成するニッ
ケルめっき膜を選択的にかつ安定的に析出し得るバンプ
の形成方法を提供しようとするものである。
［発明の構成］ （問題点を解決するための手段） 本発明は、表面にアルミニウム電極が露出され、かつ
前記電極以外の表面領域が絶縁膜で覆われた半導体素子
を５〜2000ppmのPbを含むパラジウム溶液に浸漬して前
記素子のアルミニウム電極表面にパラジウムを選択的に
析出させる工程と、 無電解ニッケルめっきを施して前記素子のアルミニウ
ム電極表面にニッケルめっき膜を析出させる工程と を具備したことを特徴とするバンプの形成方法である。
前記電極以外の表面領域が絶縁膜で覆われた半導体素子
を５〜2000ppmのPbを含むパラジウム溶液に浸漬して前
記素子のアルミニウム電極表面にパラジウムを選択的に
析出させる工程と、 無電解ニッケルめっきを施して前記素子のアルミニウ
ム電極表面にニッケルめっき膜を析出させる工程と を具備したことを特徴とするバンプの形成方法である。
上記半導体素子は、例えばウェハから通常の素子形成
工程を経てダイシング等により割断されれたもので、Al
電極以外の領域はSiO2、Si3N4、PSG（リンシリケートガ
ラス）等の絶縁膜（パッシベーション膜）で覆われたも
のである。
工程を経てダイシング等により割断されれたもので、Al
電極以外の領域はSiO2、Si3N4、PSG（リンシリケートガ
ラス）等の絶縁膜（パッシベーション膜）で覆われたも
のである。
上記パラジウム溶液の主成分であるパラジウムは、例
えば塩化パラジウム（PdCl2）等を用いることができ
る。このパラジウム溶液中に含有されるPbは、パラジウ
ム溶液による半導体素子の活性化に際してアルミニウム
電極にのみにパラジウムを選択的に析出させるために用
いられる。かかるPbの含有量を上記範囲に限定した理由
は、5ppm未満にすると半導体素子表面のアルミニウム電
極以外のSiO2、Si3N4、PSGなどの絶縁膜上にもパラジウ
ムが析出し、アルミニウム電極表面のみにパラジウムを
選択的に析出、活性化できず、一方その含有量が2000pp
mを超えるとパラジウムの析出抑制効果が大きくなりす
ぎてアルミニウム電極表面にもパラジウムが析出しなく
なるからである。より好ましいPbの含有量は、50〜300p
pmである。
えば塩化パラジウム（PdCl2）等を用いることができ
る。このパラジウム溶液中に含有されるPbは、パラジウ
ム溶液による半導体素子の活性化に際してアルミニウム
電極にのみにパラジウムを選択的に析出させるために用
いられる。かかるPbの含有量を上記範囲に限定した理由
は、5ppm未満にすると半導体素子表面のアルミニウム電
極以外のSiO2、Si3N4、PSGなどの絶縁膜上にもパラジウ
ムが析出し、アルミニウム電極表面のみにパラジウムを
選択的に析出、活性化できず、一方その含有量が2000pp
mを超えるとパラジウムの析出抑制効果が大きくなりす
ぎてアルミニウム電極表面にもパラジウムが析出しなく
なるからである。より好ましいPbの含有量は、50〜300p
pmである。
また、パラジウム溶液はアルミニウム電極を腐食しな
い酸またはアルカリ組成にすることが好ましい。かかる
パラジウム溶液での処理に際しては、20〜40℃の温度条
件で行なうことが好ましい。
い酸またはアルカリ組成にすることが好ましい。かかる
パラジウム溶液での処理に際しては、20〜40℃の温度条
件で行なうことが好ましい。
さらに、パラジウム溶液での処理に先立って半導体素
子のアルミニウム電極表面を硫酸、硝酸、リン酸等で酸
処理したり、アルカリ処理して前記電極表面を清浄化し
てもよい。
子のアルミニウム電極表面を硫酸、硝酸、リン酸等で酸
処理したり、アルカリ処理して前記電極表面を清浄化し
てもよい。
上記無電解ニッケルめっき処理でのめっき液は、例え
ば次亜リン酸塩を還元剤としてNi−Ｐ合金を析出するニ
ッケルめっき液、または水素化ホウ素を還元剤としてNi
−Ｂ合金を析出するニッケルボロンめっき液等が挙げら
れる。
ば次亜リン酸塩を還元剤としてNi−Ｐ合金を析出するニ
ッケルめっき液、または水素化ホウ素を還元剤としてNi
−Ｂ合金を析出するニッケルボロンめっき液等が挙げら
れる。
上記バンプ全体の構造は、実装する方法によって種々
の形態を採用し得る。例えば、無電解ニッケルめっきを
バンプ状に厚付けしてもよいし、無電解ニッケルめっき
膜を下地膜とし、この上に無電解銅めっきにより銅バン
プを、また無電解金めっきにより金バンプを形成しても
よい。無電解ニッケルでバンプを形成する場合には、そ
の厚さを10〜30μｍ程度とし、下地として用いる場合に
はサブミクロンから５μｍ程度とすることが望ましい。
また、無電解ニッケルめっき膜を下地膜とし、この上に
超音波はんだ付法によりはんだバンプを形成してもよ
い。
の形態を採用し得る。例えば、無電解ニッケルめっきを
バンプ状に厚付けしてもよいし、無電解ニッケルめっき
膜を下地膜とし、この上に無電解銅めっきにより銅バン
プを、また無電解金めっきにより金バンプを形成しても
よい。無電解ニッケルでバンプを形成する場合には、そ
の厚さを10〜30μｍ程度とし、下地として用いる場合に
はサブミクロンから５μｍ程度とすることが望ましい。
また、無電解ニッケルめっき膜を下地膜とし、この上に
超音波はんだ付法によりはんだバンプを形成してもよ
い。
本発明では、上記無電解ニッケルめっき膜を形成した
後に100〜500℃で熱処理する工程を付加することが可能
である。
後に100〜500℃で熱処理する工程を付加することが可能
である。
（作用） 本発明によれば、Pbを所定量含み、かつアルミニウム
への腐食作用の小さい酸又はアルカリ組成のパラジウム
溶液にアルミニウム電極が形成された半導体素子を浸漬
することによって、該素子の電極表面にパラジウムを選
択的に析出させることができる。従って、この後の無電
解ニッケルめっきにより半導体素子のアルミニウム電極
上のみにバンプの一部もしくは全部を構成するニッケル
めっき膜を選択的にかつ安定的に析出でき、ひいては半
導体素子表面の絶縁層上に析出したニッケルめっき膜に
よる導通、短絡のない信頼性の高いバンプを形成でき
る。
への腐食作用の小さい酸又はアルカリ組成のパラジウム
溶液にアルミニウム電極が形成された半導体素子を浸漬
することによって、該素子の電極表面にパラジウムを選
択的に析出させることができる。従って、この後の無電
解ニッケルめっきにより半導体素子のアルミニウム電極
上のみにバンプの一部もしくは全部を構成するニッケル
めっき膜を選択的にかつ安定的に析出でき、ひいては半
導体素子表面の絶縁層上に析出したニッケルめっき膜に
よる導通、短絡のない信頼性の高いバンプを形成でき
る。
また、上記無電解ニッケルめっき膜を形成した後に10
0〜500℃で熱処理する工程を付加することによって、ア
ルミニウム電極に対するニッケルめっき膜の密着性を著
しく向上でき、ひいては該電極に対して密着性の優れた
バンプを形成できる。こうした熱処理により密着性が向
上化される理由は明らかではないが、熱処理によって析
出したニッケルめっきと電極材料であるアルミニウムが
相互に拡散してそれらの界面に密着性の向上に関与する
層が形成されることに起因するものと考えられる。この
ようにアルミニウム電極に対するニッケルめっき膜の密
着性を向上することによって、該ニッケルめっき膜を下
地膜として異種の金属（例えば銅）をめっきしたり、は
んだ付したりする際に該ニッケルめっき膜が剥離するの
を防止でき、半導体素子での実装工程での接続不良のな
い信頼性の高いバンプを形成できる。なお、前記熱処理
温度を限定した理由は、その温度を100℃未満にすると
アルミニウム電極に対してニッケルめっき膜を良好に密
着させる効果が少なく、かといってその温度が500℃を
超えると半導体素子に形成された拡散層の再拡散やアル
ミニウムの溶融等が生じて信頼性の低下を招く恐れがあ
るからである。また、前記熱処理はニッケルめっき膜の
形成後であればよく、例えば無電解ニッケルめっきを厚
付けしてバンプとする場合には該バンプ形成後、無電解
ニッケルめっき膜を下地膜とし、この上に無電解銅めっ
きにより銅バンプを形成する場合には、該下地膜の形成
後や銅バンプの形成後に熱処理すればよい。
0〜500℃で熱処理する工程を付加することによって、ア
ルミニウム電極に対するニッケルめっき膜の密着性を著
しく向上でき、ひいては該電極に対して密着性の優れた
バンプを形成できる。こうした熱処理により密着性が向
上化される理由は明らかではないが、熱処理によって析
出したニッケルめっきと電極材料であるアルミニウムが
相互に拡散してそれらの界面に密着性の向上に関与する
層が形成されることに起因するものと考えられる。この
ようにアルミニウム電極に対するニッケルめっき膜の密
着性を向上することによって、該ニッケルめっき膜を下
地膜として異種の金属（例えば銅）をめっきしたり、は
んだ付したりする際に該ニッケルめっき膜が剥離するの
を防止でき、半導体素子での実装工程での接続不良のな
い信頼性の高いバンプを形成できる。なお、前記熱処理
温度を限定した理由は、その温度を100℃未満にすると
アルミニウム電極に対してニッケルめっき膜を良好に密
着させる効果が少なく、かといってその温度が500℃を
超えると半導体素子に形成された拡散層の再拡散やアル
ミニウムの溶融等が生じて信頼性の低下を招く恐れがあ
るからである。また、前記熱処理はニッケルめっき膜の
形成後であればよく、例えば無電解ニッケルめっきを厚
付けしてバンプとする場合には該バンプ形成後、無電解
ニッケルめっき膜を下地膜とし、この上に無電解銅めっ
きにより銅バンプを形成する場合には、該下地膜の形成
後や銅バンプの形成後に熱処理すればよい。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
実施例１ まず、通常のウェハプロセスに従って各種のトランジ
スタ、配線等が形成されたシリコン基板11上にAl電極12
を形成した後、全面にSi3N4からなるパッシベーション
膜13を形成し、更に該パッシベーション膜13を選択的に
エッチング除去して前記Al電極12の大部分が露出された
半導体素子を用意した（第１図（Ａ）図示）。
スタ、配線等が形成されたシリコン基板11上にAl電極12
を形成した後、全面にSi3N4からなるパッシベーション
膜13を形成し、更に該パッシベーション膜13を選択的に
エッチング除去して前記Al電極12の大部分が露出された
半導体素子を用意した（第１図（Ａ）図示）。
次いで、前記半導体素子をリン酸溶液に浸漬して酸処
理を施した後、Al電極12表面を軽く洗浄した。つづい
て、塩化パラジウムをベースとし、Pbを200ppm含む温度
30℃、pH2のパラジウム溶液に前記半導体素子を30秒間
〜１分間浸漬して露出するAl電極12表面のみにPdを含む
層14を選択的に付着させた（同図（Ｂ）図示）。
理を施した後、Al電極12表面を軽く洗浄した。つづい
て、塩化パラジウムをベースとし、Pbを200ppm含む温度
30℃、pH2のパラジウム溶液に前記半導体素子を30秒間
〜１分間浸漬して露出するAl電極12表面のみにPdを含む
層14を選択的に付着させた（同図（Ｂ）図示）。
次いで、前記半導体素子を純水でそのAl電極12表面の
Pdを含む層14が除去されない程度に洗浄した後、半導体
素子を下記組成からなりpHが４〜６、温度が80〜90℃の
無電解ニッケルめっき浴中に浸漬して２時間の無電解ニ
ッケルめっきを行なうことにより露出するAl電極12を含
む周辺に厚さ20μｍのリンを含むニッケル膜からなる複
数のバンプ15（寸法100μｍ角、ピッチ200μｍ）を析出
させた（同図（Ｃ）図示）。
Pdを含む層14が除去されない程度に洗浄した後、半導体
素子を下記組成からなりpHが４〜６、温度が80〜90℃の
無電解ニッケルめっき浴中に浸漬して２時間の無電解ニ
ッケルめっきを行なうことにより露出するAl電極12を含
む周辺に厚さ20μｍのリンを含むニッケル膜からなる複
数のバンプ15（寸法100μｍ角、ピッチ200μｍ）を析出
させた（同図（Ｃ）図示）。
塩化ニッケル 30g/ ヒドロキシ酢酸ソーダ 50g/ 次亜リン酸ソーダ 10g/ 次いで、半導体素子をクリーンオーブン中で150℃、
２時間の熱処理を施した。この時、同図（Ｄ）に示すよ
うにAl電極12とバンプ15の界面にNi及びAlを含む相16が
形成された。
２時間の熱処理を施した。この時、同図（Ｄ）に示すよ
うにAl電極12とバンプ15の界面にNi及びAlを含む相16が
形成された。
しかして、本実施例１で得られたバンプ付半導体素子
について各バンプ間での短絡を調べたところ、皆無であ
ることが確認された。これに対し、Pbを含まない以外は
実施例と同様なパラジウム溶液を用いて活性化、無電解
ニッケルめっき処理することにより形成したバンプ間の
短絡を調べたところ、パッシベーション膜に析出された
ニッケルめっき膜に基づく導通、短絡が数個のバンプ間
で認められた。
について各バンプ間での短絡を調べたところ、皆無であ
ることが確認された。これに対し、Pbを含まない以外は
実施例と同様なパラジウム溶液を用いて活性化、無電解
ニッケルめっき処理することにより形成したバンプ間の
短絡を調べたところ、パッシベーション膜に析出された
ニッケルめっき膜に基づく導通、短絡が数個のバンプ間
で認められた。
また、本実施例１において熱処理前と熱処理後のバン
プ15のせん断強度を調べた。その結果、熱処理前では30
〜60gであつたのが、熱処理後では130〜170gとなり、Al
電極12に対するバンプ15の密着性が著しく向上されてい
ることが確認された。
プ15のせん断強度を調べた。その結果、熱処理前では30
〜60gであつたのが、熱処理後では130〜170gとなり、Al
電極12に対するバンプ15の密着性が著しく向上されてい
ることが確認された。
実施例２ まず、第２図（Ａ）に示すように実施例１と同様な半
導体素子を用意した。つづいて、半導体素子をリン酸溶
液に浸漬して酸処理を施した後、Al電極12表面を軽く洗
浄した。つづいて、塩化パラジウムをベースとし、Pbを
200ppm含む温度30℃、pH1.5のパラジウム溶液に前記半
導体素子を30秒間〜１分間浸漬して露出するAl電極12表
面のみにPdを含む層141を選択的に付着させた（同図
（Ｂ）図示）。
導体素子を用意した。つづいて、半導体素子をリン酸溶
液に浸漬して酸処理を施した後、Al電極12表面を軽く洗
浄した。つづいて、塩化パラジウムをベースとし、Pbを
200ppm含む温度30℃、pH1.5のパラジウム溶液に前記半
導体素子を30秒間〜１分間浸漬して露出するAl電極12表
面のみにPdを含む層141を選択的に付着させた（同図
（Ｂ）図示）。
次いで、前記半導体素子を純水でそのAl電極12表面の
Pdを含む層141が除去されない程度に洗浄した後、半導
体素子を実施例１で用いたのと同様な組成からなりpHが
４〜６、温度が80〜90℃の無電解ニッケルめっき浴中に
浸漬して約20分間の無電解ニッケルめっきを行なうこと
により露出するAl電極12を含む周辺にバンプ材料として
の厚さ５μｍのリンを含むニッケル膜（以下、単にニッ
ケル膜と称す）171を析出した（同図（Ｃ）図示）。
Pdを含む層141が除去されない程度に洗浄した後、半導
体素子を実施例１で用いたのと同様な組成からなりpHが
４〜６、温度が80〜90℃の無電解ニッケルめっき浴中に
浸漬して約20分間の無電解ニッケルめっきを行なうこと
により露出するAl電極12を含む周辺にバンプ材料として
の厚さ５μｍのリンを含むニッケル膜（以下、単にニッ
ケル膜と称す）171を析出した（同図（Ｃ）図示）。
次いで、前記半導体素子を純水で洗浄し、再び前記と
同組成のパラジウム溶液中に浸漬して既に析出させたニ
ッケル膜171上にパラジウムを含む層142を付着させた
（同図（Ｄ）図示）。つづいて、前記半導体素子を純水
でそのAl電極12表面のPdを含む層142が除去されない程
度に洗浄した後、半導体素子を前記と同様な無電解ニッ
ケルめっき浴中に浸漬して約20分間の無電解ニッケルめ
っきを行なうことによりニッケル膜151上に厚さ５μｍ
のニッケル膜152を析出した（同図（Ｅ）図示）。
同組成のパラジウム溶液中に浸漬して既に析出させたニ
ッケル膜171上にパラジウムを含む層142を付着させた
（同図（Ｄ）図示）。つづいて、前記半導体素子を純水
でそのAl電極12表面のPdを含む層142が除去されない程
度に洗浄した後、半導体素子を前記と同様な無電解ニッ
ケルめっき浴中に浸漬して約20分間の無電解ニッケルめ
っきを行なうことによりニッケル膜151上に厚さ５μｍ
のニッケル膜152を析出した（同図（Ｅ）図示）。
次いで、前記パラジウム溶液への半導体素子の浸漬、
無電解ニッケルめっき処理を１サイクルとし、これを２
サイクル順次行なうことにより、パラジウムを含む層14
3、ニッケル層153、パラジウムを含む層144、ニッケル
膜154を析出して厚さ約20μｍのバンプ15を形成した。
つづいて、半導体素子をクリーンオーブン中で150℃、
２時間の熱処理を施してAl電極12とバンプ15の界面にNi
及びAlを含む相16を形成した（同図（Ｆ）図示）。
無電解ニッケルめっき処理を１サイクルとし、これを２
サイクル順次行なうことにより、パラジウムを含む層14
3、ニッケル層153、パラジウムを含む層144、ニッケル
膜154を析出して厚さ約20μｍのバンプ15を形成した。
つづいて、半導体素子をクリーンオーブン中で150℃、
２時間の熱処理を施してAl電極12とバンプ15の界面にNi
及びAlを含む相16を形成した（同図（Ｆ）図示）。
しかして、本実施例２で得られたバンプ付半導体素子
は各バンプ間での短絡が皆無で、かつAl電極12に対して
各バンプ15が良好に密着していることが確認された。ま
た、半導体素子のAl電極12に形成された各バンプ15はパ
ラジウムを含む層141〜144とニッケル膜171〜174との積
層構造をなし、四角柱型の安定した形状を有するもので
あった。更に、バンプ15が形成された半導体素子を異方
性導電ゴムを用いて外部配線に実装したところ、バンプ
15の高さ、形状が均一なことから信頼性の高い良好な接
合を達成することができた。
は各バンプ間での短絡が皆無で、かつAl電極12に対して
各バンプ15が良好に密着していることが確認された。ま
た、半導体素子のAl電極12に形成された各バンプ15はパ
ラジウムを含む層141〜144とニッケル膜171〜174との積
層構造をなし、四角柱型の安定した形状を有するもので
あった。更に、バンプ15が形成された半導体素子を異方
性導電ゴムを用いて外部配線に実装したところ、バンプ
15の高さ、形状が均一なことから信頼性の高い良好な接
合を達成することができた。
実施例３ 前述した実施例２の第２図（Ａ）〜（Ｃ）の工程に従
って厚さ５μｍのニッケル膜17を析出し、クリーンオー
ブン中で150℃、２時間の熱処理を施してAl電極12とニ
ッケル膜17の界面にNi及びAlを含む相16を形成した後、
無電解銅めっき処理を施して厚さ約15μｍの銅めっき膜
18を析出してニッケル膜17及び銅めっき膜18からなるバ
ンプ15を形成した（第３図図示）。
って厚さ５μｍのニッケル膜17を析出し、クリーンオー
ブン中で150℃、２時間の熱処理を施してAl電極12とニ
ッケル膜17の界面にNi及びAlを含む相16を形成した後、
無電解銅めっき処理を施して厚さ約15μｍの銅めっき膜
18を析出してニッケル膜17及び銅めっき膜18からなるバ
ンプ15を形成した（第３図図示）。
本実施例３で形成されたバンプ15は、主にニッケルよ
り柔らかい銅により形成されているため、TAB方式での
接続が容易となる。なお、銅めっき膜の上に金やはんだ
などの接合し易い層を設けることも可能である。
り柔らかい銅により形成されているため、TAB方式での
接続が容易となる。なお、銅めっき膜の上に金やはんだ
などの接合し易い層を設けることも可能である。
実施例４ 前述した実施例２の第２図（Ａ）〜（Ｃ）の工程に従
って厚さ２μｍのニッケル膜17を析出し、クリーンオー
ブン中で150℃、２時間の熱処理を施してAl電極12とニ
ッケル膜17の界面にNi及びAlを含む相16を形成した後、
無電解金めっき処理によりNi表面をAuで置換した。更
に、置換Au上に無電解金めっき（厚付け用）処理により
約20μｍの金バンプを形成した。
って厚さ２μｍのニッケル膜17を析出し、クリーンオー
ブン中で150℃、２時間の熱処理を施してAl電極12とニ
ッケル膜17の界面にNi及びAlを含む相16を形成した後、
無電解金めっき処理によりNi表面をAuで置換した。更
に、置換Au上に無電解金めっき（厚付け用）処理により
約20μｍの金バンプを形成した。
実施例５ 前述した実施例２の第２図（Ａ）〜（Ｃ）の工程に従
って厚さ５μｍのニッケル膜17を析出し、クリーンオー
ブン中で150℃、２時間の熱処理を施してAl電極12とニ
ッケル膜17の界面にNi及びAlを含む相16を形成した後、
超音波はんだ付法により厚さ約30μｍのはんだ膜19を付
着してニッケル膜17及びはんだ膜19からなるバンプ15を
形成した（第４図図示）。
って厚さ５μｍのニッケル膜17を析出し、クリーンオー
ブン中で150℃、２時間の熱処理を施してAl電極12とニ
ッケル膜17の界面にNi及びAlを含む相16を形成した後、
超音波はんだ付法により厚さ約30μｍのはんだ膜19を付
着してニッケル膜17及びはんだ膜19からなるバンプ15を
形成した（第４図図示）。
本実施例５で形成されたバンプ15は、主にはんだによ
り形成されているため、TABテープに対して低温で接合
することが可能となる。その結果、TABテープとしてポ
リイドフィルムに代って安価なポリエステルフィルムに
カバーリードを設けた構造のものを使用できる利点を有
する。
り形成されているため、TABテープに対して低温で接合
することが可能となる。その結果、TABテープとしてポ
リイドフィルムに代って安価なポリエステルフィルムに
カバーリードを設けた構造のものを使用できる利点を有
する。
［発明の効果］ 以上詳述した如く、本発明によれば極めて簡単な操作
で半導体素子のアルミニウム電極上のみにバンプの一部
もしくは全部を構成するニッケルめっき膜を選択的にか
つ安定的に析出でき、ひいては隣接する同志の短絡のな
い信頼性の高いバンプを高歩留りで形成し得る方法を提
供できる。また、ニッケルめっき膜の析出後に熱処理を
施すことによって、アルミニウム電極に対して高い密着
性を有し、剥離、断線等のない高信頼性のバンプを形成
できる。
で半導体素子のアルミニウム電極上のみにバンプの一部
もしくは全部を構成するニッケルめっき膜を選択的にか
つ安定的に析出でき、ひいては隣接する同志の短絡のな
い信頼性の高いバンプを高歩留りで形成し得る方法を提
供できる。また、ニッケルめっき膜の析出後に熱処理を
施すことによって、アルミニウム電極に対して高い密着
性を有し、剥離、断線等のない高信頼性のバンプを形成
できる。
第１図（Ａ）〜（Ｄ）は本発明の実施例１におけるバン
プの形成工程を示す断面図、第２図（Ａ）〜（Ｆ）は本
発明の実施例２におけるバンプの形成工程を示す断面
図、第３図、第４図は夫々実施例３、５により形成され
たバンプ付き半導体素子を示す断面図、第５図（Ａ）〜
（Ｄ）は従来のバンプの形成工程を示す断面図である。 11……シリコン基板、12……Al電極、13……パッシベー
ション膜、14、141〜144……パラジウムを含む層、15…
…バンプ、16……Ni及びAlを含む層、17、171〜174……
ニッケル膜、18……銅めっき膜、19……はんだ膜。
プの形成工程を示す断面図、第２図（Ａ）〜（Ｆ）は本
発明の実施例２におけるバンプの形成工程を示す断面
図、第３図、第４図は夫々実施例３、５により形成され
たバンプ付き半導体素子を示す断面図、第５図（Ａ）〜
（Ｄ）は従来のバンプの形成工程を示す断面図である。 11……シリコン基板、12……Al電極、13……パッシベー
ション膜、14、141〜144……パラジウムを含む層、15…
…バンプ、16……Ni及びAlを含む層、17、171〜174……
ニッケル膜、18……銅めっき膜、19……はんだ膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−79649（ＪＰ，Ａ) 特開 昭57−188664（ＪＰ，Ａ) 特開 昭63−45378（ＪＰ，Ａ) 特開 昭62−235473（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 C23C 18/00 - 20/08
Claims (2)
- 【請求項１】表面にアルミニウム電極が露出され、かつ
前記電極以外の表面領域が絶縁膜で覆われた半導体素子
を５〜2000ppmのPbを含むパラジウム溶液に浸漬して前
記素子のアルミニウム電極表面にパラジウムを選択的に
析出させる工程と、 無電解ニッケルめっきを施して前記素子のアルミニウム
電極表面にニッケルめっき膜を析出させる工程と を具備したことを特徴とするバンプの形成方法。 - 【請求項２】前記無電解ニッケルめっき膜を前記アルミ
ニウム電極表面に析出させた後、100〜500℃の熱処理を
施すことを特徴とする請求項１記載のバンプの形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63263156A JP2839513B2 (ja) | 1988-03-15 | 1988-10-19 | バンプの形成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6138688 | 1988-03-15 | ||
| JP63-61386 | 1988-03-15 | ||
| JP63263156A JP2839513B2 (ja) | 1988-03-15 | 1988-10-19 | バンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH021127A JPH021127A (ja) | 1990-01-05 |
| JP2839513B2 true JP2839513B2 (ja) | 1998-12-16 |
Family
ID=26402430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63263156A Expired - Fee Related JP2839513B2 (ja) | 1988-03-15 | 1988-10-19 | バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2839513B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4952907B2 (ja) * | 2006-11-30 | 2012-06-13 | 大王製紙株式会社 | 高吸水性複合シートおよび吸収体物品 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779649A (en) * | 1980-11-06 | 1982-05-18 | Seiko Epson Corp | Formation of electrode |
| US4425378A (en) * | 1981-07-06 | 1984-01-10 | Sprague Electric Company | Electroless nickel plating activator composition a method for using and a ceramic capacitor made therewith |
| JPS61251153A (ja) * | 1985-04-30 | 1986-11-08 | Fujitsu Ltd | 半導体装置のバンプ形成方法 |
| JPS62210649A (ja) * | 1986-03-12 | 1987-09-16 | Toshiba Corp | 半導体装置 |
| JPS62235473A (ja) * | 1986-04-04 | 1987-10-15 | Nippon Mining Co Ltd | 無電解めつき用アルカリ型触媒液 |
| JPS6345378A (ja) * | 1986-08-09 | 1988-02-26 | Shinko Electric Ind Co Ltd | 無電解ニツケルめつき用活性化液 |
-
1988
- 1988-10-19 JP JP63263156A patent/JP2839513B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH021127A (ja) | 1990-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006949B1 (ko) | 범프 및 그 형성방법 | |
| US3761309A (en) | Ctor components into housings method of producing soft solderable contacts for installing semicondu | |
| CN101395978B (zh) | 内置耐热性基板电路板 | |
| US5277756A (en) | Post fabrication processing of semiconductor chips | |
| US6028011A (en) | Method of forming electric pad of semiconductor device and method of forming solder bump | |
| US4922322A (en) | Bump structure for reflow bonding of IC devices | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JP3949505B2 (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| JP2001267356A (ja) | 電気接続用導電パッドを準備する方法および形成された導電パッド | |
| US5527734A (en) | Method of manufacturing a semiconductor device by forming pyramid shaped bumps using a stabilizer | |
| JP3156417B2 (ja) | 半導体素子の電極形成方法 | |
| JP2784122B2 (ja) | 半導体装置の製法 | |
| JPS63305532A (ja) | バンプの形成方法 | |
| JP2839513B2 (ja) | バンプの形成方法 | |
| JP2633580B2 (ja) | バンプ、バンプの形成方法および半導体素子 | |
| JP2001244289A (ja) | 半導体装置およびその製造方法 | |
| JP3274381B2 (ja) | 半導体装置の突起電極形成方法 | |
| JP2000038682A (ja) | ニッケルめっき方法及び半導体装置 | |
| JP3679001B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07183304A (ja) | 半導体装置の製造方法 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03177048A (ja) | 半導体装置及びその製造方法 | |
| JPH0969524A (ja) | アルミニウム電極上へのニッケルめっき法 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |