JPH06105829B2 - 表面実装型電子部品の半田付け方法 - Google Patents
表面実装型電子部品の半田付け方法Info
- Publication number
- JPH06105829B2 JPH06105829B2 JP63335319A JP33531988A JPH06105829B2 JP H06105829 B2 JPH06105829 B2 JP H06105829B2 JP 63335319 A JP63335319 A JP 63335319A JP 33531988 A JP33531988 A JP 33531988A JP H06105829 B2 JPH06105829 B2 JP H06105829B2
- Authority
- JP
- Japan
- Prior art keywords
- solder paste
- lead terminal
- land
- paste layer
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、４方向フラット・パッケージ（QFP）を備え
たLSI等の表面実装型電子部品を回路基板にリフロー法
で半田付けする方法に関する。
たLSI等の表面実装型電子部品を回路基板にリフロー法
で半田付けする方法に関する。
［従来の技術］ 表面実装型電子部品を回路基板に半田付けする方法の１
つとして、第５図に示すように回路基板１上のリード端
子接続用ランド２の上に印刷によって半田ペースト層３
を独立に形成し、この上にリード端子を配置し、半田ペ
ースト層３を加熱してリフロー法でリード端子をランド
２に接続する方法がある。なお、ランド２はオーバーコ
ート絶縁層４から帯状に露出している。
つとして、第５図に示すように回路基板１上のリード端
子接続用ランド２の上に印刷によって半田ペースト層３
を独立に形成し、この上にリード端子を配置し、半田ペ
ースト層３を加熱してリフロー法でリード端子をランド
２に接続する方法がある。なお、ランド２はオーバーコ
ート絶縁層４から帯状に露出している。
半田付けの別の方法として、第６図に示すように、複数
のランド２を横切るように共通の帯状半田ペースト層３
を設ける方法がある。この場合には、リフロー時に溶融
半田が表面張力の関係でランド２及びリード端子に吸い
取られ、独立した半田付けが可能になる。
のランド２を横切るように共通の帯状半田ペースト層３
を設ける方法がある。この場合には、リフロー時に溶融
半田が表面張力の関係でランド２及びリード端子に吸い
取られ、独立した半田付けが可能になる。
［発明が解決しようとする課題］ ところで、第５図に示す方法では、半田ペースト（クリ
ーム半田）を印刷する時に位置ずれが生じ、第７図に示
すようにリード端子５を接続した時にランド２の相互間
が半田3aで短絡したり、半田不足による接続不良が生じ
ることがある。
ーム半田）を印刷する時に位置ずれが生じ、第７図に示
すようにリード端子５を接続した時にランド２の相互間
が半田3aで短絡したり、半田不足による接続不良が生じ
ることがある。
一方、第６図の方法によれば、半田ペースト層３の位置
ずれの問題は解決されるが、溶融半田が均一にランド２
上に分布しないために第５図の方法と同様にランド２間
の半田による短絡や、半田不足による接続不良等が生じ
る。また、第６図の方法には細長いランド２に直交する
ように半田ペースト層３を印刷するために、半田ペース
トがメタルスクリーン内に充填しにくいという問題もあ
る。
ずれの問題は解決されるが、溶融半田が均一にランド２
上に分布しないために第５図の方法と同様にランド２間
の半田による短絡や、半田不足による接続不良等が生じ
る。また、第６図の方法には細長いランド２に直交する
ように半田ペースト層３を印刷するために、半田ペース
トがメタルスクリーン内に充填しにくいという問題もあ
る。
そこで、本発明の目的は、不良の発生を少なくすること
ができる表面実装型電子部品の半田付け方法を提供する
ことにある。
ができる表面実装型電子部品の半田付け方法を提供する
ことにある。
［課題を解決するための手段］ 上記目的を達成するための本願発明は、細長い形状を有
して互いに平行に配置されている多数のリード端子接続
用ランドを備えた回路基板上に前記リード端子接続用ラ
ンドに交差するように半田ペーストを帯状に印刷して帯
状の半田ペースト層を形成する工程と、前記リード端子
接続用ランドの上に前記半田ペースト層を介して表面実
装型電子部品のリード端子を配置する工程と、前記半田
ペースト層を加熱して前記リード端子を前記リード端子
接続用ランドに半田付けする工程とからなる表面実装型
電子部品の半田付け方法において、前記帯状の半田ペー
スト層が前記リード端子接続用ランドに対して斜めに交
差すると共に複数のリード端子接続用ランドにまたがる
ように半田ペーストを印刷し、且つ各リード端子接続用
ランドの複数箇所に分散して半田ペーストが塗布される
ように前記帯状の半田ペースト層を複数設けることを特
徴とする表面実装型電子部品の半田付け方法に係わるも
のである。
して互いに平行に配置されている多数のリード端子接続
用ランドを備えた回路基板上に前記リード端子接続用ラ
ンドに交差するように半田ペーストを帯状に印刷して帯
状の半田ペースト層を形成する工程と、前記リード端子
接続用ランドの上に前記半田ペースト層を介して表面実
装型電子部品のリード端子を配置する工程と、前記半田
ペースト層を加熱して前記リード端子を前記リード端子
接続用ランドに半田付けする工程とからなる表面実装型
電子部品の半田付け方法において、前記帯状の半田ペー
スト層が前記リード端子接続用ランドに対して斜めに交
差すると共に複数のリード端子接続用ランドにまたがる
ように半田ペーストを印刷し、且つ各リード端子接続用
ランドの複数箇所に分散して半田ペーストが塗布される
ように前記帯状の半田ペースト層を複数設けることを特
徴とする表面実装型電子部品の半田付け方法に係わるも
のである。
［作用］ 本発明においても、第６図に示す従来方法と同様に複数
のリード端子接続用ランドにまたがるように半田ペース
トを印刷するので、印刷のパターンずれの問題はさほど
発生しない。また、１個のリード端子接続用ランドの複
数箇所に半田ペーストが分割配置される。従ってリフロ
ー（再溶融）時の半田の片寄りが少なくなり、短絡や接
続不良の発生が少なくなる。また、帯状の半田ペースト
層をリード端子接続用ランドに対して斜めに交差させる
ので、ランドに基づく段差による印刷妨害をさほど受け
ず、半田ペーストの印刷を良好に行うことができ、結果
としてリード端子の接続不良が少なくなる。
のリード端子接続用ランドにまたがるように半田ペース
トを印刷するので、印刷のパターンずれの問題はさほど
発生しない。また、１個のリード端子接続用ランドの複
数箇所に半田ペーストが分割配置される。従ってリフロ
ー（再溶融）時の半田の片寄りが少なくなり、短絡や接
続不良の発生が少なくなる。また、帯状の半田ペースト
層をリード端子接続用ランドに対して斜めに交差させる
ので、ランドに基づく段差による印刷妨害をさほど受け
ず、半田ペーストの印刷を良好に行うことができ、結果
としてリード端子の接続不良が少なくなる。
［実施例］ 次に、第１図〜第４図を参照して本発明の実施例に係わ
る表面実装型電子部品の半田付け方法を説明する。
る表面実装型電子部品の半田付け方法を説明する。
第３図及び第４図に原理的に示す４方向フラット・パッ
ケージ型電子部品６を使用して混成集積回路を製作する
ために、第２図に示すガラスエポキシから成る回路基板
１を用意する。この回路基板１上には電子部品６の４方
向のリード端子５に対応してリード端子接続用のランド
２が配置されている。各方向における複数のランド２は
極めて狭いピッチ（0.65mm）で並置され、且つ細長く形
成されている。なお、ランド２はオーバーコート絶縁層
４で区画されている。
ケージ型電子部品６を使用して混成集積回路を製作する
ために、第２図に示すガラスエポキシから成る回路基板
１を用意する。この回路基板１上には電子部品６の４方
向のリード端子５に対応してリード端子接続用のランド
２が配置されている。各方向における複数のランド２は
極めて狭いピッチ（0.65mm）で並置され、且つ細長く形
成されている。なお、ランド２はオーバーコート絶縁層
４で区画されている。
次に、メタルスクリーンを使用して半田ペースト（クリ
ーム半田）を印刷することによって半田ペースト帯状塗
布領域即ち帯状半田ペースト層３を形成する。半田ペー
スト層３は、細長いランド２に約45度の角度で交差する
帯状パターンを有する。３つのランド２に接している半
田ペースト層３の幅は0.35mm、長さは1.0mm、厚さは0.2
mmである。この半田ペースト層３の幅は第６図の半田ペ
ースト層３の幅の約半分である。半田ペースト層３はラ
ンド２とほぼ同一のピッチで平行に多数設けられ、１つ
のランド２上に３つの半田ペースト層３が接している。
各ランド２に対する半田ペースト量を均一化するため
に、１方向のランド群の最も端のランド２から半田ペー
スト層３は更に外方向に少し突き出ている。各方向のラ
ンド２の群に塗布する半田ペーストの合計の量は、１つ
のランド２が要求している半田ペーストの量にランド数
を乗算した値である。半田ペースト層３のパターンは印
刷方向に対して約45度の角度を有するので、第６図の従
来例に比べて印刷性が良い。
ーム半田）を印刷することによって半田ペースト帯状塗
布領域即ち帯状半田ペースト層３を形成する。半田ペー
スト層３は、細長いランド２に約45度の角度で交差する
帯状パターンを有する。３つのランド２に接している半
田ペースト層３の幅は0.35mm、長さは1.0mm、厚さは0.2
mmである。この半田ペースト層３の幅は第６図の半田ペ
ースト層３の幅の約半分である。半田ペースト層３はラ
ンド２とほぼ同一のピッチで平行に多数設けられ、１つ
のランド２上に３つの半田ペースト層３が接している。
各ランド２に対する半田ペースト量を均一化するため
に、１方向のランド群の最も端のランド２から半田ペー
スト層３は更に外方向に少し突き出ている。各方向のラ
ンド２の群に塗布する半田ペーストの合計の量は、１つ
のランド２が要求している半田ペーストの量にランド数
を乗算した値である。半田ペースト層３のパターンは印
刷方向に対して約45度の角度を有するので、第６図の従
来例に比べて印刷性が良い。
次に、第３図に示すように、半田ペースト層３の上に電
子部品６のリード端子５を配置する。半田ペーストは接
着力を有するので、リード端子５はランド２に仮固定さ
れる。
子部品６のリード端子５を配置する。半田ペーストは接
着力を有するので、リード端子５はランド２に仮固定さ
れる。
次に、半田ペースト層３を加熱して溶融（リフロー）さ
せる。半田ペースト層３が溶融すると、表面張力の関係
で絶縁層４上の溶融半田がランド２及びリード端子５に
吸い取られる。これにより、複数のランド２にまたがっ
ていた半田ペースト層３は分断され、独立した半田層に
なる。また、同一のランド２の３箇所の半田ペースト層
３も溶融によって第４図に示すように一体化され、単一
の半田層3aでリード端子５とランド２が接続される。な
お、第１図の半田ペースト層３は第６図の場合に比べて
幅狭に形成されているので、リフロー時にランド２上に
円滑に吸い取られる。
せる。半田ペースト層３が溶融すると、表面張力の関係
で絶縁層４上の溶融半田がランド２及びリード端子５に
吸い取られる。これにより、複数のランド２にまたがっ
ていた半田ペースト層３は分断され、独立した半田層に
なる。また、同一のランド２の３箇所の半田ペースト層
３も溶融によって第４図に示すように一体化され、単一
の半田層3aでリード端子５とランド２が接続される。な
お、第１図の半田ペースト層３は第６図の場合に比べて
幅狭に形成されているので、リフロー時にランド２上に
円滑に吸い取られる。
本実施例の方法によれば、半田の均一分布化が達成さ
れ、且つ第６図の従来方法に比べて半田の濡れ性が向上
する。このため、第５図及び第６図の従来例に比べてラ
ンド２間の短絡の発生率が30％減少した。
れ、且つ第６図の従来方法に比べて半田の濡れ性が向上
する。このため、第５図及び第６図の従来例に比べてラ
ンド２間の短絡の発生率が30％減少した。
［変形例］ 本発明は上述の実施例に限定されるものでなく、変形が
可能なものである。例えば、半田ペースト層３のランド
２に対する角度を種々変えることができる。但し、印刷
性や隣接ランドとの関係で25度〜45度の範囲にすること
が望ましい。また、実施例では１つのランド２に対して
３つの半田ペースト層３が接しているが、２つが接する
ようにすること、又は４つ以上接するようにすることも
可能である。また、ランド群に対して複数の帯状半田ペ
ースト層３を設ける代りに、１つの帯状半田ペースト層
を蛇行させてもよい。即ち、第１図の半田ペースト層３
の端部を相互に接続するようにしてもよい。また、第１
図ではランド２と半田ペースト層３とのパターンの相互
関係を明確にするために、それぞれの端部が曲率を有さ
ない状態で示されているが、第１図においても第５図の
従来例と同様にランド２及び半田ペースト層３の端部を
面取りして曲率を有するパターンとしてもよい。また、
２方向のフラット・パッケージ型電子部品の装着にも適
用可能である。
可能なものである。例えば、半田ペースト層３のランド
２に対する角度を種々変えることができる。但し、印刷
性や隣接ランドとの関係で25度〜45度の範囲にすること
が望ましい。また、実施例では１つのランド２に対して
３つの半田ペースト層３が接しているが、２つが接する
ようにすること、又は４つ以上接するようにすることも
可能である。また、ランド群に対して複数の帯状半田ペ
ースト層３を設ける代りに、１つの帯状半田ペースト層
を蛇行させてもよい。即ち、第１図の半田ペースト層３
の端部を相互に接続するようにしてもよい。また、第１
図ではランド２と半田ペースト層３とのパターンの相互
関係を明確にするために、それぞれの端部が曲率を有さ
ない状態で示されているが、第１図においても第５図の
従来例と同様にランド２及び半田ペースト層３の端部を
面取りして曲率を有するパターンとしてもよい。また、
２方向のフラット・パッケージ型電子部品の装着にも適
用可能である。
［発明の効果］ 上述のように本発明によれば半田ペースト層をランドに
対して斜めに交差させるので、ランドに基づく段差によ
る印刷妨害をさほど受けず、半田ペーストの印刷性が向
上し、半田を均一分布させることが可能になり、ランド
間短絡等の半田付け不良の発生を減少させることができ
る。
対して斜めに交差させるので、ランドに基づく段差によ
る印刷妨害をさほど受けず、半田ペーストの印刷性が向
上し、半田を均一分布させることが可能になり、ランド
間短絡等の半田付け不良の発生を減少させることができ
る。
第１図は本発明の実施例に係わる混成集積回路の回路基
板上に半田ペースト層を設けた状態を示す平面図、 第２図は半田ペースト層を設ける前の回路基板を示す平
面図、 第３図は電子部品を回路基板上に配置した状態を第１図
のIII−III線に相当する部分で示す断面図、 第４図は第３図の半田ペースト層を溶融したリード端子
をランドに固着した状態を示す断面図、 第５図は回路基板に対する従来の半田ペースト層のパタ
ーンを示す平面図、 第６図は回路基板に対する別の従来の半田ペースト層の
パターンを示す平面図、 第７図は第５図又は第６図の半田ペースト層を使用して
電子部品のリード端子をランドに接続した時の不良を示
す断面図である。 １…回路基板、２…リード端子接続用ランド、３…半田
ペースト層、５…リード端子、６…電子部品。
板上に半田ペースト層を設けた状態を示す平面図、 第２図は半田ペースト層を設ける前の回路基板を示す平
面図、 第３図は電子部品を回路基板上に配置した状態を第１図
のIII−III線に相当する部分で示す断面図、 第４図は第３図の半田ペースト層を溶融したリード端子
をランドに固着した状態を示す断面図、 第５図は回路基板に対する従来の半田ペースト層のパタ
ーンを示す平面図、 第６図は回路基板に対する別の従来の半田ペースト層の
パターンを示す平面図、 第７図は第５図又は第６図の半田ペースト層を使用して
電子部品のリード端子をランドに接続した時の不良を示
す断面図である。 １…回路基板、２…リード端子接続用ランド、３…半田
ペースト層、５…リード端子、６…電子部品。
Claims (1)
- 【請求項１】細長い形状を有して互いに平行に配置され
ている多数のリード端子接続用ランドを備えた回路基板
上に前記リード端子接続用ランドに交差するように半田
ペーストを帯状に印刷して帯状の半田ペースト層を形成
する工程と、 前記リード端子接続用ランドの上に前記半田ペースト層
を介して表面実装型電子部品のリード端子を配置する工
程と、 前記半田ペースト層を加熱して前記リード端子を前記リ
ード端子接続用ランドに半田付けする工程と からなる表面実装型電子部品の半田付け方法において、 前記帯状の半田ペースト層が前記リード端子接続用ラン
ドに対して斜めに交差すると共に複数のリード端子接続
用ランドにまたがるように半田ペーストを印刷し、且つ
各リード端子接続用ランドの複数箇所に分散して半田ペ
ーストが塗布されるように前記帯状の半田ペースト層を
複数設けることを特徴とする表面実装型電子部品の半田
付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335319A JPH06105829B2 (ja) | 1988-12-27 | 1988-12-27 | 表面実装型電子部品の半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335319A JPH06105829B2 (ja) | 1988-12-27 | 1988-12-27 | 表面実装型電子部品の半田付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177390A JPH02177390A (ja) | 1990-07-10 |
| JPH06105829B2 true JPH06105829B2 (ja) | 1994-12-21 |
Family
ID=18287192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63335319A Expired - Lifetime JPH06105829B2 (ja) | 1988-12-27 | 1988-12-27 | 表面実装型電子部品の半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105829B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372445C (zh) * | 2003-08-21 | 2008-02-27 | 三星电子株式会社 | 印刷电路板及具有该印刷电路板的成像装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5104689A (en) * | 1990-09-24 | 1992-04-14 | International Business Machines Corporation | Method and apparatus for automated solder deposition at multiple sites |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124496A (ja) * | 1986-11-13 | 1988-05-27 | 株式会社日立製作所 | 多端子部品の取付方法 |
-
1988
- 1988-12-27 JP JP63335319A patent/JPH06105829B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124496A (ja) * | 1986-11-13 | 1988-05-27 | 株式会社日立製作所 | 多端子部品の取付方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372445C (zh) * | 2003-08-21 | 2008-02-27 | 三星电子株式会社 | 印刷电路板及具有该印刷电路板的成像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02177390A (ja) | 1990-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3945961B2 (ja) | 回路基板 | |
| US5815919A (en) | Process for producing an interconnect structure on a printed-wiring board | |
| US6729532B2 (en) | Component mounting method | |
| JPH01319993A (ja) | プリント回路基板の接続方法 | |
| US5842274A (en) | Method of forming discrete solder portions on respective contact pads of a printed circuit board | |
| JPH0786729A (ja) | プリント配線板におけるジャンパーランドの接続構造及びジャンパーランドの接続方法 | |
| JPH06105829B2 (ja) | 表面実装型電子部品の半田付け方法 | |
| JP3334958B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| US6441477B2 (en) | Substrate mounting an integrated circuit package with a deformed lead | |
| CN219740730U (zh) | 焊盘结构、pcb板及电子设备 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JP2917537B2 (ja) | 表面実装用ｉｃパッケージの実装方法 | |
| JPH0435917B2 (ja) | ||
| JPS62163392A (ja) | 電子部品の半田付け方法 | |
| JPH0243798A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP3702516B2 (ja) | プリント配線板の製造方法 | |
| JPH06152092A (ja) | 表面実装型基板アセンブリ | |
| JP2914980B2 (ja) | 多端子電子部品の表面実装構造 | |
| JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
| JP2527326Y2 (ja) | 回路基板装置 | |
| JPH04142095A (ja) | 部材の接続構造 | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JPH02301725A (ja) | 半田付け端子 | |
| JPH07326851A (ja) | プリント回路 | |
| JPH07263848A (ja) | プリント配線板 |